专利名称：一种tft阵列基板结构及其制造方法
技术领域：
本发明涉及一种有源驱动TFT阵列的结构和制造方法，特别涉及一种无 狭缝光刻工艺的四次光刻制造的TFT阵列基板结构及其制造方法。
背景技术：
为了有效地降低TFT LCD (薄膜晶体管液晶显示器)的价格和提高其成 品率，有源驱动TFT (薄膜晶体管)阵列的制造工艺逐步得到简化，从开始 的七次或六次光刻到现在普遍采用的五次光刻。近来，基于狹缝光刻技术的 四次光刻工艺开始涉足TFT LCD的制造领域并逐步得到应用，其核心工艺就 是用狭缝光刻工艺代替传统五次光刻工艺中的第二次光刻(有源层光刻)和 第三次光刻(源漏金属层光刻)。其具体工艺过程如下首先，由第一次光刻 形成栅电极，接着在栅电极上连续沉积一层栅绝缘层、有源层、欧姆接触层 和源漏金属层。接着在狭缝光刻工艺后通过源漏金属层湿法刻蚀、多步刻蚀 (有源层刻蚀一灰化一干法刻蚀一欧姆接触层刻蚀)形成数据线、有源区、 源漏电极和TFT沟道图形。然后沉积一层钝化层，由第三次光刻在钝化层上 形成连接孔。最后沉积一层透明导电层并由第四次光刻形成像素电极。
与传统的五次光刻工艺相比，这种工艺的最大特点是通过一步狭缝光刻 工艺形成有源层和源漏金属层图形，从而缩短了 TFT的生产周期，降低了其 生产成本，但由于其应用了狹缝光刻工艺，对掩膜板的制作精度提出了非常 高的要求，同时使工艺开发的难度和成本显著提高，并为成品率的提高带来 了很大的难度。
狭缝光刻的原理是通过版图上有特定尺寸的狭缝产生的光学衍射来控制 照射光的透过率，从而有选择地控制光刻胶的厚度，而光刻胶的厚度将直接
决定TFT的宽长比，即TFT的电学特性。但由于狭缝光刻版制作精度有一定 的局限性，因此降低了在整张玻璃基体上TFT电学特性的均匀性，影响了 LCD 的显示品质，甚至导致各种像素不良的发生，明显降低了 TFTLCD的成品率。 多步刻蚀工艺是狭缝光刻工艺核心工艺之一，其目的主要是在第二次光 刻中既形成有源层和源漏金属层图形，又同时还要形成TFT沟道，因此工艺 复杂，主要包括有源层刻蚀、沟道处光刻胶的灰化、沟道处源漏金属层的刻 蚀以及欧姆接触层的刻蚀，这些刻蚀工艺都是在同一设备中连续完成，所以 工艺开发难度大，对设备的要求也很高，对高的成品率也是一个很大的挑战。
发明内容
本发明的目的是针对现有技术的缺陷，提供一种TFT阵列基板结构和一 种无狭缝光刻技术的四次光刻制造TFT阵列的工艺方法，通过不采用相对复 杂的狭缝光刻工艺，使TFT阵列基板的制造工艺简单、制造成本降低和提高 成品率。
为了实现上述目的，本发明提供一种TFT阵列基板结构，包括基板， 形成在基板的栅线和数据线，栅线和数据线之间通过栅绝缘层隔开，栅线和 数据线交叉定义一个像素区域，每一区域至少包括一薄膜晶体管器件和像素 电极，其中所述数据线与所述薄膜晶体管器件的源电极为一体结构，且所述 数据线和所述薄膜晶体管器件的源电极下方均包含有有源层。
上述方案中，所述栅线、栅电极、源电极、数据线或漏电极为Cr、 W、 Ti、 Ta、 Mo、 Al或Cu的单层膜，或者为Cr、 W、 Ti、 Ta、 Mo、 Al或Cu之一 或任意组合所构成的复合膜。所述栅绝缘层的材料为氧化物、氮化物或者氧 氮化合物。
为了实现上述目的，本发明同时提供一种TFT阵列基板结构的制造方法， 包括
步骤l，在一基板上沉积栅金属层，釆用第一块掩模版，经掩模、曝光、
刻蚀和光刻胶去除工艺后，形成栅电极和栅线；
步骤2,在完成步骤1的基板上，依次沉积栅绝缘层、有源层、源漏金属层，采用第二块掩模版，经掩模、曝光、刻蚀和光刻胶去除工艺后，形成数据线和源漏电极图形，其中数据线和源漏电极图形的下方均保留有有源层；
步骤3,在完成步骤2的基板上，通过等离子增强化学气相沉积法沉积 钝化层，采用第三块掩模版，经掩模、曝光、刻蚀和光刻胶去除工艺后，形 成保护层，同时形成过孔，露出漏电极处的源漏金属层和后续形成沟道处的 源漏金属层；
步骤4，在完成步骤3的基板上，沉积透明导电层，采用第四块掩模版， 经掩模、曝光和刻蚀工艺后，形成像素电极，像素电极通过步骤3中漏电极 处形成的过孔与漏电极连接；继续对后续形成沟道处的源漏金属层和其下方 的部分有源层进行刻蚀，形成薄膜晶体管沟道，去除光刻胶。
上述方案中，所述步骤2中依次沉积栅绝缘层、有源层、源漏金属层进 一步为连续沉积。所述步骤2沟道处的源漏金属层和其下方的部分有源层进 行刻蚀进一步为连续刻蚀。
本发明相对于现有技术，有明显的有益效果，主要表现在以下三个方面
1、 由于不采用狭缝光刻工艺，因此可避免使用狭缝光刻版，降低了版图 制作的费用以及对版图制作精度的严格要求。
2、 由于不采用狭缝光刻工艺，因此可大大降低了光刻工艺和刻蚀工艺开 发的难度，可明显缩短开发周期。
3、 由于不釆用狭缝光刻工艺，因此可显著减少由狭缝光刻工艺所带来的 各种像素不良，有利于阵列成品率的提高。
下面结合附图和具体实施例对本发明进行进一步更为详细地说明。
图1是本发明TFT阵列基板一个像素单元的平面示意图； 图2是本发明TFT阵列基板薄膜晶体管部位的截面图； 图3是本发明第一次光刻工艺完成后的平面示意图； 图4是本发明第一次光刻工艺完成后栅电极部位的截面图； 图5是本发明第二次光刻工艺完成后的平面示意图； 图6是本发明第二次光刻工艺完成后形成薄膜晶体管部位的截面图； 图7是本发明第三次光刻工艺完成后的平面示意图； 图8是本发明第三次光刻工艺完成后形成薄膜晶体管部位的截面图； 图9是本发明第四次光刻工艺完成后的平面示意图； 图10是本发明第四次光刻工艺完成后形成薄膜晶体管部位的截面图。 图中标识1、基板；2a、栅电极；2b、栅线；3、栅绝缘层；4、有源 层；5、源漏电极层；5a、漏电极；5b、源电极；5c、数据线；6、钝化层； 7a、过孔；7b、沟道处过孔；8、像素电极层；8a、 l象素电极；9、 TFT沟道。
具体实施例方式
下面结合
和首选具体实施例，对本发明进行进一步详细地说明。 图1所示是本发明的TFT阵列基板结构的一个像素单元的平面示意图； 图2所示是薄膜晶体管部位的截面图。如图1和图2所示本发明的TFT阵列 基板结构具体如下基板1,形成在基板1的栅线2b和数据线5c,栅线2b 和数据线5c交叉定义一个像素区域，每一区域至少包括一薄膜晶体管器件和 像素电极8a，如图1所示。薄膜晶体管器件在基板1上依次为栅金属层(包 括栅电极2a及栅线2b )，栅绝缘层3，有源层4，源、漏电极5b、 5a;钝化 层18分别形成在栅绝缘层3和源、漏电极5b、 5a上；像素电极8a覆盖在像 素区域的钝化层6上并通过过孔7a与漏电极5a相连；如图2所示。上述这 些部分同现有技术中相同，本发明区别于现有技术的特征在于数据线5c与 源电极5b为一体结构，且下方均包含有有源层4和栅绝缘层3。
本发明提出的四次光刻工艺包括第 一次光刻形成栅金属电极和栅线图
形；第二次光刻形成有源层和源漏电极图形；第三次光刻形成钝化层图形； 第四次光刻形成像素电极图形和TFT的沟道。
图l至图IO示出了本发明四次光刻制造TFT阵列的制备工艺较佳的实施例。
首先，在在石英或者透明玻璃基板1上，采用溅射或热蒸发的方法沉积 上厚度为500 4000A的栅金属层。栅金属可以选用Cr、 W、 Ti、 Ta、 Mo、 Al、 Cu等金属和合金，由多层金属组成的栅金属层也能满足需要。由第一次光刻 形成栅电极2a和栅线2b，其平面示意图和栅电极部位的截面图分别如图3 和4所示。
接着，通过等离子增强化学气相沉积法(PECVD)连续沉积厚度为 1000-4000 A的栅绝缘层3、厚度为1000-3500 A的有源层4 (包括欧姆接触 层)，栅绝缘层3可以选用氧化物、氮化物或者氧氮化合物，对应的反应气体 可以为SiH4， NH3, N2或SiH2C12， NH3， N2，有源层4对应的反应气体可为 SiH4， H2或SiH2C12, H2。然后在有源层4上，通过溅射或热蒸发的方法沉 积上厚度约为500-2500 A的源漏电极层5,源漏电极层5可以选用Cr、 W、 Ti、 Ta、 Mo、 Al、 Cu等金属和合金。在源漏电极层5沉积完成后由第二次光 刻形成有源层、源、漏电极5b、 5a和数据线5c图形，其平面示意图和形成 薄膜晶体管部位的截面图分别如图5和6所示。
随后，通过PECVD方法沉积厚度约为700-2000 A的钝化层6。钝化层6 可以选用氧化物、氮化物或者氧氮化合物，对应的反应气体可以为SiH4， NH3, N2或SiH2C12， NH3， N2,然后通过第三次光刻和刻蚀等工艺形成过孔7a和 沟道处过孔7b,刻蚀气体可选用SF6/02、 C12/02或HC1/02。刻蚀完成后其 平面示意图和形成薄膜晶体管部位的截面图分别如图7和8所示。
之后，通过賊射或热蒸发的方法沉积上厚度约为300-600 A的像素电极 层8， 一般为ITO,最后通过第四次光刻和刻蚀工艺形成像素电极8a,其平 面示意图和形成薄膜晶体管部位的截面图分别如图9和10所示。
在像素电极8a形成后，保留像素电极上方的光刻胶，继续刻蚀沟道处过 孔7b处的源漏金属层5和部分有源层4，确保源电极5b、漏电极5a的形成 和欧姆接触层完全被切断，形成薄膜晶体管沟道9,完成阵列结构的制作， 其平面示意图和形成薄膜晶体管部位的截面图分别如图1和2所示。
本发明所提出的工艺与目前广泛应用的四次光刻制造TFT阵列的工艺过 程相比，主要有以下不同 一是在第二次光刻中仅形成有源层和源漏金属层 图形，但不将源漏金属层连接处切断，因此可避免狭缝光刻工艺的应用；二 是在第四次光刻中不仅形成像素电极图形，而且还形成TFT的沟道。两种工 艺中第 一次和第三次光刻工艺完全相同。
最后应说明的是，以上实施例仅用以说明本发明的技术方案而非限制， 尽管参照较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当 理解，按照需要可使用不同材料和设备实现之，即可以对本发明的技术方案 进行修改或者等同替换，而不脱离本发明技术方案的精神和范围。
权利要求
1、一种TFT阵列基板结构，包括基板，形成在基板的栅线和数据线，栅线和数据线之间通过栅绝缘层隔开，栅线和数据线交叉定义一个像素单元，每一像素单元至少包括一薄膜晶体管器件和像素电极，其特征在于所述数据线与所述薄膜晶体管器件的源电极为一体结构，且所述数据线和所述薄膜晶体管器件的源电极下方均包含有有源层。
2、 根据权利要求1所述的TFT阵列基板结构，其特征在于所述栅线、 栅电极、源电极、数据线或漏电极为Cr、 W、 Ti、 Ta、 Mo、 Al或Cu的单层膜， 或者为Cr、 W、 Ti、 Ta、 Mo、 Al或Cu之一或任意组合所构成的复合膜。
3、 根据权利要求1所述的TFT阵列基板结构，其特征在于所述栅绝 缘层的材料为氧化物、氮化物或者氧氮化合物。
4、 一种TFT阵列基板结构的制造方法，其特征在于，包括步骤l，在一基板上沉积栅金属层，采用第一块掩模版，经掩模、曝光、 刻蚀和光刻胶去除工艺后，形成栅电极和栅线；步骤2，在完成步骤1的基板上，依次沉积栅绝缘层、有源层、源漏金 属层，采用第二块掩模版，经掩模、曝光、刻蚀和光刻胶去除工艺后，形成 数据线和源漏电极图形，其中数据线和源漏电极图形的下方均保留有有源层；步骤3,在完成步骤2的基板上，通过等离子增强化学气相沉积法沉积 钝化层，采用第三块掩模版，经掩模、曝光、刻蚀和光刻胶去除工艺后，形 成保护层，同时形成过孔，露出漏电极处的源漏金属层和后续形成沟道处的 源漏金属层；步骤4，在完成步骤3的基板上，沉积透明导电层，采用第四块掩模版， 经掩模、曝光和刻蚀工艺后，形成像素电极，像素电极通过步骤3中漏电极 处形成的过孔与漏电极连接；继续对后续形成沟道处的源漏金属层和其下方 的部分有源层进行刻蚀，形成薄膜晶体管沟道，去除光刻胶。
5、 根据权利要求4所述的制造方法，其特征在于所述步骤2中依次沉 积栅绝缘层、有源层和源漏金属层为连续沉积。
6、才艮据权利要求4所述的制造方法，其特征在于所述步骤2沟道处的源漏金属层和其下方的部分有源层进行刻蚀为连续刻蚀。
全文摘要
本发明公开了一种TFT阵列基板结构，包括基板，形成在基板的栅线和数据线，栅线和数据线之间通过栅绝缘层隔开，栅线和数据线交叉定义一个像素区域，每一区域至少包括一薄膜晶体管器件和像素电极，其中数据线与薄膜晶体管器件的源电极为一体结构，且数据线和薄膜晶体管器件的源电极下方均包含有有源层。本发明同时公开了一种无狭缝光刻技术的四次光刻制造TFT阵列基板的方法。本发明通过不采用相对复杂的狭缝光刻工艺，使TFT阵列的制造工艺简单、制造成本降低和提高成品率。
文档编号H01L27/12GK101364603SQ20071012016
公开日2009年2月11日 申请日期2007年8月10日 优先权日2007年8月10日
发明者翔 刘, 王章涛, 邱海军 申请人:北京京东方光电科技有限公司