专利名称：液晶显示装置的阵列基板及其制造方法
技术领域：
本发明涉及液晶显示装置，具体地说，本发明涉及边缘电场开关(FFS)型液晶显示装置的阵列基板及其制造方法。
背景技术：
液晶显示装置(LCD)具有轻、薄、低耗电等优点，因此已广泛应用于笔记本计算机、移动电话、个人数字助理(PDA)等现代化信息设备。但是，与传统的CRT显示器相比，由于普通液晶显示装置中的液晶分子在长轴和短轴方向的折射率不一致，所以当使用者从不同角度观看液晶显示装置时，随着视线与显示装置面法线之间的角度增大，所显示图像的对比度会降低，从而产生可视角度不足的问题。
为解决液晶显示装置可视角度狭小的问题，现已提出了多种解决方案，例如共平面内开关(In-Plane Switching，IPS)广视角技术、边缘电场开关(Fringe Field Switching，FFS)技术等。FFS技术与IPS技术相比，不同之处在于用透明导电层作为公共电极并将其整体置于像素电极下，因此使电场分布更密集，并使采用FFS技术的液晶显示装置具有更大的透光区域。
图1为现有的FFS型液晶显示装置的像素结构的俯视图。为了清楚起见，图1的俯视图中未示出液晶显示装置中的液晶层和彩色滤光片部分(这些部分的位置可参见图2)，即图1只示出了液晶像素结构中的阵列基板部分。其中标号101表示数据线，102表示扫描线，且显示装置的阵列基板中多条数据线与多条扫描线的交叉区域形成有像素。每个像素具有由透明导电材料制成的像素电极106，且像素电极106上形成有多个条状开口107(slit)，以使电场能够穿过。薄膜晶体管(TFT)对各个像素进行控制，其源极103与数据线101相连，栅极与扫描线102相连，漏极104通过通孔105与像素电极106相连。另外，每个像素还具有透明导电材料制成的公共电极108，通过公共电极总线109向公共电极108供给电压。
图2为现有FFS型液晶显示装置像素结构沿图1所示II-II截面的剖视图，其中，标号210表示彩色滤光片的玻璃基板，211表示彩色滤光薄膜，212表示保护层；213表示液晶层；216表示阵列基板部分的玻璃基板，215表示栅极绝缘层，214表示钝化层。这种像素结构可以等效为在像素电极106与公共电极108之间形成一个存储电容217，其中像素电极106和公共电极108构成存储电容217的两个极板，钝化层214和栅极绝缘层215形成了两个极板之间的电介质。当然，基板210和216中也可以采用本领域已知的任何可用材料来代替玻璃。
在上述结构中，液晶的馈通电压(feed through voltage)ΔVp可由下面的式(1)表示ΔVp＝Cgson/(Cgson+CLc+Cst)*(Vgh-Vgl) (1)其中，Cgson表示扫描线102与漏极104之间的电容(称为第一电容)的值，CLc表示液晶电容的值，Cst表示存储电容217的值，Vgh表示施加于扫描线102上的高电压，Vgl表示施加于扫描线102上的低电压。由式(1)可以看出，在给定了扫描线102上高低电压的情况下，馈通电压ΔVp的大小取决于各个电容之间的关系。
在液晶显示装置的阵列基板制造过程中常常用到曝光刻蚀工艺，带有条状开口107的像素电极106可能在黄光、蚀刻等过程中由于曝光位置失准(misalignment)和刻蚀不均匀而产生尺寸偏差，偏差量甚至可能达到1μm以上。因像素电极106作为存储电容217的一个极板，所以存储电容的值Cst也会随之发生变化，根据式(1)，馈通电压ΔVp也会因而变化。
表1是32寸LCD在像素电极尺寸发生偏差时引起馈通电压ΔVp变化的模拟数据表，其中扫描线102上的高低电压Vgh和Vgl分别为+23V和-6V。注意，由于在表达式(1)中，Cgson在数值上远小于CLc和Cst，因此表达式(1)可变为ΔVp≈Cgson/(CLc+Cst)*(Vgh-Vgl) (2)并且在表达式(2)中，CLc的大小取决于液晶的状态，此处可以暂不考虑，这样ΔVp的大小基本上可以由Cgson/Cst的比值反映出来。
表132寸LCD馈通电压仿真模拟数据表
由表1可以看到，随着像素电极尺寸发生偏差(即表中第一行的数值不再为零)，与该尺寸没有偏差的情况(即表中第一行数值为零的那列)相比，Cgson/Cst的比值也发生了较大变化，由此引发了馈通电压ΔVp较大(甚至可能多达1/4以上)的变化程度。而馈通电压ΔVp的变化会引发画面闪烁等不良现象，从而影响显示画面的质量。
发明内容
本发明是针对上述问题而作出的。本发明的一个目的在于提供一种边缘电场开关型液晶显示装置阵列基板，它可以减小在像素电极尺寸发生偏差的情况下馈通电压的变化程度。
根据本发明的一个方面，提供了一种边缘电场开关型液晶显示装置阵列基板。该阵列基板包括扫描线、与扫描线交叉的数据线、像素电极、公共电极以及薄膜晶体管，其中薄膜晶体管包括连接到扫描线的栅极、连接到数据线的源极、以及连接到像素电极的漏极，并且漏极与扫描线之间形成第一电容。根据本发明的这种阵列基板还包括辅助电容，该辅助电容与第一电容构成并联关系。
辅助电容可以包括第一电极和第二电极。第一电极与像素电极可以在相同的工序中形成。第一电极可以与像素电极使用相同的材料，所述相同的材料可以是导电透明材料。第一电极可以优选地包括开口或开槽部分，还可以优选地重叠在扫描线的至少一部分上。扫描线或者与扫描线电连接的导体都可以作为辅助电容的第二电极。
或者，第一电极也可以与公共电极在相同的工序中形成。第一电极可以与公共电极使用相同的材料，所述相同的材料可以是导电透明材料。第一电极可以优选地包括开口或开槽部分，还可以优选地重叠在扫描线的至少一部分上。扫描线或者与扫描线电连接的导体都可以作为辅助电容的第二电极。
根据本发明，辅助电容与第一电容构成并联关系。该辅助电容的第一电极与像素电极或公共电极可以在相同的制造步骤或工序中完成，并可以使用相同的材料，因此可以平衡像素电极尺寸发生偏差时引起的存储电容变化，进而减小馈通电压的变化程度，从而避免引发画面闪烁等显示不良现象。
本发明还提供了用于制造上述边缘电场开关型液晶显示装置阵列基板的方法。
根据下面对优选实施例的详细说明，结合附图，可以更清楚地理解本发明。
图1示出了现有FFS型液晶显示装置中像素结构的俯视图。
图2示出了现有FFS型液晶显示装置中像素结构的剖视图。
图3是根据本发明第一实施例的FFS型液晶显示装置中，阵列基板上像素结构的示意图。
图4是本发明第一实施例中辅助电容电极覆盖扫描线的剖视图。
图5是根据本发明第二实施例的FFS型液晶显示装置中，阵列基板上像素结构的示意图。
图6是根据本发明第三实施例的FFS型液晶显示装置中，阵列基板上像素结构的示意图。
图7是根据本发明第四实施例的FFS型液晶显示装置中，阵列基板上像素结构的示意图。
图8是根据本发明第一实施例的FFS型液晶显示装置中阵列基板的示例性制程方法。
图9是根据本发明第四实施例的FFS型液晶显示装置中阵列基板的示例性制程方法。
具体实施例方式
下面参考附图来说明本发明的一些示例性实施例。
图3是根据本发明第一实施例的FFS型液晶显示装置阵列基板的像素结构的示意性俯视图。在阵列基板上，数据线301与扫描线302相互交叉，并在交叉区域形成像素。整个阵列基板中通常有多条数据线与多条扫描线交叉布置并形成多个像素，为清楚起见，图3中只示出了其中一个像素作为示例，并且与图1类似，图3中示出的也只是液晶显示装置中的阵列基板部分，而不包括其上的液晶层和彩色滤光片。数据线301与TFT的源极303相连，扫描线302连接到TFT的栅极，像素电极306通过通孔305与TFT的漏极304相连。像素电极306带有条状开口307，条状开口307的宽度例如可以是约4到10μm。通过公共电极总线309向公共电极308提供电压。本申请中所述“扫描线连接到TFT的栅极”也包括由扫描线的一部分作为TFT的栅极这样的情形。
除了上述组成部分之外，本实施例中还设有辅助电容电极311，它与像素电极306相连并重叠在扫描线302的至少一部分之上，形成辅助电容418，其大小用Cgs1表示。优选地，辅助电容电极311的形状中包括开口或开槽部分，类似于像素电极306中的开口307。下文中还会对辅助电容电极311作出进一步说明。在辅助电容418中，辅助电容电极311作为构成该电容的第一电极，而扫描线302作为构成该电容的第二电极。在其他实施方式中，可以由与扫描线电连接的导体作为辅助电容的第二电极。
图4为沿图3所示IV-IV线所在截面看去，本实施例中辅助电容电极311覆盖在扫描线302上的剖视图。在图4的结构中，阵列基板部分从下到上依次包括玻璃基板416、扫描线302、栅极绝缘层415和钝化层414。滤光片部分从上到下依次包括彩色滤光片玻璃基板410、彩色滤光薄膜411和保护层412。液晶层413位于阵列基板部分与滤光片部分之间。辅助电容418由下述结构形成辅助电容电极311作为上部电容电极，扫描线302作为下部电容电极，栅极绝缘层415和钝化层414夹在二者之间作为电介质。当然，基板410和416中也可以采用本领域已知的任何可用材料来代替玻璃。
具有上述像素结构的阵列基板可以通过图8所示的示例性制程方法800来形成。
在步骤810，在例如由玻璃材料构成的基板416上形成公共电极308。公共电极308由透明导电材料形成，所用的透明导电材料例如可以是氧化铟锡(ITO)、氧化铟锌(IZO)等。例如，可以通过溅射(sputter)方式在玻璃板上形成厚度为1000埃(10-7m)的ITO层，并将其蚀刻成所需形状来得到公共电极308。
接着，在步骤820，在步骤810所得的基板416上形成扫描线302和公共电极总线309，并使公共电极总线309与步骤810中得到的公共电极308形成电连接关系。可以由扫描线302的一部分作为TFT的栅极，也可以单独形成TFT栅极并使其与扫描线电连接。例如，可以通过在基板416的适当部分溅射沉积厚度为500埃的Mo层和厚度为3000埃的AlNd层这样的双层结构来形成扫描线302和公共电极总线309。
在步骤830，在步骤820得到的基板上，在公共电极308、公共电极总线309和扫描线302上方依次形成栅极绝缘层415和半导体层(图中未示出)。例如，在步骤820中，可以通过沉积处理(优选采用PECVD工艺)，用SiH4和NH3形成厚度为3000埃的SiNx层、用SiH4和H2形成厚度为1300埃的氢化非晶硅(a-Si:Hx)层，并用SiH4、H2和PH3形成厚度为250埃的掺杂氢化非晶硅(n+a-Si:Hx)层。
在步骤840，形成数据线301以及TFT的源极303和漏极304，使TFT源极303与数据线301电连接。例如，步骤840中可以通过溅射形成厚度为450埃的Mo层、厚度为2000埃的Al层和厚度为150A的Mo层这样的三层结构。
在步骤850，在上述步骤中形成的各个层上方形成钝化层414，并在钝化层414上形成通孔305。例如，可以用SiH4和NH3通过PECVD方式形成厚度为4500埃的SiNx层构成钝化层414。
在步骤860，在钝化层414上方形成像素电极306及辅助电容电极311。例如，可以通过溅射形成厚度为750埃的ITO层构成像素电极306和辅助电容电极311。在步骤860中，还通过例如蚀刻形成像素电极306中的开口307和辅助电容电极311中的开口或开槽部分并通过钝化层414中的通孔305将像素电极306连接到TFT的漏极304。
通过上述一系列步骤，即可得到像图3和图4所示实施例一样结构的阵列基板，然后可以将该阵列基板与彩色滤光片粘合在一起，并使它们之间夹有液晶材料。
需要指出的是，上述材料、厚度等工艺参数仅仅是示例性的而不应认为是对本发明范围的限制，根据需要，可以选择其他适当的工艺参数。并且，根据实际情况，可以对上述步骤进行合并、从中省略某一个或几个步骤、或者在上述步骤中加入其他步骤。
在通过上述方法800所得的阵列基板实施例中，扫描线302与TFT漏极304之间的电容值Cgson由两部分组成，一部分是Cgson′，它是扫描线302与漏极304之间产生的第一电容的值，与现有技术情况下扫描线102与漏极104之间产生的第一电容类似；另一部分是上述辅助电容418，其大小为Cgs1。因为辅助电容418的一个极板(即辅助电容电极311)与像素电极306相连，进而可以通过通孔305与TFT的漏极304相连，而辅助电容418的另一个极板就是扫描线302，所以辅助电容418与第一电容是并联关系，因此有下式(3)表示的关系Cgson/Cst＝(Cgson′+Cgs1)/Cst(3)另外如上所述，辅助电容电极311作为辅助电容418的上部电容电极，该电极311优选地与像素电极306在同一制造步骤或工序中形成。更优选地，该电极311可以使用与像素电极306相同的材料形成，如透明导电材料氧化铟锡(ITO)、氧化铟锌(IZO)等。更优选地，可以使辅助电容电极311像带有条状开口307的像素电极306那样，在形状中带有开口或开槽的部分。因此在制程过程中，当带有条状开口307的像素电极306产生尺寸偏差时，辅助电容电极311也会产生相应的尺寸偏差，例如与像素电极306向同方向偏移，或者其尺寸与像素电极306的尺寸同时放大或同时缩小。因此当存储电容的值Cst因像素结构的尺寸偏差而发生变化的时候，辅助电容418的值Cgs1也相应地因辅助电容电极311的尺寸偏差而产生变化。由式(3)可见，辅助电容值Cgs1和存储电容值Cst分别位于Cgson/Cst比值的分子和分母中，因此Cgs1的增大(或减小)使该比值增大(或减小)，而Cst的增大(或减小)使该比值减小(或增大)。所以二者同时相应变化(即同时增大或同时减小)至少可以部分地相互抵消。由此，可以使像素电极306的尺寸发生偏差时引起的存储电容Cst变化得到平衡。
根据表达式(3)，与没有辅助电容418存在的情况相比，Cgson/Cst的值相对而言变大了；但是因为辅助电容418的存在，在Cst增大或减小时，Cgson和Cst二者一同增大或一同减小，因此上述比值的变化程度反而减小了。就是说，虽然馈通电压ΔVp值的绝对大小变大了，但是该值的变化程度却大大减小了。表2示出了采用根据实施例1中结构的阵列基板的情况下，32寸LCD馈通电压的仿真模拟数据表。
表2采用实施例1结构的32寸LCD馈通电压仿真模拟数据表
由表2可见，在本发明的结构中，ΔVp的变化程度与表1情况相比大大减小了。因此可以大大提高液晶显示装置的显示质量，防止画面闪烁等现象。同时，由于辅助电容电极311与像素电极306可以在相同的制程中完成，因此不会额外的增加制程步骤，也不会使成本显著增加。
图5示出了本发明的第二实施例。其中，辅助电容电极312的结构为栅格状(“目”字状)，并可以通过由像素电极306直接延伸而得到，即，在设计像素电极306时就将其形状设计成包括上述栅格状部分，而不将其与辅助电容电极分开设计，同时在上述步骤860中也只按照所设计的(包括了栅格状部分的)形状来制造像素电极306，而不再另外制造辅助电容电极。在第二实施例中，其他部分(如数据线、扫描线、像素电极等)的结构以及制程方式与上述第一实施例中相同，因此不再进行重复说明。
图6示出了本发明的第三实施例。其中，辅助电容电极313的结构为梳子状，并通过钝化层中的通孔314与TFT漏极304相连，而不是从像素电极306延伸。第三实施例中的通孔314与通孔305可以在步骤850的同一制程中实现，因此不会增加额外的步骤。其他部分(如数据线、扫描线、像素电极等)的结构以及制程方式与第一实施例中相同，因此不再进行重复说明。
图7示出了本发明第四实施例。其中，像素电极706位于透明的公共电极708下方，公共电极708上形成有开口707，并且公共电极708通过通孔721连接到公共电极总线309。
在第四实施例中，像素电极706位于公共电极708之下的层中，并与第一连接电极725部分地重叠，重叠区726将像素电极706与第一连接电极725导通。第一连接电极725接着与第二连接电极716通过栅极绝缘层和钝化层中的通孔722导通，而TFT漏极304通过钝化层中的通孔723与第二连接电极716导通。此处，第二连接电极716优选地使用与公共电极708相同的材料，如氧化铟锡(ITO)、氧化铟锌(IZO)等透明导电材料。因此，像素电极706即可通过第一连接电极725、通孔722、第二连接电极716、通孔723与TFT的漏极304实现导通。
辅助电容电极715与扫描线302至少部分地重叠，并通过钝化层中的通孔724与TFT的漏极304相连。优选地，辅助电容电极715可以与公共电极708在同一制程中形成，并可以使用与公共电极708相同的材料，如氧化铟锡(ITO)、氧化铟锌(IZO)等透明导电材料。
具有第四实施例中像素结构的阵列基板可以通过图9所示的示例性制程方法900来形成。
在步骤910，在例如由玻璃材料构成的基板416上形成像素电极706。像素电极706由透明导电材料形成，所用的透明导电材料例如可以是氧化铟锡(ITO)、氧化铟锌(IZO)等。例如，可以通过溅射(sputter)方式在玻璃板上形成厚度为1000埃(10-7m)的ITO层，并将其蚀刻成所需形状来得到像素电极706。
在步骤920，在步骤910所得的基板416上形成扫描线302、公共电极总线309以及第一连接电极725。第一连接电极725与像素电极706部分重叠，并通过重叠区726与像素电极706电连接。可以由扫描线302的一部分作为TFT的栅极，也可以单独形成TFT栅极并使其与扫描线电连接。例如，可以通过在基板416的适当部分溅射沉积厚度为500埃的Mo层和厚度为3000埃的AlNd层这样的双层结构来形成扫描线302、公共电极总线309以及第一连接电极。
在步骤930，在步骤920得到的基板上，在像素电极706、公共电极总线309和扫描线302上方依次形成栅极绝缘层和半导体层(图中未示出)。例如，在步骤920中，可以通过沉积处理(优选采用PECVD工艺)，用SiH4和NH3形成厚度为3000埃的SiNx层、用SiH4和H2形成厚度为1300埃的氢化非晶硅(a-Si:Hx)层，并用SiH4、H2和PH3形成厚度为250埃的掺杂氢化非晶硅(n+a-Si:Hx)层。
在步骤940，形成数据线301、TFT源极303和漏极304，并使TFT源极303与数据线301电连接。例如，步骤940中可以通过溅射形成厚度为450埃的Mo层、厚度为2000埃的Al层和厚度为150A的Mo层这样的三层结构。
在步骤950，在上述步骤中形成的各个层上方形成钝化层，并在钝化层上形成通孔721、722、723和724。例如，可以用SiH4和NH3通过PECVD方式形成厚度为4500埃的SiNx层构成钝化层。
在步骤960，在钝化层414上方形成公共电极708及辅助电容电极715和第二连接电极716。例如，可以通过溅射形成厚度为750埃的ITO层构成公共电极708、辅助电容电极715和第二连接电极716。在步骤960中，还通过例如蚀刻形成公共电极708中的开口707和辅助电容电极715中的开口或开槽部分。此外，在步骤960中，还使公共电极708通过钝化层中的通孔721连接到公共电极总线309，使第二连接电极716通过钝化层中的通孔722连接到第一连接电极725，使第二连接电极716通过钝化层中的通孔723连接到TFT的漏极304，并使TFT漏极304通过钝化层中的通孔724连接到辅助电容电极715。
与上文中针对第一实施例的说明类似，在第四实施例形成的结构中，由于存在由辅助电容电极715与扫描线302构成的辅助电容，也可以大大平衡在公共电极708中形成开口707时由尺寸偏差所引起的存储电容变化，进而提高液晶显示装置的显示质量，防止画面闪烁等现象。同时，由于辅助电容电极715与公共电极708可以在相同的制造步骤或工序960中完成，因此不会额外的增加制程步骤，也不会使成本显著增加。
需要说明的是，本发明中辅助电容电极的形状不限于上述具体实施例中的形式。可以用于平衡像素电极尺寸偏差所引起的电容值Cst变化的任何形状均在本发明保护范围内，例如但不限于锯齿状(“W”形)、梳状(“E”形)、格子状(“田”字形)、树枝状(“人”字形)、“回”字状等等带有开口或开槽的形状。并且，虽然在优选实施例中辅助电容电极重叠在扫描线的上方，但这种位置关系并非必要，例如，如果辅助电容电极与电连接到扫描线的任何导体结构发生重叠，则该电极也可以与扫描线形成辅助电容。因此在本发明中，只要确保漏极与扫描线之间的第一电容跟所形成的辅助电容之间构成并联关系即可。另外，辅助电容电极与漏极的连接方式、制程步骤等也不限于上述具体实施方式
，在权利要求所示范围内对上述实施例进行的变更对于本领域的技术人员是显而易见的。因此，本发明应当仅由权利要求及其等同含义来限定。
权利要求
1.一种边缘电场开关型液晶显示装置阵列基板，包括扫描线；与所述扫描线交叉的数据线；像素电极；公共电极；薄膜晶体管，所述薄膜晶体管包括连接到所述扫描线的栅极、连接到所述数据线的源极、以及连接到所述像素电极的漏极，所述漏极与所述扫描线之间形成第一电容，所述边缘电场开关型液晶显示装置阵列基板的特征在于还包括辅助电容，所述辅助电容与所述第一电容构成并联关系。
2.如权利要求1所述的边缘电场开关型液晶显示装置阵列基板，其特征在于，所述辅助电容包括第一电极和第二电极，所述第一电极与所述像素电极是在相同的工序中形成的。
3.如权利要求2所述的边缘电场开关型液晶显示装置阵列基板，其特征在于，所述第一电极与所述像素电极所用的材料相同。
4.如权利要求3所述的边缘电场开关型液晶显示装置阵列基板，其特征在于，所述像素电极的材料是导电透明材料。
5.如权利要求2所述的边缘电场开关型液晶显示装置阵列基板，其特征在于，所述第一电极包括开口或开槽部分。
6.如权利要求2所述的边缘电场开关型液晶显示装置阵列基板，其特征在于，所述扫描线形成所述辅助电容的所述第二电极。
7.如权利要求6所述的边缘电场开关型液晶显示装置阵列基板，其特征在于，所述第一电极重叠在所述扫描线的至少一部分上。
8.如权利要求2所述的边缘电场开关型液晶显示装置阵列基板，其特征在于，与所述扫描线电连接的导体形成所述辅助电容的所述第二电极。
9.如权利要求2到8中任意一项所述的边缘电场开关型液晶显示装置阵列基板，其特征在于，所述第一电极是从所述像素电极延伸的部分。
10.如权利要求2到8中任意一项所述的边缘电场开关型液晶显示装置阵列基板，其特征在于，所述第一电极的一端与所述薄膜晶体管的漏极相连。
11.如权利要求1所述的边缘电场开关型液晶显示装置阵列基板，其特征在于，所述辅助电容包括第一电极和第二电极，所述第一电极与所述公共电极是在相同的工序中形成的。
12.如权利要求11所述的边缘电场开关型液晶显示装置阵列基板，其特征在于，所述第一电极与所述公共电极所用的材料相同。
13.如权利要求12所述的边缘电场开关型液晶显示装置阵列基板，其特征在于，所述公共电极的材料是导电透明材料。
14.如权利要求11所述的边缘电场开关型液晶显示装置阵列基板，其特征在于，所述第一电极包括开口或开槽部分。
15.如权利要求11所述的边缘电场开关型液晶显示装置阵列基板，其特征在于，所述扫描线形成所述辅助电容的所述第二电极。
16.如权利要求15所述的边缘电场开关型液晶显示装置阵列基板，其特征在于，所述第一电极重叠在所述扫描线的至少一部分上。
17.如权利要求11所述的边缘电场开关型液晶显示装置阵列基板，其特征在于，与所述扫描线电连接的导体形成所述辅助电容的所述第二电极。
18.如权利要求11到17中任意一项所述的边缘电场开关型液晶显示装置阵列基板，其特征在于，所述第一电极的一端与所述薄膜晶体管的漏极相连。
19.一种制造边缘电场开关型液晶显示装置阵列基板的方法，包括下列步骤a)在基板材料上形成公共电极；b)在步骤a)得到的基板上形成扫描线和公共电极总线，所述公共电极总线与所述公共电极形成电连接关系；c)在步骤b)得到的基板上，在所述公共电极、所述公共电极总线和所述扫描线上方依次形成栅极绝缘层和半导体层；d)在步骤c)得到的基板上，形成数据线以及薄膜晶体管的源极和漏极，并使所述源极与所述数据线电连接；e)在步骤d)得到的基板上形成钝化层，并在所述钝化层上形成通孔；f)在所述钝化层上方形成像素电极及辅助电容电极，并在所述像素电极上形成开口。
20.如权利要求19所述的方法，其特征在于，所述辅助电容电极与所述扫描线的至少一部分形成辅助电容，所述辅助电容跟形成于所述漏极与所述扫描线之间的第一电容构成并联关系。
21.如权利要求19所述的方法，其特征在于，所述辅助电容电极与所述像素电极所用的材料相同。
22.如权利要求19所述的方法，其特征在于，所述辅助电容电极包括开口或开槽部分。
23.如权利要求19所述的方法，其特征在于，所述辅助电容电极重叠在所述扫描线的至少一部分上。
24.一种制造边缘电场开关型液晶显示装置阵列基板的方法，包括下列步骤a)在基板上形成像素电极；b)步骤a)得到的基板上形成扫描线、公共电极总线以及第一连接电极，使所述像素电极与所述第一连接电极部分重叠并通过重叠区与所述第一连接电极电连接；c)在步骤b)得到的基板上依次形成栅极绝缘层和半导体层；d)在步骤c)得到的基板上形成数据线以及薄膜晶体管的源极和漏极；e)在步骤d)得到的基板上形成钝化层，并在所述钝化层上形成多个通孔；f)在所述钝化层上方形成公共电极、辅助电容电极和第二连接电极，并在所述公共电极上形成开口。
25.根据权利要求24所述的方法，其特征在于，所述辅助电容电极与所述扫描线的至少一部分形成辅助电容，所述辅助电容跟形成于所述漏极与所述扫描线之间的第一电容构成并联关系。
26.如权利要求24所述的方法，其特征在于，所述辅助电容电极与所述公共电极所用的材料相同。
27.如权利要求24所述的方法，其特征在于，所述辅助电容电极包括开口或开槽部分。
28.如权利要求24所述的方法，其特征在于，所述辅助电容电极重叠在所述扫描线的至少一部分上。
全文摘要
本发明提供了一种边缘电场开关型液晶显示装置阵列基板及其制造方法。该阵列基板包括扫描线、数据线、像素电极、公共电极和薄膜晶体管。其中扫描线与数据线交叉；薄膜晶体管包括连接到扫描线的栅极、连接到数据线的源极、连接到像素电极的漏极，且漏极与扫描线之间形成第一电容。该阵列基板还包括与第一电容构成并联关系的辅助电容。辅助电容可以包括第一电极和第二电极，并可以由扫描线或与扫描线电连接的导体作为第二电极。根据本发明，辅助电容电极可以与像素电极或公共电极在相同制造工序中完成，并可以使用相同材料，因此可以平衡像素电极尺寸发生偏差时引起的存储电容变化并减小馈通电压的变化程度，从而避免画面闪烁等显示不良现象。
文档编号H01L21/00GK101075054SQ20071012608
公开日2007年11月21日 申请日期2007年7月6日 优先权日2007年7月6日
发明者钟德镇, 简廷宪 申请人:昆山龙腾光电有限公司