专利名称：制造快闪存储器件的方法
技术领域：
本发明涉及一种制造快闪存储器件的方法。
背景技术：
普通快闪存储器件的制造方法如下。
在限定有单元区域和周边区域的半导体衬底上顺序地形成栅极 绝缘膜、用于浮栅的第一导电膜和氮化物膜。利用掩模膜图案或光 刻胶膜图案通过蚀刻过程来蚀刻氮化物膜、第一导电膜、栅极绝缘 膜和部分半导体衬底，从而形成沟槽。各沟槽内部填充用于隔离膜 的绝缘膜。通过诸如化学机械抛光(CMP)的工艺来抛光绝缘膜直 至部分暴露氮化物膜图案。因此，隔离膜在沟槽的内形成。
去除氮化物膜图案。在这种情况下，保持隔离膜的高度与氮化物 膜图案一样高。为了防止在随后的栅极蚀刻过程中周边区域的有源区 受损伤，通过利用具有开放单元区域的掩模的蚀刻过程来去除单元区 域的隔离膜直到特定厚度，从而降低台阶(step)。然后蚀刻单元区域 和周边区域的整个隔离膜至特定深度，以降低隔离膜的高度。在隔离 膜和第一导电膜上形成介电膜，然后执行栅极形成过程。
然而，在该普通方法中，周边区域的隔离膜具有朝着晶体管的内 部倾斜的剖面，并且隔离膜的高度高于250埃。因此，产生栅极桥连 现象，其中导电材料保持在隔离膜和有源区的边界处。
发明内容
因此，本发明通过减小单元区域和周边区域之间的隔离膜的台阶， 使得在周边区域中形成的隔离膜的高度降低，并且图案化栅极以促进 隔离膜的蚀刻过程，从而解决一个或多个上述问题，并制造具有一个
或多个优点的器件，包括但不限于提高的良品率和电稳定特性。
本发明的一方面，提供一种制造快闪存储器件的方法，包括步骤 在限定有单元区域和周边区域的半导体衬底上形成栅极绝缘膜、第一导 电膜和氮化物膜，蚀刻氮化物膜、第一导电膜、栅极绝缘膜和部分半导 体衬底以形成沟槽，在沟槽中形成隔离膜，第一蚀刻单元区域和周边区 域的隔离膜，去除氮化物膜，第二蚀刻仅仅单元区域的隔离膜，任选第 三蚀刻单元区域和周边区域的隔离膜，以及在包括隔离膜的整个表面上 形成介电膜和第二导电膜。
图1A 1D是图示说明根据本发明制造快闪存储器件的方法的 横截面图。
具体实施例方式
将参考附图描述根据本发明的具体实施方案。 图1A~1D是图示说明根据本发明制造快闪存储器件的方法的横 截面图。
参考图1A,在限定有单元区域和周边区域的半导体衬底100上 顺序地形成栅极绝缘膜102、用于浮栅的第一导电膜104和氮化物膜 106。利用掩模膜图案或光刻胶膜图案通过蚀刻过程来蚀刻氮化物膜 106、第一导电膜104、栅极绝缘膜102和部分半导体衬底100，从而 形成沟槽。各沟槽内填充用于隔离膜108的绝缘膜。通过诸如化学 ^抛光(CMP)的工艺来抛光绝缘膜直至部分暴露氮化物膜图案 106。因此，隔离膜108在沟槽的内形成。
在去除氮化物膜图案106之前实施蚀刻过程以整体降低隔离膜 108的高度。实施蚀刻过程直至从周边区域的有源区顶部(active top) 至隔离膜108的顶部的高度HI为约200 ~约400埃。可以通过使用千 法或湿法蚀刻过程来实施隔离膜108的蚀刻过程。在实施干法蚀刻过 程的情况下，优选使用氩(Ar)气体以将第一导电膜104的损失最小 化，并且优选以100sccm或更小的流量注入氩气体。此外，在干法蚀 刻过程中，优选施加500W或更低的偏压功率，例如100 500W，该
偏压功率与先前已知方法中的偏压功率相比是低的，并且优选施加
100 600W的源功率。同时，在实施湿法蚀刻过程的情况下，优选使 用HF或緩冲氧化蚀刻剂(BOE)。在此情况下，使用具有比BOE更 高的相对于导电膜的蚀刻选择性的HF是有利的。
参考图1B,去除氮化物膜图案106。优选通过利用H3P04的湿法 蚀刻过程去除氮化物膜图案106。因此，第一导电膜104被暴露并且 隔离膜108高于第一导电膜104。
参考图1C，在隔离膜108和第一导电膜104上形成掩模图案110, 用于屏蔽周边区域并开放单元区域。通过利用掩模图案110的蚀刻过 程部分地去除单元区域的隔离膜108，因此降低了隔离膜108的高度。
参考图1D,去除掩模图案110。单元区域和周边区域之间的隔离 膜108的高度存在台阶。周边区域的隔离膜108的高度高于单元区域 的隔离膜108的高度。此外，从有源区顶部的周边区域的隔离膜108 的高度可为约100~约150埃。在第二蚀刻仅仅单元区域的隔离膜之 后，可使用第三蚀刻步骤蚀刻单元区域和周边区域的隔离膜。在包括 隔离膜108和第一导电膜104的整个表面上形成介电膜112。
在介电膜112上顺序地形成用于控制栅极的第二导电膜114、金属 膜116、第一硬掩模膜118、第二硬掩模膜120、碳膜122、第三硬掩 模膜124和栅极掩模膜126。优选由WSix形成金属膜116。优选由SiON 形成第一硬掩模膜118。优选由原硅酸四乙酯(TEOS)层组成第二硬 掩模膜120。优选由无定形碳形成碳膜122。优选由SiON形成第三硬 掩模膜124。为了形成栅极，在第三硬掩模膜124上形成栅极掩模膜 126。
如上所述，根据本发明，在去除氮化物膜图案之前，首先降低隔 离膜的高度。在去除氮化物膜图案之后，再次降低隔离膜的高度。因 此，可防止在隔离膜和有源区的边界产生桥连现象。
尽管已参考具体实施方案在前面描述了本发明，但是在不背离 本发明和所附权利要求中所限定的精神和范围的情况下，本领域的 技术人员可进行各种变化和修改。
权利要求
1.一种制造快闪存储器件的方法，包括步骤在限定有单元区域和周边区域的半导体衬底上顺序地形成栅极绝缘膜、第一导电膜和氮化物膜；蚀刻所述氮化物膜、所述第一导电膜、所述栅极绝缘膜和部分所述半导体衬底以形成沟槽；在所述沟槽中形成隔离膜；第一蚀刻所述单元区域和所述周边区域的隔离膜；去除所述氮化物膜；第二蚀刻仅仅所述单元区域的隔离膜；在包括所述隔离膜的整个表面上形成介电膜和第二导电膜。
2. 根据权利要求l所述的方法，其中实施所述第一蚀刻过程直至 从所述周边区域的有源区顶部至所述隔离膜顶部的高度为约200~约 400埃。
3. 根据权利要求l所述的方法，其中通过利用干法蚀刻过程或湿 法蚀刻过程实施所述第 一蚀刻过程。
4. 根据权利要求3所述的方法，其中通过利用氩(Ar)气体实施 所述干法蚀刻过程。
5. 根据权利要求4所述的方法，其中以100 sccm或更小的流量 注入所述氩气体。
6. 根据权利要求3所述的方法，其中通过施加约100 ~约500W 的偏压功率实施所述干法蚀刻过程。
7. 根据权利要求3所述的方法，其中通过施加约100 ~约600W 的源功率实施所述干法蚀刻过程。
8. 根据权利要求3所述的方法，其中通过利用HF或BOE实施 所述湿法蚀刻过程。
9. 根据权利要求1所述的方法，其中通过利用H3P04实施湿法蚀 刻过程来去除所述氮化物膜。
10. 根据权利要求1所述的方法，还包括在第二蚀刻仅仅所述单 元区域的隔离膜之后，第三蚀刻所述单元区域和所述周边区域的隔离 膜，其中实施所述第三蚀刻过程，使得基于有源区顶部的所述周边区 域的隔离膜的高度为约100~约150埃。
全文摘要
在此公开一种制造快闪存储器件的方法。所述制造快闪存储器件的方法包括如下步骤在限定有单元区域和周边区域的半导体衬底上形成栅极绝缘膜、第一导电膜和氮化物膜；蚀刻氮化物膜、第一导电膜、栅极绝缘膜和部分半导体衬底以形成沟槽；在蚀刻的沟槽中形成隔离膜，第一蚀刻单元区域和周边区域的隔离膜，去除氮化物膜，第二蚀刻单元区域的隔离膜，第三蚀刻单元区域和周边区域的隔离膜；以及在包括隔离膜的整个表面上形成介电膜和第二导电膜。
文档编号H01L21/8247GK101174594SQ20071012999
公开日2008年5月7日 申请日期2007年7月20日 优先权日2006年10月31日
发明者玄灿顺 申请人:海力士半导体有限公司