专利名称：半导体存储器件的金属线的形成方法
技术领域：
本发明一般性涉及半导体存储器件的金属线的形成方法，更具体涉及形 成半导体存储器件的金属线，以防止曝光过程期间的散射反射，从而改善沟槽掩;模的加工容限(process margin)的方法。
技术背景通常使用镶嵌(damascene)方法来形成密集的金属线，例如0.12 水平的半导体存储器件的位线。图l是说明半导体存储器件的金属线的常规形成方法的截面图。在半导 体衬底10上形成多个栅极11。在每个栅极11上层叠隧道氧化物层、浮动 栅极、介电层、控制栅极、金属电^Ui:和硬掩模。1^实施离子注入过程 以形成源极和漏极区域12。接着形成氮化物层13。当形成层间绝缘层时， 氮化物层13用作蚀刻停止层。在整个表面上形成第一层间绝缘层14。实触15。在形成第二层间绝i层16之后，形成在i嵌过程中用作蚀刻停止 层的氮化物层17。之后，沉积用于形成金属线的沟槽氧化物层18和将用 作沟槽掩模的光刻胶19。通常，随着器件设计规则减小，接触15因为电阻问题由金属材料例如 钨形成，而不是由含杂质的多晶硅制成。然而，钨表现出严重的散射^Jt 特性。因此，形成用于后续镶嵌过程的沟槽掩模时所用的曝光能量由于所 述接触而引起散射反射，导致光刻胶图案变形。发明内容因此，本发明解决上述问题，并且公开了一种形成半导体存储器件的金 属线的方法。在形成层间绝缘层之后，使用SiON材料形成用作蚀刻停止 层的层。使用SiON材料作为在用于形成金属线的镶嵌过程期间的抗反射
材料。在形成沟槽掩模时，在曝光过程期间防止由金属接触引起的散射反 射。根据本发明的一个方面，提供一种形成半导体存储器件的金属线的方 法。在其中形成接触的半导体衬底上方层叠层间绝缘层、蚀刻停止层、沟 槽氧化物层、硬掩模层和光刻胶层。实施曝光过程以形成光刻胶图案。通 过采用所述光刻胶图案的蚀刻过程来部分蚀刻硬掩模层。4吏用硬4^模层作 为蚀刻掩模来实施蚀刻过程以部分蚀刻沟槽氧化物层、蚀刻停止层和层间 绝缘层，由此形成镶嵌沟槽。在包括沟槽的整个表面上形成金属材料。实施化学^抛光过程以暴露出蚀刻停止层和形成金属线。蚀刻停止层可由SiON形成。 硬掩模可由氮化物层形成。各沟槽的底表面可以形成为暴露出接触的上表面以使金属线电连接至 接触。该方法可进一步包括在形成沟槽之后、形成金属材料之前，在包括沟槽 的整个表面上形成阻挡层(barrier layer)。阻挡层可由Ti或TiN形成。蚀刻停止层可形成为约400至600A的厚度。蚀刻停止层可由抗>^射涂层材料形成。
图l是说明半导体存储器件的金属线的常规形成方法的截面图；图至8是说明根据本发明一个实施方案的形成半导体存储器件的方法 的截面图；和图9包括表示当使用SiN或SiON作为蚀刻停止层时，反射率和半导体 衬底之间的关系的图。
具体实施方式
以下参照
根据本发明的具体实施方案。图2至8是说明根据本发明一个实施方案的形成半导体存储器件的方法 的截面图。
参照图2，在半导体衬底100上方形成层间绝缘层101。衬底100包括 连接至形成源极和漏极区域的多个栅极图案的接触。在层间绝缘层101上 方形成SiON层102。 SiON层102用作镶嵌过程中的蚀刻停止层。SiON 层102还用作沟槽掩模的曝光过程中的抗^JU"层。在包括SiON层102的整个表面上顺序沉积沟槽氧化物层103、硬掩模 层104和光刻胶。之后，实施曝光过程以形成光刻胶图案105。硬掩模层 104优选由氮化物层形成。在一个实施方案中，可以使用抗^^射涂层材料 代替SiON层102。在形成SiON层102的同时，防止曝光能量(例如， KrF 248nm和ArF 193nm)的散射反射。当形成光刻胶图案105时的曝光 过程中使用曝光能量。因此，可以形成具有期望形状的光刻胶图案105。 在一个实施方案中，SiON层102形成为约400至600人的厚度。参照图3，实施使用光刻胶图案作为蚀刻掩模的蚀刻过程，以蚀刻部分 硬掩模层104，由此形成图案。接着，实施去胶(stripping)过程以移除光刻 胶图案。参照图4和5，实施使用硬掩模层104作为蚀刻4^模的蚀刻过程，以顺 序蚀刻沟槽氧化物层103和SiON层102。参照图6，实施蚀刻过程以蚀刻层间绝缘层101并形成沟槽。该蚀刻过 程使用硬掩模层104、沟槽氧化物层103和SiON层102作为蚀刻掩模。 虽然在附图中没有示出，但是形成沟槽底部，使得暴露出形成在半导体衬 底100上的源极和漏极接触的顶部。参照图7，在包括沟槽的整个表面上形成阻挡层106。阻挡层106优选 由Ti或TiN形成。随后，沉积金属材料107以填充沟槽。金属材料107 优选由鴒形成。参照图8，实施化学;W^抛光过程，直至暴露出SiON层102,由此形成 金属线109。图9包括表示当使用SiN或SiON作为蚀刻停止层时，反射率和半导体 衬底之间的关系的图。由图9可见，当使用具有抗反射效果的SiON作为蚀刻停止层(而不是 使用作为一般蚀刻停止层的氮化物层(SiN))时，反射率改善约200%。 换言之，在厚度为65nm时，SiN的反射率为0.03%,而SiON的反射率仅 如上所述，根据本发明，在半导体衬底上方形成层间绝缘层之后，4吏用 SiON材料形成蚀刻停止层。使用SiON蚀刻停止层作为形成金属线的镶嵌 过程中的抗反射材料。SiON蚀刻停止层防止在形成沟槽掩模时的曝光过 程中由金属接触引起的散射反射。虽然已参照具体实施方案做出上述说明，但应该理解本领域技术人员可 以进行本专利的变化和更改，而不偏离本专利和所附权利要求的实质和范 围。
权利要求
1.一种形成半导体存储器件的金属线的方法，所述方法包括在其中形成接触的半导体衬底上方层叠层间绝缘层、蚀刻停止层、沟槽氧化物层、硬掩模层和光刻胶层；实施曝光过程以形成光刻胶图案；通过采用所述光刻胶图案的第一蚀刻过程来部分蚀刻所述硬掩模层；实施使用所述硬掩模层作为蚀刻掩模的第二蚀刻过程，以部分蚀刻所述沟槽氧化物层、所述蚀刻停止层和所述层间绝缘层，由此形成镶嵌沟槽；在包括所述沟槽的整个表面上形成金属材料；和实施化学机械抛光过程以暴露出所述蚀刻停止层，由此形成金属线，其中所述蚀刻停止层防止在暴露出所述蚀刻停止层时曝光能量的散射反射。
2. 如权利要求l所述的方法，其中所述蚀刻停止层由SiON形成。
3. 如权利要求l所述的方法，其中所述硬掩模由氮化物层形成。
4. 如权利要求l所述的方法，其中各沟槽的底表面形成为暴露出所述接 触的上表面，以使所述金属线电连接至所述接触。
5. 如权利要求1所述的方法，还包括在形成所述沟槽之后、形成所述金 属材料之前，在包括所述沟槽的整个表面上形成阻挡层。
6. 如权利要求5所述的方法，其中所述阻挡层由Ti或TiN形成。
7. 如权利要求1所述的方法，其中所述蚀刻停止层形成为约400至600A 的厚度。
8. 如权利要求1所述的方法，其中所述蚀刻停止层由抗反射涂层材料形 成。
全文摘要
公开了一种形成半导体存储器件的金属线的方法。在其中形成接触的半导体衬底上方层叠层间绝缘层、蚀刻停止层、沟槽氧化物层、硬掩模层和光刻胶层。实施曝光过程以形成光刻胶图案。通过采用所述光刻胶图案的蚀刻过程来部分蚀刻硬掩模层。使用该硬掩模层作为蚀刻掩模来实施蚀刻过程以部分蚀刻沟槽氧化物层、蚀刻停止层和层间绝缘层，由此形成镶嵌沟槽。在包括沟槽的整个表面上形成金属材料。随后实施化学机械抛光过程以暴露出蚀刻停止层，由此形成金属线。
文档编号H01L21/768GK101114608SQ20071013043
公开日2008年1月30日 申请日期2007年7月19日 优先权日2006年7月25日
发明者金荣模, 黄胜民 申请人:海力士半导体有限公司