具有浮动电极的半导体装置的制作方法

专利名称：具有浮动电极的半导体装置的制作方法
技术领域：
本发明涉及半导体装置。
技术背景对于半导体装置来说，存在如下情况形成依赖于内部结构并带 来与本意不同的作用的寄生元件，产生寄生动作。寄生动作会给本来 的半导体装置的动作带来不良影响，因此，为了抑制寄生动作， 一直 以来在研究各种半导体装置的结构。在特开平9-293729号公报中公开了一种半导体装置，其在P型硅 村底上形成N型外延层，并且，在N型外延层上形成上下贯穿的P型 区域，将N型外延层作成绝缘隔离的岛。在半导体装置中，利用该岛 形成NPN双极型晶体管，从P型硅衬底的表面一侧照射质子，在P型 硅衬底上形成载流子复合层。在特开昭58-77254号公报中公开了 一种逻辑集成电路装置，其具 有P型单晶硅衬底，连接到负电源电位；第一N型外延区域，配置于 该硅衬底表面上，并且，向其输入逻辑信号；笫二 N型外延区域，在 硅衬底表面上与第一 N型外延区域分离地配置，并且，连接到负电源 电位；笫三N型外延区域，在硅衬底表面上与第一、笫二N型外延区 域分离地配置，并且，通过负载电阻单元连接到正电源电位，若笫一N 型外延区域为逻辑"0",则第三N型外延区域为逻辑"1"; P型隔离区 域，分别将第一、笫二、第三N型外延区域绝缘隔离。特开昭59-94861号公报中公开了一种半导体集成电路装置，其具 有形成在第一导电型的半导体衬底上的预定导电型的杂质浓度分布 大致均匀的半导体层；形成在半导体层表面的预定位置的笫二导电型 的笫一阱区域；包围半导体层的表面的第一阱区域形成的笫一导电型 的第二阱区域；在笫一阱区域和半导体衬底之间分别邻接设置、并且杂质浓度比第一阱区域高的第二导电型的第一埋入区域；在第二阱区 域和半导体衬底之间分别邻接设置、并且杂质浓度比第二阱区域高的笫一导电型的第二埋入区域；分别形成在第一阱区域以及第二阱区域的有源元件。对于半导体装置来说，在衬底上形成一种导电型的区域或其他导 电型的区域等，由此，构成各种元件。如前所述，相互靠近地形成各 导电型的区域，因此，有时会产生与本来目的不同的寄生动作。例如，作为半导体装置，可列举出形成在半导体衬底的表面上的双极型晶体管。在双极型晶体管之中，对于npn双极型晶体管来说， 在p型半导体衬底的表面上形成n型半导体区域、p型半导体区域以及 n型半导体区域。在这种晶体管中，也可能在半导体衬底的内部形成寄 生晶体管而产生寄生动作。发明内容本发明的目的在于提供一种抑制了寄生动作的半导体装置。本发明的半导体装置具有以平面延伸的方式形成的第一导电型的 第一半导体区域。具有配置于上述笫一半导体区域的上侧的第二导电型的第二半导体区域。具有第二导电型的第三半导体区域，配置于上 述第一半导体区域的上侧，与上述第二半导体区域分离形成。具有第二导电型的第四半导体区域，配置于上述第一半导体区域的上侧，在 上述第二半导体区域和上述第三半导体区域之间与上述笫二半导体区 域和上述第三半导体区域分离地形成。具有第一导电型的第五半导体 区域，配置于上述第一半导体区域的上侧，配置于上述第三半导体区 域和上述第四半导体区域之间，并且，电阻比第一半导体区域低。具 有以与上述第二半导体区域接触的方式形成的第一电极。具有以与上 述笫三半导体区域接触的方式形成的第二电极。具有形成在由上述第二半导体区域和上述笫四半导体区域所夹持的区域的笫三电极。上述 第四半导体区域和上述第五半导体区域以导电性构件电连接。上述第四半导体区域与上述第三半导体区域的距离比上述第四半导体区域的 宽度长。可根据参照附图来理解的本发明的以下的详细说明明确本发明的 上述以及其他的目的、特征、方式以及优点。


图l是实施方式l的半导体装置的第一概略剖面图。 图2是实施方式1的半导体装置的笫二概略剖面图。图3是用于说明实施方式1的半导体装置的效果的图表。图4是比较例的半导体装置的笫一概略剖面图。图5是比较例的半导体装置的第二概略剖面图。图6是实施方式2的半导体装置的概略剖面图。图7是实施方式3的第一半导体装置的概略剖面图。图8是实施方式3的第二半导体装置的概略剖面图。图9是实施方式4的半导体装置的概略剖面图。图IO是实施方式5的笫一半导体装置的概略剖面图。图11是实施方式5的笫二半导体装置的放大概略剖面图。图12是实施方式5的笫三半导体装置的放大概略剖面图。图13是实施方式5的第四半导体装置的放大概略剖面图。图14是实施方式6的半导体装置的概略剖面图。图15是实施方式6的半导体装置的概略平面图。图16是实施方式7的半导体装置的概略平面图。
具体实施方式
实施方式1参照图1至图5说明实施方式1的半导体装置。本实施方式的半 导体装置是npn型双极型晶体管。在本实施方式中，第一导电型是P 型，第二导电型是n型。图1是本实施方式的半导体装置的第一概略剖面图。本实施方式 的半导体装置形成在P衬底上。利用P—衬底形成P—区域1，作为第一 导电型的第一半导体区域。以在平面上延伸的方式形成p-区域1。在P— 区域1的上侧形成n—外延层2。由n—外延层2形成n—区域2a ~ 2c。本实施方式的半导体装置包括if区域2a以及n+扩散区域5a，作 为配置于P—区域1的上侧的n型的第二半导体区域。n+扩散区域5a以 及n区域2a形成在晶体管的发射区。n+扩散区域5a配置于n—区域2a 的上侧。以杂质浓度比n区域2a高的方式形成n+扩散区域5a。本实施方式的半导体装置具有以与第二半导体区域接触的方式形 成的作为第一电极的发射极7。发射极7配置于n+扩散区域5a的表面。本实施方式的半导体装置包括n—区域2c以及n+扩散区域5c，作
为配置于p区域l的上侧的n型第三半导体区域。if区域2c以及n+扩 散区域5c形成在晶体管的集电区。n+扩散区域5c配置于n—区域2c的 上侧。以杂质浓度比n—区域2c高的方式形成n+扩散区域5c。作为笫 三半导体区域的n-区域2c和n+扩散区域5c与作为第二半导体区域的 n—区域2a以及n+扩散区域5a分离地配置。本实施方式的半导体装置具有集电极9，作为以与第三半导体区域 接触的方式形成的第二电极。集电极9配置于n+扩散区域5c的表面。本实施方式的半导体装置具有n—区域2b以及n+扩散区域5b，作 为配置于p—区域1的上侧的n型第四半导体区域。以杂质浓度比n区 域2b高的方式形成n+扩散区域5b。 n—区域2b以及n+扩散区域5b与作 为第二半导体区域的n—区域2a以及n+扩散区域5a分离地配置。另外， if区域2b以及n+扩散区域5b与作为第三半导体区域的if区域2c以及 n+扩散区域5c分离地配置。笫四半导体区域配置于第二半导体区域和 第三半导体区域之间。在n+扩散区域5b的表面上配置浮动电极10a。本实施方式的半导体装置具有p扩散区域4b以及p+扩散区域6b， 作为配置于p区域1的上侧的p型的第五半导体区域。p扩散区域4b 以及p+扩散区域6b配置于作为笫三半导体区域的n—区域2c以及n+扩 散区域5c与作为第四半导体区域的rT区域2b以及n+扩散区域5b之 间。以贯穿n—外延层2并与p—区域l接触的方式形成p扩散区域4b。以电阻比第一半导体区域低的方式形成第五半导体区域。以杂质 浓度比p-区域l高的方式形成本实施方式的p扩散区域4b。另外，以 杂质浓度比P扩散区域4b高的方式形成p+扩散区域6b。在p+扩散区域6b的表面上配置作为笫四电极的浮动电极10b。浮 动电极10b配置于p+扩散区域6b的中央部。浮动电极10b与浮动电极 10a通过作为导电性构件的导线11电连接。本实施方式的导线11不与 外部电路连接。这样，在本实施方式中，第四半导体区域和第五半导 体区域通过导电性构件电连接。本实施方式的半导体装置包括p扩散区域4a以及p+扩散区域6a， 作为配置于P—区域1的上侧的p型的第六半导体区域。p扩散区域4a 以及p+扩散区域6a形成在晶体管的基区。以贯穿n—外延层2并与p— 区域l接触的方式形成p扩散区域4a。作为第六半导体区域的p扩散 区域4a以及p+扩散区域6a配置于笫二半导体区域与第四半导体区域之间。本实施方式的半导体装置具有作为第三电极的基极8，其形成在由 第二半导体区域和第四半导体区域夹持的区域。基极8配置于p+扩散 区域6a的表面。本实施方式的半导体装置具有n埋入区域3a- 3c。n埋入区域3a-3c是为了抑制各区域的电阻降低和寄生动作而形成的。本实施方式的半导体装置具有n埋入区域3a，作为以与笫二半导 体区域的底部接触的方式形成的n型第一埋入区域。以电阻比n—区域 2a 4氐的方式形成n埋入区域3a。 n埋入区域3a以杂质浓度比if区域 2a高的方式形成。n埋入区域3a形成在p区域1与rT区域2a的边界 部分。本实施方式的半导体装置具有n埋入区域3c，作为以与第三半导 体区域的底部接触的方式形成的n型第二埋入区域。以电阻比n—区域 2c低的方式形成n埋入区域3c。 n埋入区域3c以杂质浓度比rf区域 2c高的方式形成。n埋入区域3c形成在p-区域1与n—区域2c的边界 部分。本实施方式的半导体装置具有n埋入区域3b，作为以与第四半导 体区域的底部接触的方式形成的n型第三埋入区域。以电阻比n—区域 2b低的方式形成n埋入区域3b。 n埋入区域3b以杂质浓度比n区域 2b高的方式形成。n埋入区域3b形成在p—区域1与n—区域2b的边界 部分。对于本实施方式的半导体装置来说，以第四半导体区域与第三半 导体区域的距离Y比第四半导体区域的宽度X长的方式形成。半导体 装置以n区域2b与n区域2c的距离Y比n—区域2b的宽度X长的方式 形成。半导体装置以p扩散区域4b的宽度比n—区域2b的宽度长的方 式形成。图4示出作为本实施方式的比较例的半导体装置的第一概略剖面 图。在比较例的半导体装置中，在p—衬底的表面上形成有npn晶体管。 基区与集电区之间形成有作为第四半导体区域的n区域^以及n+扩散 区域5b、作为第五半导体区域的p扩散区域4b以及p+扩散区域6b， 这与本实施方式的半导体装置相同。在作为比较例的半导体装置中，以第四半导体区域的宽度X比第
四半导体区域与笫三半导体区域的距离Y长的方式形成。iT区域2b的 宽度以比P扩散区域4b的宽度长的方式形成。图5示出作为比较例的半导体装置的第二概略剖面图。图5是用 于说明作为比较例的半导体装置的作用的图。对于半导体装置来说，n一 区域2b与p扩散区域4b通过浮动电极10a、 10b电连接。包括该iT 区域2b的第四半导体区域被称为伪島区(dummy islands region )。 对于该结构来说，例如在基极8为0V、发射极7为负电位的情况下， 能够抑制从发射极7注入的电子到达集电极9。例如，在IC (Integrated Circuit:集成电路)的输出端子上连 接有电动机的线圏等的情况下，如果在IC一侧使电流从接通(on)变 为断开(off),就会产生因线圈的电感L引起的[-(dl/dt)'L]的负 电压，并将其施加到输出端子上。 一般地，输出端子大多连接到发射 极这样的n型半导体区域上。在这种情况下，基极的电压成为0V，另 一方面，发射极成为负电位，从发射极注入电子。参照图5， h+表示空穴，e表示电子。在比较例的半导体装置中， 在基极8为0V、发射极7为负电位的情况下，从发射极7向p-区域l 注入电子。与此同时，从基极8供给空穴。如箭头81所示，从发射极7注入的一部分电子流入iT区域2b。即， 电子流入伪岛。如箭头80所示，所供给的一部分空穴从p扩散区域4a 流入if区域2a。另外，如箭头82所示， 一部分空穴与一部分电子一起 在p-区域l中扩散，产生电导率调制。如箭头82所示，空穴的一部分 流入p扩散区域4b。另外，在p—区域1中，如箭头84所示，在rf区 域2b和p扩散区域4b附近所产生的电子以及空穴流入n区域2b或p 扩散区域4b。n—区域2b以及p扩散区域4b通过浮动电极10a、 10b以及导线11 彼此电连接，因此，流入n—区域2b的电子和流入p扩散区域4b的空 穴复合。因此，可防止电子到达集电极9。在比较例的半导体装置中，从俘获注入到p—区域1的电子的观点 考虑，尽量扩大作为伪岛区域的n—区域2b。另外，在伪岛区域形成n 埋入区域3b。在比较例的半导体装置中，如箭头82所示，作为流入伪岛区域的 if区域2b的下部的空穴扩散至p扩散区域4b。 一部分电子因电荷中和
效果而沿着与空穴电流相同的路径扩散。因此，如箭头83所示， 一部 分电子会扩散至n—区域2c附近。成为电子很容易到达集电极9的状 态。另外， 一部分空穴在扩散至隔开距离的p+扩散区域6b之后进行复 合，所以，复合效率降低。图2示出本实施方式的半导体装置的第二概略剖面图。图2是用 于说明本实施方式的半导体装置的作用的图。在基极8为0V、发射极 7为负电位的情况下，从发射极7向p—区域l注入电子。与此同时，从 基极8供给空穴。所供给的空穴与所注入的电子一起在p—区域1中扩散，产生电导 率调制。产生电导率调制的电子流入n—区域2b。这里，n—区域2b的宽 度X狭窄，所以，如箭头82所示，空穴容易到达p扩散区域4b。因此， 流入n区域2b的电子和流入p扩散区域4b的空穴有效地复合。另外， p扩散区域4b较宽，因此，能够抑制一部分电子向n—区域2c扩散，能 够抑制电子到达集电极9。另外，基极8的附近进行电导率调制，由此，发射区与基区之间 的电位差消失，伪岛区域的电位受发射区域影响而变成负电位。这里， 浮动电极10a和浮动电极10b电连接，因此，该负电位传达至作为第 五半导体区域的p+扩散区域6b。因此，在p扩散区域4b附近形成越接近表面电位越低的负电场。 借助于该电场，p扩散区域4b可有效地捕获空穴。宽度X越短，该空 穴被P+扩散区域6b捕获的效果越大。并且，该电场对注入到p区域l 中的电子构成势垒，可进一步抑制电子到达n—区域2c。距离Y越大， 这种对电子构成势垒的效果越大。这样，以第四半导体区域与第三半导体区域的距离Y比笫四半导 体区域的宽度X长的方式来形成，由此，能够有效地抑制寄生动作。图3示出用于说明改变宽度X与距离Y的比例时集电极电流与发 射极电流之比的图表。横轴是宽度X的比例，纵轴是集电极电流与发 射极电流的电流比(Ic/Ie)。在图3的图表中，将宽度X与距离Y相 等时的集电极电流与发射极电流之比标准化为1。通过改变宽度X，电流比(Ic/Ie)在大致0. 8以上、大致1.6以 下的范围内变化。由此可知，可通过使宽度X相对距离Y变小而使电 流比(Ic/Ie)减小。这样，至少使宽度X小于距离Y,由此，能够抑
制寄生动作。在本实施方式中，第一导电型是p型，第二导电型是n型，但并 不限于这种形式，笫一导电型是n型、笫二导电型是p型也可以。例 如，在本实施方式中，以npn晶体管为例进行了说明，但并不限于这 种形式，本发明也可适用于pnp晶体管。实施方式2参照图6说明实施方式2的半导体装置。本实施方式的半导体装 置与实施方式1的半导体装置的不同点在于，未在笫四半导体区域的 底部形成埋入区域。图6是本实施方式的半导体装置的概略剖面图。本实施方式的半 导体装置是npn型双极型晶体管。本实施方式的半导体装置的第四半 导体区域具有如下结构包括n—区域2b以及n+扩散区域5b，未在第 四半导体区域的底部形成埋入区域。即，未在伪岛区域形成埋入区域。除去形成在if区域2b的底部的埋入区域，由此，能够进一步减小 rf区域2b的宽度X。其结果是，笫四半导体区域与第三半导体区域的 距离Y变得比笫四半导体区域的宽度X更长，能够进一步有效地抑制 寄生动作。其他结构、作用以及效果与实施方式1相同，因此，这里不再重 复说明。实施方式3参照图7以及图8说明实施方式3的半导体装置。本实施方式的 半导体装置的浮动电极的结构实施方式1的半导体装置与不同。图7是本实施方式的第一半导体装置的概略剖面图。本实施方式 的半导体装置包括P扩散区域4b以及p+扩散区域6b，作为第五半导体 区域。第一半导体装置的浮动电极10b形成在p+扩散区域6b的几乎整 个区域。以覆盖第五半导体区域的几乎整个表面的方式形成浮动电极 10b。采用这种结构，由此，浮动电极的表面积增大，能够进一步增强 使电子与空穴复合的效果。另外，能够进一步增强通过p+扩散区域6b 而使p扩散区域4b附近成为负电位的效果。图8示出本实施方式的第二半导体装置的概略剖面图。第二半导 体装置具有浮动电极10c。从n+扩散区域5b至p+扩散区域6b连续地形成浮动电极10c。浮动电极10c从第四半导体区域至第五半导体区域 连续地形成。通过采用这种结构，能够进一步增强电子与空穴的复合效果。另 外，能够进一步增强通过p+扩散区域6b而使p扩散区域4b附近成为 负电位的效果本实施方式的浮动电极的结构也可以应用于实施方式2以及后述 的实施方式4 ~ 7。其他结构、作用以及效果与实施方式1相同，因此，这里不再重 复说明。实施方式4参照图9说明实施方式4的半导体装置。本实施方式的半导体装 置与实施方式1的半导体装置的不同点在于，除去埋入区域。图9是本实施方式的半导体装置的概略剖面图。在本实施方式中， 可通过使用p—衬底形成平面上延伸的p—区域1。在p—区域1的上侧形 成作为第二半导体区域的n扩散区域以及n+扩散区域5a。另外， 在p—区域1的上侧形成作为第三半导体区域的n扩散区域12c以及n+ 扩散区域5c。并且，在p—区域1的上侧形成作为第四半导体区域的n 扩散区域12b以及n+扩散区域5b。本实施方式的半导体装置未在p—区域1的上侧形成n—外延层。并 且，除去了分别配置在第二半导体区域、笫三半导体区域以及第四半 导体区域的底部的埋入区域。在n型半导体区域，除去形成在rf区域 与p区域的边界上的埋入区域。对于本实施方式的半导体装置来说，例如，可以应用于包括CMOS (Complementary Metal Oxide Semiconductor: 互补金属氧化物半 导体)的装置中。CMOS作为有源元件，是NM0S以及PMOS相邻地形成 的元件。对于扩散区域中流过电流的元件，埋入区域主要用于降低其 电阻。但是，例如，如5V-CM0S那样，仅在反转层下流过电流的元件， 在该元件中，可应用除去埋入区域后的结构。在本实施方式的半导体装置中，也能够有效地抑制寄生动作。其他结构、作用以及效果与实施方式1相同，因此，这里不再重复 说明。实施方式5
参照图10至图13说明实施方式5中的半导体装置。对于本实施方式的半导体装置来说，作为伪岛的笫四半导体区域的结构不同于实 施方式1的半导体装置。图IO是本实施方式的笫一半导体装置的概略剖面图。本实施方式 的半导体装置与实施方式4的不同点在于，在笫四半导体区域中除去n 扩散区域。在浮动电极10a的下侧形成作为笫四半导体区域的n+扩散 区域5b。在n+扩散区域5b的下侧未形成n扩散区域或n区域。以比作 为第二半导体区域的n+扩散区域5a以及n扩散区域12a浅的方式形成 第四半导体区域。另外，以比作为第三半导体区域的n+扩散区域5c以 及n扩散区域12c浅的方式形成第四半导体区域。本实施方式的第一半导体装置能够进一步减小作为伪岛区域的第 四半导体区域的宽度X，能够有效地抑制寄生动作。图11示出本实施方式的第二半导体装置的放大的概略剖面图。图 11是第四半导体区域的局部放大概略剖面图。在本实施方式的第二半导体装置中，作为第四半导体区域的n+扩 散区域5b形成在槽部(沟槽)27的周围。以包围槽部27的方式形成 n+扩散区域5b。笫二半导体装置在p-区域l的上侧形成槽部27。在槽 部27的表面上形成氧化层21。在氧化层21的周围形成n+扩散区域5b。 在槽部27的内部填充多晶硅作为填充部22。以至少与n+扩散区域5b 相接触的方式形成浮动电极10a。本实施方式的第二半导体装置的制造方法包括如下步骤在第四 半导体区域，利用各向异性刻蚀，形成槽部27。形成槽部27之后，在 槽部27的侧面进行iT摻杂，由此，形成n+扩散区域5b。然后，对槽 部27的侧面实施表面氧化，由此，形成氧化层21。接着，在槽部27 的内部填充多晶硅，由此，形成填充部22。然后，形成浮动电极10a。在本实施方式的笫二半导体装置中，沿着槽部27的壁面形成作为 笫四半导体区域的n+扩散区域5b。利用该结构，能够进一步减小第四 半导体区域的宽度X，能够有效地抑制寄生动作。图12示出本实施方式的第三半导体装置的放大概略剖面图。图12 是第四半导体区域的局部的放大概略剖面图。本实施方式的第三半导体装置包括作为第四半导体区域的n+扩散 区域5b。 n+扩散区域5b形成在槽部27的壁面上。在槽部27的周周，
沿着壁面形成n+扩散区域5b。在槽部27的内侧填充作为填充部22的 多晶硅等。以至少与n+扩散区域5b相接触的方式形成浮动电极10a。对于第三半导体装置的制造方法来说，在第四半导体区域，利用 各向异性刻蚀形成槽部27之后，对槽部27的侧面进行n+掺杂。接着， 在槽部27的内部埋入多晶硅，形成填充部22。然后，以与n+扩散区域 5b接触的方式形成浮动电极10a。在笫三半导体装置中，也能够进一步减小第四半导体区域的宽度 X，能够有效地抑制寄生动作。另外，由于不在槽部的壁面上形成氧化 层，因此，能够减小电阻。图13示出本实施方式的第四半导体装置的放大概略剖面图。图13 是第四半导体区域的局部的放大概略剖面图。在本实施方式的第四半导体装置中，与基极8连接的第六半导体 区域和连接浮动电极10b的第五半导体区域一体地形成。以将这两个 半导体区域分隔开的方式形成笫四半导体区域。在第四半导体中，平面地形成p—区域l。在p—区域l的表面形成p 扩散区域4a、 4b。在p扩散区域4a、 4b的表面上形成p+扩散区域6a、 6b。第六半导体区域包括p扩散区域4a以及p+扩散区域6a。第五半 导体区域包括P扩散区域4b以及p+扩散区域6b。第四半导体区域包含n+扩散区域5b。以与p区域l接触的方式形 成n+扩散区域5b。在第四半导体区域形成槽部27。沿着槽部27的壁 面形成n+扩散区域5b。在槽部27的侧面上形成氧化层21。在氧化层 21的周围形成n+扩散区域5b。这样，在本实施方式中，以隔开第五半 导体区域以及第六半导体区域的方式形成第四半导体区域。在第四半导体装置中，也能够进一步减小第四半导体区域的宽度 X，能够有效地抑制寄生动作。另外，在第四半导体装置中，能够在制 造步骤中将P扩散区域4a以及p扩散区域4b—体地形成。另外，能 够将p+扩散区域6a以及p+扩散区域6b —体地形成。作为槽部的结构， 也可以如本实施方式的笫三半导体装置那样，不在槽部的壁面形成氧 化层。在本实施方式中，在槽部的内部填充了多晶硅，但并不限于这种 方式，例如，也可以填充氧化物。其他结构、作用以及效果与实施方式1相同，因此，这里不再重
复说明。实施方式6参照图14和图15说明实施方式6的半导体装置。本实施方式的 半导体装置的第五半导体区域的结构与实施方式1的半导体装置不 同。图14是本实施方式的半导体装置的概略剖面图。图14是沿着图 15中的XIV-XIV线的横剖面视图。本实施方式的半导体装置的第五半 导体区域包括p+扩散区域6b。在本实施方式中，在第五半导体区域形 成槽部28。槽部28的侧面形成氧化层23。在槽部28的内部形成填充 有多晶硅的填充部24。p+扩散区域6b形成在氧化层23的周围。沿着槽部28的壁面形成 P+扩散区域6b。以与p区域l接触的方式形成p+扩散区域6b。 p+扩散 区域6b以杂质浓度比p区域1高的方式形成。图15示出本实施方式的半导体装置的概略平面图。在本实施方式 的半导体装置中，基极8以及集电极9分别形成为带状。另外，本实 施方式的半导体装置的浮动电极10a形成为带状。以沿着与基极8大 致平行的方向延伸的方式形成浮动电极10a。浮动电极10a与n+扩散 区域5b接触。本实施方式的浮动电极10b彼此隔开间隔地形成。离散地形成本 实施方式的浮动电极10b。以与p+扩散区域6b接触的方式形成浮动电 极10b。槽部28形成为梯子状。填充部24、氧化层23以及p+扩散区 域6b沿着槽部28的形状形成为梯子状。对于本实施方式的半导体装置来说，能够提高使浮动电极10a、10b 的负电位影响p—区域1的效果。因此，在笫五半导体区域的p+扩散区 域6b中，能够更有效地进行利用电场的空穴的俘获。另外，针对电子 的势垒变强，能够更有效地抑制电子到达集电极9。另外，在本实施方式中，填充有多晶硅的填充部24与电极10b接 触。利用该结构，能够增强针对p—区域l的负电场的影响效果。在本实施方式中，在槽部的内部填充了多晶硅，但并不限于这种 方式，例如，也可以填充氧化物。另外，在槽部的壁面上形成氧化层， 但并不限于这种方式，也可以不形成氧化层。可以利用与实施方式6 的槽部周围结构相同的制造方法制造槽部周围的氧化层以及p+扩散区域。本实施方式的第五半导体区域的结构也可以应用于实施方式1、实施方式2、实施方式4、实施方式5以及实施方式7的半导体装置，能 够获得同样的作用以及效果。其他结构、作用以及效果与实施方式1相同，因此，这里不再重 复说明。实施方式7参照图16说明实施方式7的半导体装置。图16是本实施方式的半导体装置的概略平面图。在本实施方式的 半导体装置中，离散地形成作为伪岛区域的第四半导体区域。在本实 施方式中，与第四半导体区域相连接的浮动电极离散地形成。本实施方式的半导体装置的第四半导体区域具有n区域2b以及iT 扩散区域5b。本实施方式的n+扩散区域5b以及n—区域2b形成为岛状。 以平面形状为四角形的方式形成n+扩散区域5b。以包围n+扩散区域5b 的方式形成n—区域2b。在p—区域2b的周围形成p扩散区域4a、 4b。 p 扩散区域4a和p扩散区域4b —体地形成。未在n区域2b的底部上形 成埋入区域。在本实施方式中，在离散的各第四半导体区域之间形成P 型区域。在本实施方式中，形成多个第四半导体区域。在与从第二半导体 区域朝向第三半导体区域的方向的垂直方向上排列形成笫四半导体区 域。在各第四半导体区域形成浮动电极10a。浮动电极10a离散地形 成。浮动电极10b形成为带状。基极8以及集电极9分别形成为带状。以与浮动电极10b大致平 行地延伸的方式形成基极8以及集电极9。浮动电极10a与浮动电极 10b通过导线11电连接。在本实施方式的半导体装置中，如箭头85所示，由基极8注入的 空穴通过第四半导体区域彼此之间到达浮动电极10b。因此，可更有效 地进行利用浮动电极10a、 10b的电子与空穴的复合。本实施方式的结构能够应用于实施方式1至6的任意一项的半导 体装置，能够获得相同的作用以及效果。其他结构、作用以及效果与实施方式1相同，因此，这里不再重 复说明。
在上述各图中，对于相同或相当的部分赋予相同的符号。另外， 在本发明中，关于上或者下等的记述并不表示垂直方向上的绝对的上 下方向，而只是相对地表示各个位置关系。根据本发明，可提供抑制了寄生动作的半导体装置。 以上详细地说明了本发明的内容，但这只是示例，并不构成限定， 应该明确地理解为本发明的精神及范围只以所附的技术方案为准。
权利要求
1.一种半导体装置，其特征在于，具有以在平面上延伸的方式形成的第一导电型的第一半导体区域；配置于上述第一半导体区域的上侧的第二导电型的第二半导体区域；第二导电型的第三半导体区域，配置于上述第一半导体区域的上侧，与上述第二半导体区域分离地形成；第二导电型的第四半导体区域，配置于上述第一半导体区域的上侧，在上述第二半导体区域和上述第三半导体区域之间与上述第二半导体区域和上述第三半导体区域分离地形成；第一导电型的第五半导体区域，配置于上述第一半导体区域的上侧，配置于上述第三半导体区域和上述第四半导体区域之间，其电阻比第一半导体区域低；第一电极，以与上述第二半导体区域接触的方式形成；第二电极，以与上述第三半导体区域接触的方式形成；第三电极，形成在被上述第二半导体区域和上述第四半导体区域夹持的区域，上述第四半导体区域和上述第五半导体区域以导电性构件电连接，上述第四半导体区域与上述第三半导体区域的距离比上述第四半导体区域的宽度长。
2. 如权利要求l的半导体装置，其特征在于， 具有笫四电极，配置于上述笫五半导体区域的表面，与上述导电性构件连接，上述第四电极以与上述第五半导体区域的几乎整个表面接触的方 式形成。
3. 如权利要求l的半导体装置，其特征在于， 在与从上述第二半导体区域朝向上述第三半导体区域的方向垂直的方向上，离散地形成多个上述第四半导体区域。
4. 如权利要求1至3的任意一项的半导体装置，其特征在于， 在上述第二半导体区域和上述第三半导体区域之间形成槽部， 上述第四半导体区域沿着上述槽部的壁面形成。
5. 如权利要求1至3的任意一项的半导体装置，其特征在于， 在上述笫二半导体区域和上述第三半导体区域之间形成槽部， 上述第五半导体区域沿着上述槽部的壁面形成。
6. 如权利要求1至3的任意一项的半导体装置，其特征在于，具有笫二导电型的笫一埋入区域，以与上述笫二半导体区域的底部接触的方式形成，其电阻比上述第二半导体区域低；第二导电型的笫二埋入区域，以与上述笫三半导体区域的底部接 触的方式形成，其电阻比上述第三半导体区域低。
7. 如权利要求1至3的任意一项所述的半导体装置，其特征在于，上述第四半导体区域以比上述笫二半导体区域以及上述第三半导 体区域浅的方式形成。
全文摘要
本发明提供一种抑制了寄生动作的半导体装置。该半导体装置具有n^-区域(2a)、与n^-区域(2a)分离地形成的n^-区域(2c)、形成在n^-区域(2a)和n^-区域(2c)之间的n^-区域(2b)、配置于n^-区域(2c)和n^-区域(2b)之间并具有比p^-区域(1)低的电阻的p扩散区域(4b)。具有以与n^-区域(2a)的方式形成的发射极(7)。具有以与n^-区域(2c)接触的方式形成的发射极(9)。具有形成在被n^-区域(2a)和n^-区域(2b)夹持的区域的基极(8)。n^-区域(2b)和p扩散区域(4b)通过导线(11)电连接。n^-区域(2b)与n^-区域(2c)的距离Y大于n^-区域(2b)的宽度X。
文档编号H01L29/73GK101165915SQ20071013992
公开日2008年4月23日 申请日期2007年8月3日 优先权日2006年10月19日
发明者寺岛知秀, 鱼田紫织 申请人:三菱电机株式会社