专利名称：快闪存储器件及其制造方法
技术领域：
本发明涉及半导体器件，更具体而言，涉及一种形成介电层接触孔的 制造方法，其中可减少介电层接触孔的尺寸。
背景技术：
半导体快闪存储器件包括多个存储单元和选择晶体管。在包含多个存 储单元的串(string)的两端形成选择晶体管。重复此结构以形成NAND 快闪存储器件。存储单元通过在浮动栅极中捕获电子来储存电子。在浮动栅极和控制 栅极之间形成介电层，以使浮动栅极和控制栅极彼此电隔离。快闪存储单 元具有堆叠在半导体衬底上的隧道绝缘层、用于浮动栅极的第一导电层、 介电层和用于控制栅极的第二导电层的结构浮动栅极控制栅极。选择晶体管包括用于浮动栅极的第一导电层，然而在介电层中形成线 状孔，因为它必须像一般晶体管一样运行，以便在用于浮动栅极的第一导 电层和用于控制栅极的第二导电层之间形成电通路。在介电层中形成的孔 称为"介电层接触孔"。介电层接触孔的尺寸优选小于选择线的宽度，其 中在选择晶体管的栅极连接时形成所述选择线。当器件缩小并且半导体器件的集成度逐渐增加时，介电层接触孔的尺 寸也必须缩小。如果介电层接触孔的尺寸不变小，则由于可能蚀刻选择晶 体管区域之外的区域，因此可能发生器件失效。因此，为了通过减少介电 层接触孔的尺寸以形成精细图案，必须利用具有高分辨率的曝光设备。然 而，由于这需要昂贵的设备，导致制造成本的增加。发明内容因此，本发明涉及一种形成半导体器件的介电层接触孔的方法，其中用以及形成用以限定介电层接触孔的光刻胶图案，然后通过退火过程对光刻胶图案实施 光刻胶回流，以便不使用昂贵啄光设备而形成具有小尺寸的介电层接触孔。一方面，本发明提供一种形成快闪存储器件的方法，包括下列步骤在 半导体衬底上形成第一导电层图案和隔离层；在隔离层和第一导电层上形成 介电层；在介电层上形成具有第一孔径单元(aperture unit)的光刻胶图案； 实施退火过程，以形成具有小于光刻胶图案的第一孔径单元的尺寸的第二孔 径单元；沿着光刻胶图案使介电层图案化，从而形成介电层接触孔；移除光 刻胶图案；以及在介电层和第一导电层上形成第二导电层。另一方面，本发明提供一种快闪存储器件，包括在半导体衬底的隔离 区中形成的隔离层；在半导体衬底上形成且横跨隔离层的多个字线和选择 线，所述多个字线和选择线的每一个包括浮动栅极、介电层和控制栅极；以孔。在形成介电层接触孔的区域中连接浮动栅极和控制栅极。另一方面， 一种形成半导体器件的方法包括在半导体衬底上形成第一 导电层；在第一导电层上形成介电层；在介电层上形成具有第一开口的掩模 图案；对掩模图案实施退火，以将第一开口转变成为小于第一开口的第二开 口；利用具有第二开口的掩模图案蚀刻介电层以形成暴露第一导电层的孔； 在介电层上和所述孔内形成第二导电层，第二导电层通过所述孔接触第一导 电层图案。
图1A 1F描述了依据本发明的快闪存储器件的布置图；2A 2F为沿着图1A~1F的平面A-A，的剖面图，描述了依据本发明制 造快闪存储器件的方法；图3为显示才艮据光刻胶流动工艺(resist flow process )而变化的线状光 刻胶图案的照片；以及第4图为显示根据光刻胶流动工艺而变化的孔状光刻胶图案的照片。具体实施方案 将参照附图来描述依据本发明的特定实施方案。图1A 1F为描述依据本发明的快闪存储器件的布置图。图2A 2F为沿着图1A~1F的平面A-A'的剖面图，描述了依据本发明制造快闪存储器 件的方法。参照图1A和2A,在半导体衬底100的隔离区中形成沟槽状隔离层106， 并在有源区中形成隧道绝缘层102和用于浮动栅极的第一导电层104。下面 详细描述该元件的形成方法。在半导体衬底100上形成隧道绝缘层102和第一导电层104。在第一导 电层104上形成隔离掩模(未图示)。沿着隔离掩模图案化第一导电层104 和隧道绝缘层102，并移除部分半导体村底100以形成沟槽。形成绝缘层(也 就是，隔离层106)以完全填充沟槽。实施化学机械抛光(CMP)过程， 以暴露第一导电层104,从而移除部分隔离层106和隔离掩模。为了增加浮 动栅极的面积，在第一导电层104上可进一步形成用于浮动栅极的导电层， 其中该导电层的边缘与隔离层106重叠。参照图1B和2B,在半导体衬底IOO上形成介电层108，以覆盖第一导 电层104和隔离层106。介电层108隔离存储单元中的浮动栅极和控制栅极， 以便可保持在浮动栅极中储存的电荷。同时，在NAND快闪存储器件的串结构中，在该串结构的两端形成的 选择晶体管必须执行一般晶体管的功能而不是数据储存单元的功能。因此， 必须打开用于选择晶体管的部分介电层，以便可以在用于浮动栅极和控制 栅极的导电层间产生电通路。为此，下面描述在部分介电层108中形成介 电层接触孔的方法。参照图1C和2C,在介电层108中形成光刻胶图案110，该光刻胶图 案110具有介电层接触孔从中穿过的孔径单元110a。通过利用曝光设备实 施曝光和显影过程，在光刻胶中形成孔径单元110a。该孔径单元110a位于 第一导电层(104)图案的区域内。然而，由于半导体器件的集成度增加和 器件的线宽减少，难于利用现有曝光设备形成具有窄开口的孔径单元。现 有设备与集成度相比较具有低分辨率倾向。因此，在啄光和显影过程时， 可能发生有关孔径单元的重叠裕度(overlay margin )的不足。因此，可能 产生器件失效。当器件的集成度增加时，可利用具有比现有设备分辨率更高的啄光设 备。这需要昂贵设备，从而导致包括设备成本的制造成本增加。在本实施方案中，通过利用现有曝光设备形成孔径单元110a,其中通 过后续过程减少孔径单元的尺寸，使得可在期望区域内形成具有所需尺寸 的孔径单元。参照图ID和2D,通过实施光刻胶流动工艺减少在光刻胶图案110中 形成的孔径单元110a的尺寸。该光刻胶流动工艺是指光刻胶图案的退火。 当实施退火时，由于部分光刻胶通过减少光刻胶图案110a的粘性而流入孔 径单元110a,从而减少孔径单元110a的尺寸。光刻胶流动工艺可在135~ 150"C温度以及常规环境下实施60 ~ 90秒。如果实施光刻胶流动工艺，则孔径单元110a的形状变为圆形(或略圆 的形状)并减少孔径单元110a的尺寸。因此，可在第一导电层(104)图 案区域内获得对准裕度。为了方便描述，本发明的附图对于每个晶体管只显示一个孔径单元。 但是，所述图案可形成具有多个不同尺寸的孔径单元。参照图1E和2E,为了在介电层108中形成介电层接触孔108a,沿着 光刻胶图案(参照图2D中的110)实施蚀刻过程。实施该蚀刻过程，直到 暴露部分第一导电层104,以便后续控制栅极和第一导电层104接触。接着， 移除光刻胶图案(参照图2D中的110)。利用光刻胶图案形成介电层接触 孔108a，以便可在第一导电层(104)区域内获得足够对准裕度。具体地，已显示以平行于字线方向的线形式形成介电层接触孔108a。 然而，为了实施光刻胶流动工艺，可在后续将要形成的晶体管区域中以孔 的形式形成介电层接触孔108a。下面为基于本发明者所进行的实验。虽然实施了光刻胶流动工艺，但 如图3所示的沿着字线方向形成的线型孔径单元很少使它们的宽度改变， 或使它们的宽度部分加宽。如图4所示，在以孔的形式形成孔径单元的情 况中，可看出在实施光刻胶流动工艺后，孔径单元的尺寸显著地减小。也 可看出虽然在实施光刻胶流动工艺前，孔径单元的孔形成为椭圆形或方形， 但在实施光刻胶流动工艺后，孔径单元的形状变为圆形。因此，介电层接 触孔108a在晶体管中形成为孔形并可在第 一导电层104的区域内形成有足 够的对准裕度.参照图1F和2F，在介电层108和部分暴露的笫一导电层(104)图案上形成用于控制栅极的第二导电层112。在接触孔(或开口 ) 108a内形成 第二导电层112,以接触第一导电层(104)图案。图案化第二导电层112、 介电层108和第一导电层104,以形成选择线SL和字线WLO WLn。部 分选择线SL变成源极选择线，并且其余选择线变成漏极选择线。在选择线 SL中，各介电层接触孔108a形成在第一导电层104和第二导电层112之 间，但是不形成在形成隔离层的区域中。因此，在选择线SL中，通过介电 层接触孔108a连接第一导电层104和第二导电层112，从而形成选择晶体 管。如上所述，依据本发明，在光刻胶层上形成孔径单元，然后实施退火 过程以减少孔径单元的尺寸。这使得不利用具有更高分辨能力的新膝光设 备而形成较小孔或开口成为可能。具有小尺寸的光刻胶图案为介电层接触 孔提供增加的蚀刻裕度，并且可更容易地实施用于形成介电层接触孔的蚀 刻过程。虽然已参考特定实施方案进行了前述说明，但是在不背离所附权利要 求中所限定的本发明的范围和精神的情况下，可进行各种变化和修改，这 对本领域的技术人员而言是可以理解的。
权利要求
1. 一种形成半导体器件的方法，所述方法包括在半导体衬底上形成第一导电层图案和隔离层；在所述隔离层和所述第一导电层上形成介电层；在所述介电层上形成具有第一孔径单元的掩模图案；实施退火过程，以将所述第一孔径单元转变为第二孔径单元，所述第二孔径单元具有小于所述第一孔径单元的开口；利用具有所述第二孔径单元的掩模图案来使所述介电层图案化，以形成暴露所述第一导电层图案的孔；和在所述介电层上和所述孔内形成第二导电层，所述第二导电层通过所述孔接触所述第一导电层图案。
2. 根据权利要求1所述的方法，还包括在形成所述隔离层之前，在所述半导体村底上形成隧道绝缘层、第一导电 层和隔离掩模图案；利用所述隔离掩模图案实施蚀刻过程，以形成第一导电层图案、隧道绝缘 层图案和沟槽；形成隔离绝缘层以填充所述沟槽；和实施化学;l^抛光过程以暴露部分所述第一导电层。
3. 根据权利要求1所述的方法，其中所述退火在135 ~ 150"C的温度下实施 60 ~卯秒。
4. 根据权利要求1所述的方法，其中 所述第一孔径单元具有圆形、椭圆形或方形形状，和 在所述退火过程后，所述第二孔径单元^具有圆形形状。
5. 根据权利要求1所述的方法,其中所述第一孔径单元的数目为至少一个。
6. 根据权利要求1所述的方法，还包括在形成所述第二导电层之前，去除所述掩模图案。
7. 根据权利要求6所述的方法，其中所述掩模图案由光刻胶制成。
8. 根据权利要求1所述的方法，其中所述器件是快闪存储器件。
9. 一种形成半导体器件的方法，所述方法包括 在半导体衬底上形成第 一导电层；在所述第一导电层上形成介电层； 在所述介电层上形成具有第一开口的掩模图案；对所述4^模图案实施退火，以将所述第一开口转变为小于所述第一开口的 第二开口；利用具有所述第二开口的^^模图案蚀刻所述介电层，以形成暴露所述第一 导电层的孔；和在所述介电层上和所述孔内形成第二导电层，所述第二导电层通过所述孔 接触所述第一导电层图案。
10. 根据权利要求9所述的方法，其中所述掩模图案由光刻胶制成。
11. 一种快闪存储器件，包括隔离层，所述隔离层形成在半导体衬底的隔离区中；多个字线和选择线，所述多个字线和选择线形成在所述半导体衬底上并横 跨所述隔离层，所述多个字线和选择线的每一个均包括浮动栅极、介电层和控 制^H极；和介电层接触孔，所述介电层接触孔分别形成在所述选择线的控制栅极和浮 动栅极之间的介电层中，极。
全文摘要
一种形成半导体器件的方法，包括在半导体衬底上形成第一导电层；在第一导电层上形成介电层；在介电层上形成具有第一开口的掩模图案；对该掩模图案实施退火，以将第一开口转变成为小于第一开口的第二开口；利用具有第二开口的掩模图案蚀刻介电层，以形成暴露第一导电层的孔；在介电层上和所述孔内形成第二导电层，第二导电层通过所述孔接触第一导电层。
文档编号H01L21/768GK101241877SQ200710145290
公开日2008年8月13日 申请日期2007年8月21日 优先权日2007年2月9日
发明者辛容撤 申请人:海力士半导体有限公司