半导体装置及其制造方法

专利名称：半导体装置及其制造方法
技术领域：
本发明涉及一种半导体装置及其制造方法，特别是关于包括导电型互 不相同的金属绝缘体半导体型晶体管的半导体装置及其形成方法。
背景技术：
近年来，伴随着半导体集成电路装置的高集成化、高性能化及高速化 的发展，晶体管的微细化正得到推进。迄今为止，越推进晶体管的微细化就越使晶体管的电流驱动力提高的所谓比例定律(scaling law)是有效的。然 而，为了实现能源消耗的削减及便携器械的长时间使用，则要求达到更进 一步的微细化及消耗电力的降低。在这一情况下，晶体管的缩小就将不再 关系到驱动力的提高。作为使晶体管的驱动力提高的方法，能够想到的是减小栅极绝缘膜膜 厚的方法。然而， 一旦削薄栅极绝缘膜，就将出现栅极漏电流增大的问题。 于是，提出了通过对晶体管的沟道区域施加应力来使驱动力提高的技术方 案(例如、参照非专利文献l)。图6表示的是具有对沟道区域施加应力的结构的以往晶体管的剖面构 成。如图6所示，在村底201上隔着柵极绝缘膜203形成了栅电极204， 在栅电极204的侧面上隔着L型的第一侧壁206形成了第二侧壁207。以 覆盖栅电极204之上及第二侧壁207之上的方式形成了包覆绝缘膜(liner insulating film)209。包覆绝缘膜209是具有拉伸应力的膜。通过设定成这 样的结构，从而能够对栅电极204下侧的沟道区域施加应力，且能够提高 晶体管的驱动力。非专利文献1S. Ito，他，"IEDM2000"， 2000年，p. 247(发明所要解决的课题)然而，在上述以往的半导体装置中，存在由于包覆绝缘膜209所产生的应力没有充分传递到沟道区域而不能使驱动力充分提高的问题。还有，在存储装置等中同时需要P沟道晶体管和N沟道晶体管。然而， 在P沟道晶体管和N沟道晶体管中，为了使驱动力提高所需的应力的方向 是不同的。因此，例如为了使N沟道晶体管的驱动力提高而一旦形成具有 拉伸应力的包覆绝缘膜时，则导致P沟道晶体管的驱动力下降。由此，出 现了下记问题，即为了避免出现P沟道晶体管驱动力下降的现象，有必要 进行从P沟道晶体管的形成区域除去包覆绝缘膜的工序、或为了不在P沟 道晶体管的形成区域形成包覆绝缘膜而需形成掩膜的工序等。发明内容本发明的目的在于解决上述以往的问题，能够实现使来自包覆绝缘 膜的应力充分传递到沟道区域、且在包括不同导电型晶体管的半导体装置 中不需要进行包覆绝缘膜的去除工序等的半导体装置。(解决课题的方法)为了实现上述目的，本发明将半导体装置设定成在第一金属绝缘体半 导体晶体管的栅电极彼此之间存留有凹部、且在第二金属绝缘体半导体晶 体管的栅电极彼此之间的凹部中埋入包覆绝缘膜的这一构成。具体来说，本发明所涉及的半导体装置包括形成在半导体村底上的第 一金属绝缘体半导体晶体管和第二金属绝缘体半导体晶体管、以及覆盖第 一金属绝缘体半导体晶体管及第二金属绝缘体半导体晶体管并且在第一栅 电极的栅极长度方向上对第一金属绝缘体半导体晶体管的沟道区域施加应 力的包覆绝缘膜，其特征在于第一金属绝缘体半导体晶体管具有形成在 半导体村底的第一区域上的第一栅极绝缘膜、形成在第一栅极绝缘膜上的 第一栅电极、从第一栅电极的侧面上一直形成到半导体衬底上且剖面为L 字形的第一 L型侧壁、以及形成在第 一 区域中的被第 一栅电极及第一 L型 侧壁覆盖的部分的两侧的第一源漏极区域；第二金属绝缘体半导体晶体管 具有形成在半导体村底的第二区域上的第二栅极绝缘膜、形成在第二栅极 绝缘膜上的第二栅电极、从第二栅电极的侧面上一直形成到半导体村底上 且剖面为L字形的第二L型侧壁、形成在第二L型侧壁上的外侧侧壁、以 及形成在第二区域中的被第二栅电极、第二L型侧壁及外侧侧壁覆盖的部分的两侧的第二源漏极区域；在第一L型侧壁上没有形成外侧侧壁，包覆 绝缘膜的形成在第二源漏极区域上的部分的膜厚最小值大于形成在第一源 漏极区域上的部分的膜厚最小值。
根据本发明的半导体装置，由于在第一 L型侧壁上没有形成外侧侧壁， 所以第一金属绝缘体半导体晶体管的沟道区域与包覆绝缘膜之间靠近。因 此，能够高效地对第一金属绝缘体半导体晶体管的沟道区域施加应力。所 以，在第一金属绝缘体半导体晶体管及第二金属绝缘体半导体晶体管被同 一包覆绝缘膜覆盖的状态下，与第二金属绝缘体半导体晶体管相比能够对 第 一 金属绝缘体半导体晶体管更加高效地施加应力。其结果是在混有不同 导电型金属绝缘体半导体晶体管的半导体装置中，在使一种导电型晶体管 的驱动力提高时，能够防止另一种导电型晶体管驱动力的下降。
在本发明的半导体装置中，最好是包覆绝缘膜中的在第一源漏极区域 上的膜厚最小的部分的上表面低于第一栅电极的上表面，包覆绝缘膜中的 在第二源漏极区域上的膜厚最小的部分的上表面高于第二栅电极的上表 面。通过设定为这样的构成，使得包覆绝缘膜的形成在第二源漏极区域上 的部分的膜厚比第二栅电极大。因此，能够降低施加在第二源漏极区域上 的栅极长度方向的应力。另一方面，施加在第一源漏极区域上的栅极长度 方向的应力并没有减小。
在本发明的半导体装置中，最好是还包括隔着第二源漏极区域设置在 与第二栅电极相反侧的区域的第二凸部、及形成在第二凸部的侧面上的第 二 L型侧壁和外侧侧壁；包覆绝缘膜形成为在第二区域覆盖外侧侧壁之上 并且掩埋在第二栅电极和第二凸部之间产生的凹部。通过设定为这样的构 成，能够确实加大包覆绝缘膜的形成在第二源漏极区域上的部分的膜厚， 并能够大幅度降低施加在第二源漏极区域上的应力。
此时，第二栅电极与第二凸部之间的间隔最好在第二L型侧壁的膜厚、 外侧侧壁的膜厚与包覆绝缘膜的膜厚之和的两倍以下。通过设定为这样的 构成，能够确实地利用包覆绝缘膜来掩埋在第二栅电极和第二凸部之间产 生的凹吾戸。
在本发明的半导体装置中，最好是形成有多个第二金属绝缘体半导体 晶体管，第二凸部是与一个第二金属绝缘体半导体晶体管邻接形成的另一个第二金属绝缘体半导体晶体管的第二栅电极。还有，第二凸部可以是布
线、假(dummy)布线及假(dummy)电极中的至少 一 种。
在本发明的半导体装置中，最好是还包括隔着第一源漏极区域设置在 与第一栅电极相反侧的区域的第一凸部、及形成在第一凸部的侧面上的第 一 L型侧壁；包覆绝缘膜在第一 区域中是与第一 L型侧壁相接触地设置而 成的，并且是沿着在第 一栅电极和第 一 凸部之间产生的凹部以使该凹部存 留下来的方式形成的。
此时，第 一 栅电极与第 一 凸部之间的间隔最好大于第一 L型侧壁的膜 厚与包覆绝缘膜的膜厚之和的两倍。通过设定为这样的构成，由于在第一 栅电极和第 一 凸部之间产生的凹部没有被包覆绝缘膜掩埋，因此能够确实 地对第 一 源漏极区域施加应力。
在本发明的半导体装置中，最好是各个第一金属绝缘体半导体晶体管 是N型金属绝缘体半导体晶体管，各个第二金属绝缘体半导体晶体管是P 型金属绝缘体半导体晶体管，包覆绝缘膜是在第一栅电极的栅极长度方向 上施加拉伸应力的膜。
在本发明的半导体装置中，最好是半导体村底由硅构成，各个第一栅
过设定为这样的构成，从而能够进一步提高N型晶体管的驱动力，并且能 够进一步减小对P型晶体管造成的影响。
在本发明的半导体装置中，最好是各个第一金属绝缘体半导体晶体管 具有形成在第一栅电极和第一L型侧壁之间的剖面为板状的第一I型侧壁， 各个第二金属绝缘体半导体晶体管具有形成在第二栅电极和第二L型侧壁 之间的剖面为板状的第二I型侧壁。通过设定为这样的构成，因为能够对 第一栅电极和第二栅电极的下侧端部(edge part)进行保护，所以可以抑制 第一金属绝缘体半导体晶体管及第二金属绝缘体半导体晶体管的漏电流。
在本发明的半导体装置中，最好是各个第一金属绝缘体半导体晶体管 具有第一延伸扩散层，该第一延伸扩散层形成在第一区域中的位于第一 L 型侧壁下侧的部分；各个第二金属绝缘体半导体晶体管具有第二延伸扩散 层，该第二延伸扩散层形成在第二区域中的位于第二L型侧壁下侧的部分。
在本发明的半导体装置中，最好还包括形成在包覆绝缘膜上的层间绝缘膜和接触柱塞(contact plug),该接触柱塞贯通层间绝缘膜并与第 一源漏 极区域及第二源漏极区域电连接。
在本发明的半导体装置中，第一金属绝缘体半导体晶体管及第二金属 绝缘体半导体晶体管最好是构成静态随机存取存储器的晶体管。
本发明所涉及的半导体装置的制造方法是以包括形成在半导体衬底的 第一区域的第一金属绝缘体半导体晶体管及形成在第二区域的第二金属绝
缘体半导体晶体管的半导体装置的制造方法作为发明的对象，其特征在于 包括工序(a)、工序(b)、工序(c)、工序(d)、工序(e)及工序(f)，该工序(a)在 第一区域上形成第一栅极绝缘膜及第一栅电极，且在第二区域上形成第二 栅极绝缘膜及第二栅电极，该工序(b)在第一栅电极的侧面上从第一栅电极 侧开始依次形成第 一侧壁及第二侧壁，且在第二栅电极的侧面上从第二栅 电极侧开始依次形成第三侧壁及第四侧壁，该工序(c)在第 一 区域中的被第 一柵电极、第一侧壁及第二侧壁覆盖的部分的两侧形成第一源漏极区域， 该工序(d)在第二区域中的被第二栅电极、第三侧壁及第四侧壁覆盖的部分 的两侧形成第二源漏极区域，该工序(e)是在工序(c)及工序(d)之后，对第二 侧壁进行去除，该工序(f)是在工序(e)之后，以覆盖第一栅电极、第一侧壁、 第一源漏极区域、和第二栅电极、第三侧壁、第四侧壁、第二源漏极区域 的方式，在半导体村底上形成在第一栅电极的栅极长度方向上对第一金属 绝缘体半导体晶体管的沟道区域施加应力的包覆绝缘膜；在工序(f)中，包 覆绝缘膜的形成在第二源漏极区域上的部分的最小膜厚大于形成在第一源 漏极区域上的部分的最小膜厚。
根据本发明所涉及的半导体装置的制造方法，由于包覆绝缘膜的形成 在第二源漏极区域上的部分的最小膜厚大于形成在第一源漏极区域上的部 分的最小膜厚，所以由包覆绝缘膜产生的应力基本上没有施加到第二金属 绝缘体半导体晶体管的沟道区域。还有，能够对第一金属绝缘体半导体晶 体管的沟道区域高效地施加应力。因此，能够实现使来自包覆绝缘膜的应 力充分传递到沟道区域、且在包括不同导电型晶体管的半导体装置中不需 要进行包覆绝缘膜的去除工序等的半导体装置。
在本发明的半导体装置的制造方法中，最好是工序(a)包含隔着第二源 漏极区域在与第二栅电极相反侧的区域形成第二凸部的工序，工序(b)包含在第二凸部的侧面上从第二凸部侧开始依次形成第三侧壁及第四侧壁的工 序，在工序(f)中，以在第二区域覆盖第四侧壁之上并且掩埋在第二栅电极 和第二凸部之间产生的凹部的方式，形成包覆绝缘膜。通过设定为这样的 构成，能够确实加大包覆绝缘膜的形成在第二源漏极区域上侧的部分的膜 厚。
此时，最好是在工序(a)中形成有多个第二栅极绝缘膜及第二栅电极， 且第二凸部是与一个第二栅电极邻接形成的另一个第二栅电极。
在本发明的半导体装置的制造方法中，最好是工序(a)包含隔着第一源 漏极区域在与第一栅电极相反侧的区域形成第一凸部的工序，工序(b)包含 在第一凸部的侧面上从第一凸部侧开始依次形成第一侧壁及第二侧壁的工 序，工序(e)包含对形成在第 一栅电极及第 一 凸部的各个侧面上的第二侧壁 进行去除的工序，在工序(f)中，以在第一区域与第一侧壁相接触并且沿着 在第 一栅电极和第一 凸部之间产生的凹部且使该凹部存留下来的方式，来 形成包覆绝缘膜。
此时，最好是在工序(a)中形成有多个第一栅极绝缘膜及第一栅电极， 且第一凸部是与一个第一栅电极邻接形成的另一个第一栅电极。
在本发明的半导体装置的制造方法中，最好为第一侧壁是剖面为L字 形的第一L型侧壁，第二侧壁是形成在第一L型侧壁上的外侧侧壁，第三 侧壁是剖面为L字形的第二L型侧壁，第四侧壁是形成在第二L型侧壁上 的外侧侧壁。
在本发明的半导体装置的制造方法中，最好是在工序(e)中，通过以第 二侧壁的蚀刻速度快于第 一侧壁的条件进行蚀刻，从而来去除第二侧壁。 通过设定为这样的构成，从而能够确实地对第二侧壁进行去除。
在本发明的半导体装置的制造方法中，最好是还包括工序(g)，该工序
(g) 在工序(a)之后且在工序(b)之前，是在第一栅电极的侧面上形成剖面为I 字形的第一I型侧壁，并且在第二栅电极的侧面上形成剖面为I字形的第 二 I型侧壁。
本发明的半导体装置的制造方法最好还包括工序(h)和工序(i)，该工序
(h) 是在工序(f)之后在包覆绝缘膜上形成层间绝缘膜，在该工序(i)中形成贯 通层间绝缘膜且与第一源漏极区域及第二源漏极区域电连接的接触柱塞。在本发明的半导体装置的制造方法中，最好是还包括工序(j)，该工序
(i)是在工序(c)及工序(d)之后且在工序(f)之前，在笫一栅电极的上部及第一
源漏极区域的上部、和第二栅电极的上部及第二源漏极区域的上部形成硅 化物层。
(发明的效果)
根据本发明所涉及的半导体装置，能够实现使来自包覆绝缘膜的应力 充分传递到沟道区域、且在包括不同导电型晶体管的半导体装置中不需要 进行包覆绝缘膜的去除工序等的半导体装置。


图l(a)及图l(b)表示的是本发明的第一实施例所涉及的半导体装置， 图l(a)是平面图，图l(b)是图l(a)的Ib-Ib线的剖面图。
图2(a) 图2(c)是按照工序顺序所表示的本发明第一实施例所涉及的 半导体装置的制造工序的剖面图。
图3(a) 图3(c)是按照工序顺序所表示的本发明第一实施例所涉及的 半导体装置的制造工序的剖面图。
图4是表示本发明第一实施例所涉及的半导体装置中的应力、与使驱 动力提高的效果之间相互关系的附图。
图5是表示本发明第二实施例所涉及的半导体装置的剖面图。
图6是表示以往示例所涉及的半导体装置的剖面图。
(符号说明)
11半导体衬底
11A第一区域
11B第二区域
12A第 一 金属绝缘体半导体晶体管
12B第二金属绝缘体半导体晶体管
13元件隔离区域
14 A第一活性区域
14B第二活性区域
15A第一栅极绝缘膜15B第二栅极绝缘膜
16A第一栅电极
16B第二栅电极
17A第一L型侧壁
17B第二L型侧壁
17a第一绝缘膜
18外侧侧壁
18a第二绝缘膜
19I型侧壁
22A第一源漏极区域
22B第二源漏极区域
23A第一延伸扩散层
23B第二延伸扩散层
24硅化物层
25包覆绝缘膜
26层间绝缘膜
27接触柱塞
具体实施方式
(第一实施例)
参照附图对本发明的第一实施例进行说明。图l(a)及图l(b)表示的是 第一实施例所涉及的半导体装置，图l(a)表示的是平面结构，图l(b)表示 的是图l(a)的Ib-Ib线的剖面结构。如图l所示，在由硅(Si)构成的半导体 衬底11的第一区域IIA形成有作为N沟道(N型)晶体管的第一金属绝缘 体半导体(MIS)晶体管12A，在第二区域11B形成有作为P沟道(P型)晶体 管的第二金属绝缘体半导体晶体管12B。
第一金属绝缘体半导体晶体管12A形成在第一区域11A中的被元件隔 离区域13隔离开的第一活性区域14A上。在第一活性区域14A上隔着第 一栅极绝缘膜15A形成了第一栅电极16A。从第一栅电极16A的侧面上一 直到半导体村底11的上表面形成了剖面为L字形的第一L型侧壁17A。在第一活性区域14A中的被第一栅电极16A及第一L型侧壁17A覆 盖的部分的两侧区域形成了 N型第一源漏极区域22A。在第一活性区域14 A中的第一L型侧壁17A下侧的区域形成了 N型第一延伸扩散层23A。再 者，在第一活性区域14A中的第一延伸扩散层23A下侧的区域形成了 P 型袋区&戈(pocket region)(无图示)。第二金属绝缘体半导体晶体管12B形成在第二区域11B中的被元件隔 离区域13隔离开的第二活性区域14B上。在第二活性区域14B上隔着第 二栅极绝缘膜15B形成了第二栅电极16B。从第二栅电极16B的侧面上一 直到半导体衬底11的上表面形成了剖面为L字形的第二 L型侧壁17B。 在第二 L型侧壁17B上形成有外侧侧壁18。在第二活性区域14B中的被第二栅电极16B、第二L型侧壁17B及外 侧侧壁18覆盖的部分的两侧区域形成了 P型第二源漏极区域22B。在第二 活性区域14B中的第二L型侧壁17B下侧的区域形成了 P型第二延伸扩散 层23B。再者，在第二活性区域14B中的第二延伸扩散层23B下侧的区域 形成了 N型袋区域(无图示)。在第一栅电极16A的上部及第二柵电极16B的上部、和第一源漏极区 域22A的上部及第二源漏极区域22B的上部分别形成有硅化物层24。以覆盖第一金属绝缘体半导体晶体管12A及第二金属绝缘体半导体晶 体管12B的方式，在半导体衬底11上整面地形成了包覆绝缘膜25。在本 实施例中，包覆绝缘膜25是具有拉伸应力的膜。再者，所谓拉伸应力指的 是在栅极长度方向上对有电子移动的沟道区域进行拉伸的应力。第一栅电极16A及第二栅电极16B不仅分別形成在第一活性区域14A 及第二活性区域14B上，而且还延伸形成在元件隔离区域13上。由此， 在第一区域11A上彼此保持一定间隔w地形成了多个第一栅电极16A，在 第二区域11B上彼此保持一定间隔w地形成了多个第二栅电极16B。本实施例的半导体装置形成为在将第一L型侧壁17A及第二L型侧壁 17B的厚度设定成tl、将外侧侧壁18的厚度设定成t2、将包覆绝缘膜25 的厚度设定成t3时，2X(tl+t3)〈w《2X(tl+t2+t3)的关系成立。列举一个示 例来进行说明，当电极彼此之间的间隔w为150nm时，将第一 L型侧壁 17A及第二 L型侧壁17B的厚度tl设定为10nm、将外侧侧壁18的厚度设定为45nm、将包覆绝缘膜25的厚度设定为30nm。这样一来，在第一 区域11A中第一栅电极16A彼此之间存留有凹部，在第二区域11B中第 二栅电极16B彼此之间的凹部被包覆绝缘膜25掩埋。因此，包覆绝缘膜 25的形成在第二源漏极区域22B上的部分的膜厚最小值比形成在第一源 漏极区域22A上的部分的膜厚最小值大。由此，包覆绝缘膜25中的在第 一源漏极区域22A上的膜厚最小的部分的上表面低于第一栅电极16A的上 表面，在第二源漏极区域22B上的膜厚最小的部分的上表面高于第二栅电 极16B的上表面。通过设定成上述结构，从而本实施例的半导体装置能够获得以下效果。 首先，在第一金属绝缘体半导体晶体管12A中，由于在第一L型侧壁17A 上没有形成外侧侧壁，所以包覆绝缘膜25与第一 L型侧壁17A接触。由 此，因为在第一栅电极16A的下侧产生的沟道区域和包覆绝缘膜之间的距 离近，所以在栅极长度方向上能够高效地对第一金属绝缘体半导体晶体管 12A的沟道区域施加拉伸应力。另一方面，在第二金属绝缘体半导体晶体管12B中，包覆绝缘膜25 和第二 L型侧壁17B之间形成有外侧侧壁18。因此，由于第二金属绝缘 体半导体晶体管12B的沟道区域与包覆绝缘膜25之间的距离远，所以对 第二金属绝缘体半导体晶体管12B的沟道区域所施加的栅极长度方向上的 拉伸应力变小。再者，在第二区域11B中，包覆绝缘膜25被埋入到第二柵电极16B 彼此(第二活性区域14B上的第二栅电极16B和元件隔离区域13上的栅电 极16B)之间产生的凹部中。由此，包覆绝缘膜25不能对第二金属绝缘体 半导体晶体管12B的沟道区域进行拉伸，在柵极长度方向上基本上没有对 第二金属绝缘体半导体晶体管12B的沟道区域施加应力。其结果是对N型第一金属绝缘体半导体晶体管12A施加拉伸应力，因 而驱动力提高，而没有对P型第二金属绝缘体半导体晶体管12B施加拉伸 应力，因而能够抑制第二金属绝缘体半导体晶体管12B驱动力的降低。下面，参照附图对第 一 实施例所涉及的半导体装置的制造方法进行说 明。图2及图3按照工序顺序表示了本实施例所涉及的半导体装置的制造 工序。首先，如图2(a)所示，在由硅构成的半导体衬底11中形成了浅沟槽隔离(STI)等的元件隔离区域13，在第一区域11A中形成了第一活性区域 14A，在第二区域11B中形成了第二活性区域14B。然后，在半导体衬底11上堆积了作为栅极绝缘膜的氧化硅膜及作为栅 电极的多晶硅膜后，进行选择性蚀刻，从而在第一活性区域14A上形成了 第一栅极绝缘膜15A及第一栅电极16A，并且在第二活性区域14B上形成 了第二栅极绝缘膜15B及第二栅电极16B。此时，在第一栅电极16A彼此 之间及第二栅电极16B彼此之间形成了 一定宽度的凹部。其后，以第一栅电极16A作为掩模向第一活性区域14A注入N型杂 质，且注入量(dose)为Ixl015/cm2 3xl015/cm2。由此，在第一活性区域14A 中的第一栅电极16A两侧的区域形成了深度在100nm以下的第一延伸扩散 层23A。此时，也可以向第一活性区域14A中的第一延伸扩散层23A下侧 的区域注入P型杂质来形成袋区域。然后，以第二栅电极16B作为掩模向 第二活性区域14B注入P型杂质，且注入量为Ixl015/cm2 3xl015/cm2。 由此，在第二活性区域14B中的第二栅电极16B两侧的区域形成了深度在 100nm以下的第二延伸扩散层23B。此时，也可以向第二活性区域14B中 的第二延伸扩散层23B下侧的区域注入N型杂质来形成袋区域。其次，如图2(b)所示，以覆盖第一栅电极16A及第二栅电极16B的方 式在半导体村底11上形成了厚度为10nm的由氧化硅(Si02)构成的第一绝 缘膜17a。然后，在第一绝缘膜17a上形成了厚度为30nm 50nm的由氮 化硅(SiN)构成的第二绝缘膜18a。然后，如图2(c)所示，对第一绝缘膜17a及第二绝缘膜18a进行各向 异性蚀刻。由此，形成了覆盖第一栅电极16A的侧壁上及半导体衬底11 的位于第一栅电极16A周围的区域的L字形第一 L型侧壁17A、覆盖第二 栅电极16B的侧壁上及半导体衬底11的位于第二栅电极16B周围的区域 的L字形第二L型侧壁17B、以及覆盖第一L型侧壁17A及第二L型侧 壁17B之上的外侧侧壁18。然后，以第一栅电极16A、第一 L型侧壁17A及外侧侧壁18作为掩 模向第一活性区域14A注入N型杂质，且注入量为4xl015/cm2 5xl015/ cm2，从而形成了第一源漏极区域22A。还有，以第二栅电极16B、第二L 型侧壁17B及外侧侧壁18作为掩模向第二活性区域14B注入P型杂质，且注入量为Ixl015/cm2 3xl015/cm2，从而形成了第二源漏极区域22B。其 后，在1000。C 1100。C的温度下对半导体村底11热处理来进行杂质的活 性化。然后，通过使第一栅电极16A及第二栅电极16B的上部、和第一源漏 极区域22A及第二源漏极区域22B的上部与高熔点金属反应来进行硅化， 从而形成了硅化物层24。然后，如图3(a)所示，通过仅对第 一 区域11A进行使用磷酸系溶液的 蚀刻，从而对形成在第一L型侧壁17A上的外侧侧壁18进行选择性去除。 由此，第一栅电极16A彼此之间的凹部宽度wl成为w-2xtl，第二栅电极 16B彼此之间的凹部宽度w2成为w-2(tl+t2)。另外，w是第一柵电极16A 彼此之间及第二栅电极16B彼此之间的间隔，tl是第一 L型侧壁17A及 第二L型侧壁17B的膜厚，t2是外侧侧壁18的膜厚。然后，如图3(b)所示，在半导体村底11上形成了覆盖第一栅电极16A 及第二栅电极16B的、厚度为30nm 50nm的由氮化硅构成的包覆绝缘膜 25。在形成包覆绝缘膜25时，通过调整堆积条件等而使得包覆绝缘膜25 具有拉伸应力。另外，所谓拉伸应力指的是在栅极长度方向上对产生在第 一栅电极16A之下的沟道区域进行拉伸的应力。还有，包覆绝缘膜25的膜厚设定成使产生于第一柵电极16A彼此之 间的凹部存留下来，而在第二栅电极16B彼此之间产生的凹部被掩埋。也 就是，使包覆绝缘膜25的膜厚t3满足w2/2《t3<wl/2。其次，如图3(c)所示，在包覆绝缘膜25上形成了由氧化硅构成的层间 绝缘膜26。然后，形成了贯通层间绝缘膜26及包覆绝缘膜25且使硅化物 层24露出的接触孔以后，通过在接触孔中埋入导电性材料，从而形成了与 第一源漏极区域22A及第二源漏极区域22B分别连接的接触柱塞27。再 有，根据需要，在形成了与第一栅电极16A及第二栅电极16B电连接的柱 塞(无图示)后，形成了布线层(无图示)。本实施例的半导体装置最好对第一柵电极16A及第二栅电极16B加以 配置，以使得第一栅电极16A及第二栅电极16B的柵极长度方向(电流从 源极区域流向漏极区域的方向)成为半导体衬底11的<100>轴方向。下面对 于这才羊配置的理由进行说明。图4对利用包覆绝缘膜向沟道区域所施加的应力的方向、和提高因应 力而产生的驱动力的效果大小进行了表示。在图4中箭头的方向表示应力 的方向，箭头的大小表示使驱动力提高的效果的大小。如图4所示，在N型晶体管中，栅极长度方向无论是<110>轴方向， 还是<100>轴方向，在对沟道区域施加了拉伸应力时驱动力都提高。当栅 极长度方向是<100>轴方向时使驱动力提高的效果显著。因此，在N型晶 体管中，通过将栅极长度方向设定为<100>轴方向，从而能够更加增大包 覆绝缘膜所产生的使驱动力提高的效果。另一方面，在P型晶体管中，栅极长度方向无论是<110〉轴方向，还 是<100>轴方向，在对沟道区域施加了压缩应力时驱动力都提高。因此， 当施加了反方向的拉伸应力时，则导致驱动力下降。但是，当栅极长度方 向是<100>轴方向时基本上没有出现因应力而产生的驱动力的变化。所以， 即使在把栅极长度方向设定为<100>轴方向而使得包覆绝缘膜具有拉伸应 力时，P型晶体管的驱动力也基本上没有降低。再者，本实施例的半导体装置形成为在第二栅电极16B彼此之间， 包覆绝缘膜25对凹部进行了掩埋。由此，来自包覆绝缘膜25的应力基本 上没有施加到第二金属绝缘体半导体晶体管12B上。因而，没有必要一定 要将第二栅电极16B的栅极长度方向设定成<100>轴方向。还有，为了将栅极长度方向设定成<100〉轴方向而在对第一栅电极16A 及第二栅电极16B进行图案化时，只要与通常的栅极长度方向为<110>轴 方向时相比将晶片旋转45度后再进行图案化即可。再者，本实施例对第一金属绝缘体半导体晶体管12A为N型、第二金 属绝缘体半导体晶体管12B为P型、包覆绝缘膜25具有拉伸应力的情况 进行了说明。然而，即使在第一金属绝缘体半导体晶体管12A为P型、第 二金属绝缘体半导体晶体管12B为N型、包覆绝缘膜25具有压缩应力的 情况下，也能够获得相同的效果。此时，在P型金属绝缘体半导体晶体管 中，由于在栅极长度方向上对沟道区域施加压缩应力而使得驱动力提高， 在N型金属绝缘体半导体晶体管中，因为基本上没有在栅极长度方向上对 沟道区域施加压缩应力，所以驱动力没有降低。再者，所谓本实施例的压(第二实施例)下面，参照附图对本发明的第二实施例进行说明。图5表示的是第二 实施例所涉及的半导体装置的剖面结构。在图5中，由于对和图l(b)相同 的构成要素标注了同一符号，所以省略了关于它们的说明。如图5所示，第一金属绝缘体半导体晶体管12A及第二金属绝缘体半 导体晶体管12B分别具有在第一栅电极16A和第一L型侧壁之间、及第二 栅电极16B和第二L型侧壁之间形成的I型侧壁19。I型侧壁19由例如厚 度为5nm 10nm的二氧化硅(Si02)构成。通过形成这样的I型侧壁19,从而能够对第一柵电极16A及第二栅电 极16B的下侧端部(edge part)进行保护。由此，在第一栅电极16A、第二 栅电极16B的下侧端部能够抑制漏电流的产生。在第 一 实施例及第二实施例中，具有拉伸应力的包覆绝缘膜25或者具有压缩应力的包覆绝缘膜25可以用已经公开的方法来进行制作。例如，利 用等离子体化学气相沉积(P-CVD)法形成了含有氢的氮化硅膜后，通过使 用紫外线照射等从膜中去除氢，从而能获得具有拉伸应力的氮化硅膜。还有，在第一实施例及第二实施例中，对于在元件隔离区域13上配置 了相邻接的其他第一金属绝缘体半导体晶体管的第一柵电极16A、及相邻 接的其他第二金属绝缘体半导体晶体管的第二栅电极16B的结构进行了说 明。然而，形成在元件隔离区域13上的没有必要一定是第一柵电极16A 及第二栅电极16B，只要是具有突出形成为凸状的凸部即可。凸部可以用 例如布线、假布线或者假电极来形成。还有，也可以将这些組合起来。此 时，由于形成了包覆绝缘膜25，从而使得在第一活性区域14A上的第一栅 电极16A和元件隔离区域13上的凸部之间存留有凹部，且对第二活性区 域14B上的第二栅电极16B和元件隔离区域13上的凸部之间的凹部进行 了掩埋。还有，虽然对第 一栅电极彼此间的间隔和第二柵电极彼此间的间隔亙 为相等的示例进行了说明，不过只要是能够使凹部存留在第一栅电极彼此 之间，且能够对第二栅电极彼此之间的凹部进行掩埋的话，则第一栅电极 彼此间的间隔和第二栅电极彼此间的间隔也可以不同。在第一实施例及第二实施例中，在由多晶硅构成的柵电极上形成了由高熔点金属和硅的反应生成物构成的硅化物层。不过，也可以使用对整个栅电极进行了硅化的、所谓全硅化栅电极(fully silicided gate electrode)。还 有，也可以利用金属膜来形成栅电极。在第一实施例及第二实施例中，虽然对于还在元件隔离区域13上形成 栅极绝缘膜的示例进行了说明，不过在利用热氧化法等形成栅极绝缘膜时， 在元件隔离区域13上没有形成栅极绝缘膜。即使是这一构成也不存在任何 问题。还有，栅极绝缘膜并没有被限定为氧化硅膜，也可以使用氮氧化硅 膜、Hf02、 HfSi02、 HfSiON或HfA10x等的高介电常数绝缘膜。第一实施例及第二实施例的半导体装置只要是包括N型晶体管和P型 晶体管的半导体装置即可，可以是任意形式的半导体装置。例如可以是静 态随机存取存储器(SRAM)等。(产业上的利用可能性)本发明所涉及的半导体装置能够实现使来自包覆绝缘膜的应力充分传 递到沟道区域、且在包括不同导电型晶体管的半导体装置中不需要进行包 覆绝缘膜的去除工序等的半导体装置。
权利要求
1.一种半导体装置，包括形成在半导体衬底上的第一金属绝缘体半导体晶体管和第二金属绝缘体半导体晶体管、以及覆盖上述第一金属绝缘体半导体晶体管及第二金属绝缘体半导体晶体管并且在上述第一栅电极的栅极长度方向上对上述第一金属绝缘体半导体晶体管的沟道区域施加应力的包覆绝缘膜，其特征在于上述第一金属绝缘体半导体晶体管具有第一栅极绝缘膜，形成在上述半导体衬底的第一区域上，第一栅电极，形成在上述第一栅极绝缘膜上，第一L型侧壁，从上述第一栅电极的侧面上一直形成到上述半导体衬底上，且剖面形成为L字形，以及第一源漏极区域，形成在上述第一区域中的被上述第一栅电极及第一L型侧壁覆盖的部分的两侧；上述第二金属绝缘体半导体晶体管具有第二栅极绝缘膜，形成在上述半导体衬底的第二区域上，第二栅电极，形成在上述第二栅极绝缘膜上，第二L型侧壁，从上述第二栅电极的侧面上一直形成到上述半导体衬底上，且剖面形成为L字形，外侧侧壁，形成在上述第二L型侧壁上，以及第二源漏极区域，形成在上述第二区域中的被上述第二栅电极、第二L型侧壁及外侧侧壁覆盖的部分的两侧；在上述第一L型侧壁上没有形成上述外侧侧壁，上述包覆绝缘膜的形成在上述第二源漏极区域上的部分的膜厚最小值大于形成在上述第一源漏极区域上的部分的膜厚最小值。
2. 根据权利要求1所迷的半导体装置，其特征在于 上述包覆绝缘膜中的在上述第一源漏极区域上的膜厚最小的部分的上表面低于上述第一柵电极的上表面，上述包覆绝缘膜中的在上述第二源漏极区域上的膜厚最小的部分的上表面高于上述第二栅电极的上表面。
3. 根据权利要求1所述的半导体装置，其特征在于 该半导体装置还包括第二凸部，隔着上述第二源漏极区域被设置在与上述第二栅电极相反侧的区域，以及上述第二L型侧壁及外侧侧壁，形成在上述第二凸部的侧面上； 上述包覆绝缘膜形成为在上述第二区域覆盖上述外侧侧壁之上并且掩埋在上述第二栅电极和上述第二凸部之间产生的凹部。
4. 根据权利要求3所述的半导体装置，其特征在于 上述第二栅电极与上述第二凸部之间的间隔在上述第二L型侧壁的膜厚、上述外侧侧壁的膜厚与上述包覆绝缘膜的膜厚之和的两倍以下。
5. 根据权利要求3所述的半导体装置，其特征在于 形成有多个上述第二金属绝缘体半导体晶体管，上述第二凸部是与一个上述第二金属绝缘体半导体晶体管邻接形成 的另一个上述第二金属绝缘体半导体晶体管的上述第二栅电极。
6. 根据权利要求3所述的半导体装置，其特征在于 上述第二凸部是布线、假布线及假电极中的至少一种。
7. 根据权利要求3所述的半导体装置，其特征在于 该半导体装置还包括第一凸部，隔着上述第一源漏极区域被设置在与上述第一栅电极相反侧的区i戈，以及上述第一L型侧壁，形成在上述第一凸部的侧面上； 上述包覆绝缘膜在上述第一区域中是与上述第一L型侧壁相接触地设置而成的，并且是沿着在上述第一栅电极和上述第一凸部之间产生的凹部以使该凹部存留下来的方式形成的。
8. 根据权利要求7所述的半导体装置，其特征在于 上述第一栅电极与上述第一凸部之间的间隔大于上述第一L型侧壁的膜厚与上述包覆绝缘膜的膜厚之和的两倍。
9. 根据权利要求7所述的半导体装置，其特征在于 形成有多个上述第一金属绝缘体半导体晶体管，上述第一凸部是与一个上述第一金属绝缘体半导体晶体管邻接形成 的另一个上述第一金属绝缘体半导体晶体管的上述第一栅电极。
10. 根据权利要求7所述的半导体装置，其特征在于 上述第一凸部是布线、假布线及假电极中的至少一种。
11. 根据权利要求7所述的半导体装置，其特征在于 上述第一栅电极和上述第一凸部之间的间隔、与上述第二栅电极和上述第二凸部之间的间隔互为相等，上述第一 L型侧壁的膜厚与上述第二 L型侧壁的膜厚互为相等。
12. 根据权利要求1所述的半导体装置，其特征在于 上述各个第一金属绝缘体半导体晶体管是N型金属绝缘体半导体晶体管，上述各个第二金属绝缘体半导体晶体管是P型金属绝缘体半导体晶体管，上述包覆绝缘膜是在上述第一柵电极的栅极长度方向上施加拉伸应 力的膜。
13. 根据权利要求1所述的半导体装置，其特征在于 上述半导体村底由硅构成，上述各个第一栅电极及各个第二栅电极的柵极长度方向是上述半导 体村底的< 100>轴方向。
14. 根据权利要求1所述的半导体装置，其特征在于 上述各个第一金属绝缘体半导体晶体管具有第一 I型侧壁，该第一 I型侧壁的剖面为板状且形成在上述第一栅电极和上述第一 L型侧壁之间，上述各个第二金属绝缘体半导体晶体管具有第二 I型侧壁，该第二 I 型侧壁的剖面为板状且形成在上述第二栅电极和上述第二L型侧壁之间。
15. 根据权利要求1所述的半导体装置，其特征在于 上述各个第一金属绝缘体半导体晶体管具有第一延伸扩散层，该第一延伸扩散层形成在上述第一区域中的位于上述第一 L型侧壁下侧的部分，上述各个第二金属绝缘体半导体晶体管具有第二延伸扩散层，该第二 延伸扩散层形成在上述第二区域中的位于上述第二L型侧壁下侧的部分。
16. 根据权利要求1所述的半导体装置，其特征在于该半导体装置还包括层间绝缘膜，形成在上述包覆绝缘膜上，以及接触柱塞，贯通上述层间绝缘膜，并与上述第一源漏极区域及第二源 漏极区域电连接。
17. 根据权利要求1所述的半导体装置，其特征在于 上述第一金属绝缘体半导体晶体管及上述第二金属绝缘体半导体晶体管是构成静态随机存取存储器的晶体管。
18. —种半导体装置的制造方法，该半导体装置包括形成在半导体衬 底的第一区域的第一金属绝缘体半导体晶体管及形成在第二区域的第二金 属绝缘体半导体晶体管，其特征在于包括工序a，在上述第一区域上形成第一栅极绝缘膜及第一栅电极，并且 在上述第二区域上形成第二栅极绝缘膜及第二栅电极，工序b，在上述第一栅电极的侧面上从上述第一栅电极侧开始依次形 成第一侧壁及第二侧壁，并且在上述第二栅电极的侧面上从上述第二栅电 极侧开始依次形成第三侧壁及第四侧壁，工序c，在上述第一区域中的被上述第一栅电极、第一侧壁及第二侧 壁覆盖的部分的两侧形成第一源漏极区域，工序d，在上述第二区域中的被上述第二栅电极、第三侧壁及第四侧 壁覆盖的部分的两侧形成第二源漏极区域，工序e，在上述工序c及工序d之后，去除上述第二侧壁，以及工序f，在上述工序e之后，以覆盖上述第一柵电极、第一侧壁、第 一源漏极区域、和上述第二栅电极、第三侧壁、第四侧壁、第二源漏极区 域的方式，在上述半导体衬底上形成在上述第一栅电极的栅极长度方向上 对上述第 一金属绝缘体半导体晶体管的沟道区域施加应力的包覆绝缘膜；在上述工序f中，上述包覆绝缘膜的形成在上述第二源漏极区域上的 部分的最小膜厚大于形成在上述第一源漏极区域上的部分的最小膜厚。
19. 根据权利要求18所述的半导体装置的制造方法，其特征在于 上述工序a包含隔着上述第二源漏极区域在与上迷第二栅电极相反侧的区域形成第二凸部的工序，上述工序b包含在上述第二凸部的侧面上从上述第二凸部侧开始依次 形成上述第三側壁及第四側壁的工序，在上述工序f中，以在上述第二区域覆盖上述第四侧壁之上并且掩埋 在上述第二栅电极和上述第二凸部之间产生的凹部的方式，形成上述包覆绝缘膜。
20. 根据权利要求19所述的半导体装置的制造方法，其特征在于 在上述工序a中，形成有多个上述第二栅极绝缘膜及第二栅电极， 上述第二凸部是与一个上述第二栅电极邻接形成的另一个上述第二栅电极。
21. 根据权利要求18所述的半导体装置的制造方法，其特征在于 上述工序a包含隔着上述第一源漏极区域在与上述第一栅电极相反侧的区域形成第一凸部的工序，上述工序b包含在上述第一凸部的侧面上从上述第一凸部侧开始依次 形成上述第一侧壁及第二侧壁的工序，上述工序e包含对形成在上述第一栅电极及第一凸部的各个侧面上的 上述第二侧壁进行去除的工序，在上述工序f中，以在上述第一区域与上述第一侧壁相接触并且沿着 在上述第一栅电极和上述第一凸部之间产生的凹部且使该凹部存留下来的 方式，来形成上述包覆绝缘膜。
22. 根据权利要求21所述的半导体装置的制造方法，其特征在于 在上述工序a中，形成有多个上述第一栅极绝缘膜及第一栅电极， 上述第一凸部是与一个上述第一栅电极邻接形成的另一个上述第一栅电极。
23. 根据权利要求18所述的半导体装置的制造方法，其特征在于 上述第一侧壁是剖面为L字形的第一 L型侧壁，上述第二侧壁是形成在上述第一 L型侧壁上的外侧侧壁， 上述第三侧壁是剖面为L字形的第二 L型侧壁， 上述第四侧壁是形成在上述第二L型侧壁上的外侧侧壁。
24. 根据权利要求18所述的半导体装置的制造方法，其特征在于 在上述工序e中，通过以上述第二侧壁的蚀刻速度快于上述笫一侧壁的条件进行蚀刻，从而来去除上述第二侧壁。
25. 根据权利要求18所述的半导体装置的制造方法，其特征在于 该半导体装置的制造方法还包括工序g，该工序g在上述工序a之后且在上述工序b之前，是在上述第一栅电极的侧面上形成剖面为I字形的 第一I型侧壁，并且在上述第二柵电极的侧面上形成剖面为I字形的第二I 型侧壁。
26. 根据权利要求18所述的半导体装置的制造方法，其特征在于 该半导体装置的制造方法还包括工序h和工序i，该工序h是在上述工序f之后在上述包覆绝缘膜上形成层间绝缘膜，在该工序i中形成贯通 上述层间绝缘膜且与上述第一源漏极区域及第二源漏极区域电连接的接触 柱塞。
27. 根据权利要求18所述的半导体装置的制造方法，其特征在于 该半导体装置的制造方法还包括工序j,该工序j是在上述工序c及工序d之后且在上述工序f之前，在上述第一栅电极的上部及上述第一源漏 极区域的上部、和上述第二栅电极的上部及上述第二源漏极区域的上部形 成硅化物层。
全文摘要
本发明公开了一种半导体装置及其制造方法，旨在能够实现使来自包覆绝缘膜的应力充分传递到沟道区域、且在包括不同导电型晶体管的半导体装置中不需要进行包覆绝缘膜的去除工序等的半导体装置。半导体装置包括形成在半导体衬底(11)上的多个第一MIS晶体管(12A)和多个第二MIS晶体管(12B)及在栅极长度方向上施加应力的包覆绝缘膜(25)。各个第一MIS晶体管(12A)具有剖面为L字形的第一L型侧壁，各个第二MIS晶体管(12B)具有剖面为L字形的第二L型侧壁和外侧侧壁(18)。包覆绝缘膜(25)的形成在第二源漏极区域(22B)上的部分的膜厚最小值大于形成在第一源漏极区域(22A)上的部分的膜厚最小值。
文档编号H01L27/11GK101232019SQ200710167219
公开日2008年7月30日 申请日期2007年11月1日 优先权日2007年1月24日
发明者赤松晋 申请人:松下电器产业株式会社