专利名称：一种薄膜晶体管及其制造方法
技术领域：
本发明是有关于一种平面显示器，且特别是有关于一种平面显示器的薄 膜晶体管。
背景技术：
由于铜金属具有低电阻、低热膨胀系数、高熔点，和较佳的抗电致迁移 能力等优点。因此，铜金属有高潜力可应用于薄膜晶体管中的电极结构。然而，当铜金属应用于薄膜晶体管时，极易与硅反应生成硅化物，且铜 金属在介电层中具有高扩散系数，因而容易造成薄膜晶体管电性劣化。另外， 铜电极与介电层两者间的附着性不佳，容易产生剥落的情形。为了解决上述 问题，薄膜晶体管的铜电极结构除了铜金属外，尚需另外设置一扩散阻障层。在现有技术的薄膜晶体管结构中，当薄膜晶体管的源极与漏极使用铜金 属时，为了避免源极与漏极和非晶硅层及磷掺杂硅层直接接触，产生前述生 成硅化物等问题，故必须于源极与漏极与非晶硅层及磷掺杂硅层之间，形成 一层阻障层。然而，若使用氧化合物(氧化物或氮氧化物)作为此阻障层，在后续以离子辅助化学气相沉积(Plasma Enhanced Chemical Vapor Deposition, PECVD)保护层的工艺中，由氧化合物所构成的阻障层会于PECVD工艺中被 反应性气氛还原与损伤，因而产生气泡，造成源极与漏极的铜膜剥落。据此，仍待提出一种薄膜晶体管结构，除了能将铜电极应用于薄膜晶体 管的结构外，更要避免铜电极于工艺中受损。 发明内容因此本发明的目的就是在提供一种薄膜晶体管，用以避免阻障层于后续 工艺中被损伤，并改善源极与漏极的铜膜剥落的情形。根据本发明的上述目的，提出一种薄膜晶体管的制造方法，此方法至少 包含先于基板上形成栅极。接着，形成栅极介电层，以覆盖该栅极与该基板。 的后形成图案化半导体层，以覆盖栅极上方的栅极介电层，其中图案化半导 体层具有通道区位于栅极上方，以及位于通道区两侧的源极与漏极区。再于 图案化半导体层的源极与漏极区上，形成源极与漏极。以含氮等离子体(plasma)处理源极与漏极，以于源极与漏极表面形成钝化层。最后，形成保 护层，以覆盖钝化层以及部份图案化半导体层。依照本发明一实施例，此薄膜晶体管设置于基板上，薄膜晶体管至少包 含栅极、栅极介电层、半导体层、源极与漏极、钝化层以及保护层。其中栅 极设置于基板上，栅极介电层则覆盖栅极与基板。而半导体层则位于栅极上 方的栅极介电层之上，且半导体层具有通道区位于栅极上方，以及位于通道 区两侧的源极与漏极区。源极与漏极包括阻障层与导电层，其中阻障层位于 半导体层的源极与漏极区上，而导电层则位于阻障层之上。钝化层位于源极 与漏极表面，保护层位于钝化层及半导体层的通道区之上。依照本发明一实施例，则提出一种半导体数组基板的单元结构，每一单 元结构具有至少一切换元件区及至少一电容区位于一基板之上，此单元结构 包含栅极、第一电极、栅极介电层、半导体层、源极与漏极、钝化层、第二 电极、保护层与像素电极。其中栅极设置于切换元件区，而第一电极则设置 于电容区。栅极介电层则覆盖栅极、第一电极与基板。另外，半导体层则位 于栅极上方的栅极介电层上，且半导体层具有通道区位于栅极上方以及位于 通道区两侧的源极与漏极区。源极与漏极分别位于半导体层的源极与漏极区 上，钝化层覆盖源极与漏极的表面。第二电极位于第一电极上方的栅极介电
层之上，保护层则覆盖钝化层、半导体层、第二电极与门极介电层之上。像 素电极位于部份保护层上，其中像素电极电性连接于源极与漏极的其中一者 与第二电极。由于上述的薄膜晶体管其具有一钝化层，故可将源极与漏极与后续沉积 保护层用的气体相隔离，进而避免阻障层于后续工艺中被还原与损伤，达到 保护铜电极的效果，改善源极与漏极的铜膜剥落的情形。
图1为绘示依照本发明一实施例中， 一种液晶显示器的一半导体数组基 板部分剖面示意图。图2A-图2F为绘示图1的所示的部分半导体数组基板，于各工艺阶段的 剖面示意图。图3A-图3B为现有技术未经含氮等离子体处理的源/漏极，其于光学显微 镜下所观测到的导电层/阻障层照片。图3C-图3D为本发明的一实施例，预先经过含氮等离子体处理的源/漏极， 其于光学显微镜下所观测到的导电层/阻障层照片。附图标号202:基板216a:阻障层204:切换元件区218a:导电层206:电容区220:钝化层208:栅极222:保护层210:栅极介电层223:储存电容212:图案化半导体层224:第一电极212a:通道区226:第二电极212b:源/漏区216b:阻障层213:图案化掺杂半导体层218b:导电层214:源/漏极 226:第二电极216:第一材料层 228:像素电极层216:阻障层 230:开口218:导电层 232:接触窗具体实施方式
实施例图1为绘示依照本发明一实施例中， 一种平面显示器(如液晶显示器)的一半导体数组基板部分剖面示意图。如图l所示，基板202具有切换元件区204 及电容区206。位于切换元件区204处的基板202上，设有栅极208。于栅极 208与基板202上则覆盖栅极介电层210。而于栅极208上方的栅极介电层210 上则具有图案化半导体层212，且图案化半导体层212具有通道区212a位于 栅极208上方，以及位于通道区212a两侧的源极与漏极区212b。另外，于图 案化半导体层212的源极与漏区212b上，则设有源极与漏极214。源极与漏 极214包括阻障层216a与导电层218a，其中阻障层216a位于图案化半导体 层212与栅极介电层210上，而导电层218a则位于阻障层216a之上。至于源 极与漏极214表面则设有钝化层220。保护层222则覆盖于钝化层220及图案 化半导体层212上。请再照图1，于基板202的电容区206包括储存电容223，储存电容223 具有第一 电极224与第二电极226，且第一 电极224被栅极介电层210所覆盖， 而第二电极226则设置于第一电极224上方的栅极介电层210上，第二电极 226包含阻障层216b与导电层218b。其中阻障层216b设置于栅极介电层210 上，而导电层218b则位于阻障层216b之上。另外，钝化层220则可位于第 二电极226侧边并选择性地位于第二电极226之上。保护层222覆盖于第二 电极226及电容区206处的栅极介电层210上。另夕卜，像素电极层228则位 于保护层222上，并经由保护层222中的开口 232电性连接于源极与漏极214 的其中一者，且经由保护层222中的至少一开口 230与第二电极226电性连 接。接着，请参照图2A-图2F，绘示依照本发明上述图1的所示的部分半导 体数组基板的各工艺阶段剖面示意图。如图2A所示，首先，提供一基板202， 此基板具有切换元件区204及电容区206。接着，于基板202上形成一第一导 电层(未绘示)，并将此第一导电层图案化，以分别于基板202的切换元件区 204以及电容区上形成栅极208与第一电极224。 一般而言，基板202为透明 基板，例如可以为玻璃基板或塑料基板。请参照图2B，接着在栅极208、第一电极224与基板202上方，依序形 成栅极介电层210、半导体层(未绘示)与掺杂半导体层(未绘示)。其中栅极介 电层的材质可为氮化硅、氧化硅或氮氧化硅的单层或复合层，厚度约为 3000-4000A;而半导体层的材质可为非晶硅、微晶硅或多晶硅的单层或复合 层，厚度约为1000-2000A;掺杂半导体层的材质可为N型掺杂的非晶硅、微 晶硅或多晶硅，厚度约为100-500A。之后，将半导体层与掺杂半导体层图案 化，以于栅极208上方的栅极介电层210上形成图案化半导体层212与图案 化掺杂半导体层213。其中图案化半导体层212具有通道区212a位于栅极208 上方，以及位于通道区212a两侧的源极与漏极区212b。接着，于图案化半导 体层212以与门极介电层210上，依序形成第一材料层216及导电层218。而 第一材料层216及导电层218则于下述工艺中，进一歩形成源极与漏极以及 储存电容223的电极。第一材料层216的材质可为铜金属氧化物或氮氧化物， 也可为固溶钼、钛、钽、铬、钨、镍、镁、锆、锰、铌等元素的铜合金氧化 物或氮氧化物，而导电层218的材质可为铜金属或其合金。请参照图2C，接着，图案化第一材料层216及导电层218，以分别形成 阻障层与导电层。图案化后的阻障层与导电层可分为第一部份与第二部份， 其中第一部份阻障层216a与导电层218a于栅极208上方图案化半导体层212 的源极与漏区212b上形成源极与漏极214。至于第二部份阻障层216b与导电
层218b，则于第一电极224上方的部份栅极介电层210上，形成储存电容223 的第二电极226。源极与漏极214中的阻障层216a主要是用以避免导电层218a中的铜金属 与下方的栅极介电层210或图案化半导体层212直接接触。以避免导电层218a 中的铜金属与下方图案化半导体层212中的硅反应，进而生成硅化物，造成 薄膜晶体管电性劣化。同时，也可改善源极与漏极214与下方栅极介电层210 或图案化半导体层212间的附着性。请参照图2D，接着以含氮等离子体处理源极与漏极214，以于源极与漏 极214的导电层218a与阻障层216a的表面形成钝化层220。于此含氮等离子 体处理的步骤中，所使用的气体至少包括含氮气体，例如氮气、二氧化氮、 一氧化氮或一氧化二氮等。当源极与漏极214在经过含氮等离子体处理后， 源极与漏极214的导电层218a与阻障层216a表面会与含氮气体反应，进而于 表面形成一层含有氮化物(例如:铜金属氮化物或铜合金氮化物)的钝化层220， 其厚度约为5-200A之间。另外，于此步骤中，钝化层220也可选择性地形成 于第二电极226的导电层218b与阻障层216b表面。通过钝化层220的形成， 可有效地保护源极与漏极214与第二电极226，避免在后续的保护层工艺时， 源极与漏极214或第二电极226中的阻障层216a被还原而致产生气泡。于此实施例中，钝化层220除了可如上述避免阻障层216a、 216b被还原 外，其另一个功能则是有助于回火处理时，半导体层212中硅的再结晶。这 是由于在前述形成源极与漏极214的步骤中，必须图案化第一材料层216及 导电层218，而在图案过程中，会蚀刻至通道区212a，造成硅层的破坏。因 此需要进行回火，以达到再结晶的目的。然而，在回火处理时，以含氮等离 子体形成钝化层220，少数的氮气会迸入图案化半导体层212中，而在回火处 理时，图案化半导体层212中的氮气则有助于半导体层212中硅的再结晶， 可让结晶恢复，增加半导体层212的稳定性。接着，如图2E所示，于基板202上形成保护层222，以覆盖所有元件，
保护层222的材质可为氮化硅、氧化硅、氮氧化硅或有机高分子的单层或复 合层。接着，图案化保护层222，以于切换元件区204处的保护层222中形成 接触窗232，进而暴露出部份源极与漏极214。而图案化后的保护层230也于 电容区206处形成开口 230，以暴露出第二电极226的导电层218b。最后，如图2F所示，于保护层222上形成像素电极层228，以作为像素 电极之用。此像素电极层228填入接触窗232与开口 230中，进而分别电性 连接源极与漏极214其中的一者与第二电极226。剥离情形测试为了得知上述经过含氮等离子体处理的源极与漏极是否能有效避免阻障 层被还原产生气泡的情形，因此分别将以前述实施例的方式与现有技术方式 所制得的薄膜晶体管进行比较。其中以现有技术方式所制得薄膜晶体管，其 源极与漏极结构仅具有氧化铜阻障层与铜导电层。而以上述实施例方式所制 得的薄膜晶体管，其源极与漏极因经过含氮等离子体处理，故于铜导电层与 氧化铜阻障层表面另覆有钝化层，两者的观测结果分别如图3A-图3D所示。图3A-图3B为现有技术未经含氮等离子体处理的源极与漏极，其于光学 显微镜下所观测到的导电层与阻障层照片。由图3A可知，现有技术方式未经 含氮等离子体处理的源极与漏极结构。于后续沉积氮化硅保护层的PECVD工 艺中，氧化铜阻障层会被氨气与硅甲垸等反应性气体还原，进而产生气泡。 且依据图3B可知，由于气泡的形成，造成在源极与漏极与基板两者间接触接 口，出现剥离现象。图3C-图3D为本发明的一实施例的薄膜晶体管，在沉积保护层之前，预 先经过含氮等离子体处理15秒的源极与漏极其于光学显微镜下所观测到的导 电层与阻障层照片。由图3C-图3D可知，经过含氮等离子体处理的铜表面并 无任何气泡产生。此外，源极与漏极与基板两者间接触接口，无任何的剥离 现象。由此可知，于导电层与阻障层表面所形成氮化物钝化层，确实可隔离 保护层工艺中的反应气体，避免气泡的产生，提供源极与漏极完全保护，使 剥离形情大为降低。由上述可知，利用此种含氮等离子体处理的方式，不仅不需对现有工艺 作大幅变动，且所形成的钝化层，确实可避免铜电极于后续工艺中受损，可 大幅提升工艺良率。虽然本发明已以一较佳实施例揭示如上，然其并非用以限定本发明，任 何熟习此技艺者，在不脱离本发明的精神和范围内，当可作各种的更动与润 饰，因此本发明的保护范围当视权利要求所界定者为准。
权利要求
1.一种薄膜晶体管的制造方法，其特征在于，该方法至少包含形成一栅极于一基板上；形成一栅极介电层，以覆盖所述的栅极与所述的基板；形成一图案化半导体层，至少覆盖所述的栅极上方的栅极介电层，该图案化半导体层具有一通道区位于所述的栅极上方，以及位于所述的通道区两侧的源极与漏极区；形成源极与漏极，于所述的图案化半导体层的源极与漏极区上；以含氮等离子体处理所述的源极与漏极，以于该源/漏极表面形成一钝化层；形成一保护层，以覆盖所述的钝化层以及部份所述的图案化半导体层。
2. 如权利要求1所述的方法，其特征在于，形成所述的源极与漏极的步 骤包含依序形成一阻障层与一导电层，覆盖于所述的图案化半导体层与所述的 栅极介电层上；以及图案化所述的导电层与所述的阻障层，以形成所述的源极与所述的漏极。
3. 如权利要求2所述的方法，其特征在于，所述的阻障层的材质包括铜 金属氧化物、铜金属氮氧化物、铜合金氧化物或铜合金氮氧化物。
4. 如权利要求2所述的方法，其特征在于，所述的导电层材质为铜金属 或其合金。
5. 如权利要求1所述的方法，其特征在于，形成所述的源极与漏极之前， 还包含在所述的图案化半导体层的源/漏极区上形成一掺杂半导体层。
6. 如权利要求5所述的方法，其特征在于，所述的掺杂半导体层的材质 包括N型掺杂的非晶硅、微晶硅或多晶硅。
7. 如权利要求5所述的方法，其特征在于，所述的掺杂半导体层的厚度 为100-500A。
8. 如权利要求1所述的方法，其特征在于，所述的栅极介电层的材质为 氮化硅、氧化硅或氮氧化硅的单层或复合层。
9. 如权利要求1所述的方法，其特征在于，所述的栅极介电层的厚度为 3 000-4000A 。
10. 如权利要求l所述的方法，其特征在于，所述的图案化半导体层的材质包括非晶硅、微晶硅或多晶硅。
11. 如权利要求l所述的方法，其特征在于，所述的图案化半导体层的厚度为1000-2000A。
12. 如权利要求1所述的方法，其特征在于，于含氮等离子体处理的步骤 中，所使用的气体至少包括一含氮气体。
13. 如权利要求12所述的方法，其特征在于，所述的含氮气体为氮气、 二氧化氮、 一氧化氮以及一氧化二氮。
14. 如权利要求1所述的方法，其特征在于，所述的钝化层组成为铜金属 氮化物或铜合金氮化物。
15. 如权利要求1所述的方法，其特征在于，所述的钝化层厚度为5-200 A 之间。
16. 如权利要求1所述的方法，其特征在于，所述的保护层材质包括氮化 硅、氧化硅、氮氧化硅、有机高分子。
17. —种薄膜晶体管，设置于一基板上，其特征在于，所述的薄膜晶体管 至少包含一栅极，设置于所述的基板上； 一栅极介电层，覆盖所述的栅极与基板；一半导体层，位于所述的栅极上方的栅极介电层之上，该半导体层具有 一通道区位于所述的栅极上方，以及位于所述的通道区两侧的源极与漏极区； 源极与漏极，位于所述的半导体层的源极与漏极区上，所述的源极与漏极包括一阻障层，位于所述的半导体层的源极与漏极区上；以及一导电层，位于所述的阻障层之上；一钝化层，位于所述的源极与漏极表面；以及一保护层，覆盖所述的钝化层、源/漏极及半导体层的通道区上。
18. 如权利要求17所述的薄膜晶体管，其特征在于，所述的半导体层的 材质包括非晶硅、微晶硅或多晶硅。
19. 如权利要求17所述的薄膜晶体管，其特征在于，还包括一掺杂半导 体层，位于所述的半导体层与所述的阻障层之间。
20. 如权利要求19所述的薄膜晶体管，其特征在于，所述的掺杂半导体 层的材质包括N型掺杂的非晶硅、微晶硅或多晶硅。
21. 如权利要求17所述的薄膜晶体管，其特征在于，所述的阻障层的材 质包括铜金属氧化物、铜金属氮氧化物、铜合金氧化物或铜合金氮氧化物。
22. 如权利要求17所述的薄膜晶体管，其特征在于，所述的导电层材质 包括为铜金属或其合金。
23. 如权利要求17所述的薄膜晶体管，其特征在于，所述的钝化层组成 为铜金属氮化物或铜合金氮化物。
24. 如权利要求17所述的薄膜晶体管，其特征在于，所述的钝化层厚度 为5-200 A之间。
25. —种半导体数组基板的单元结构，每一单元结构具有至少一切换元件 区及至少一电容区位于一基板之上，其特征在于，该单元结构包含一栅极，设置于所述的切换元件区； 一第一电极，设置于所述的电容区；一栅极介电层，覆盖所述的栅极、所述的第一电极与所述的基板； 一半导体层，位于所述的栅极上方的栅极介电层之上，所述的半导体层 具有一通道区位于所述的栅极上方，以及位于所述的通道区两侧的源极与漏极区；源极与漏极，位于所述的半导体层的源极与漏极区上；一钝化层，覆盖所述的源极与所述的漏极的表面；一第二电极，位于所述的第一电极上方的所述的栅极介电层之上；一保护层，覆盖所述的钝化层、所述的半导体层、所述的第二电极及所述的栅极介电层之上；以及一像素电极，位于部份所述的保护层上，其中所述的像素电极电性连接于所述的源极与所述的漏极的其中一者与所述的第二电极。
全文摘要
本发明提供一种薄膜晶体管，其设置于一基板上，此薄膜晶体管至少包含栅极、栅极介电层、半导体层、源极、漏极、钝化层以及保护层。其中栅极设置于基板上，栅极介电层则覆盖栅极与基板。而半导体层则位于栅极上方的栅极介电层之上，且半导体层具有一通道区位于栅极上方，以及位于通道区两侧的源极与漏极区。而源极与漏极设置于通道区的两侧上方，源极与漏极包括阻障层与导电层，其中阻障层位于半导体层的源极与漏极区上，而导电层则位于阻障层之上。钝化层位于源极与漏极的表面上，保护层位于基板、钝化层及半导体层的通道区之上。
文档编号H01L21/336GK101150073SQ200710169248
公开日2008年3月26日 申请日期2007年11月7日 优先权日2007年11月7日
发明者吴淑芬, 杜国源, 林俊男, 蔡文庆, 陈柏林 申请人:友达光电股份有限公司