专利名称：半导体薄膜结晶及半导体器件制造方法
技术领域：
本发明一般涉及半导体制造，更明确地说，涉及一种半导体薄膜 结晶及半导体组件制造的方法。
背景技术：
近来，作为半导体组件中的高品质主动层的多晶硅薄膜因其卓越 的电荷载子传输特性及与目前半导体组件制造的高兼容性而引起了极 大的关注。通过低温制造方法，可在透明玻璃或塑料衬底上制造可靠的多晶硅薄膜晶体管(Thin Film Transistor; TFT)，以使多晶硅在诸如主 动式矩阵液晶显示器(Active Matrix Liquid Crystal Display; AMLCD)或 主动式矩阵有机发光二极管显示器(Active Matrix Organic Light Emitting Diode display; AMOLED)之类的大面积平面显示器应用方面 更具竞争力。多晶硅TFT的重要性包括卓越的显示性能，例如高像素孔径比、 低驱动功率消耗、高组件可靠性，以及可将各种周边驱动器组件直接 整合到玻璃衬底上的特征。周边电路整合不仅有利于降低成本，而且 有利于丰富行动目的的应用的功能。但是，多晶硅TFT的组件性能(例 如载子移动率)受到晶粒尺寸的显著影响。主动信道(Active Channel) 中的载子流必须克服每一晶粒之间的晶界的能量阻障，因而使载子移 动率降低。因此，为了改善组件性能，减少主动信道内多晶硅晶界的 数量极为重要。为了满足这个要求，主动信道内的晶粒尺寸扩大与晶 界位置控制是两种可能的处理方式。用于制造多晶硅薄膜的现有方法包括固相结晶(Solid Phase Crystallization; SPC)与直接化学气相沉积(Chemical Vapor Phase Deposition; CVD)。此等技术可能无法应用于高性能平面显示器，因为 结晶品质可能会受到低制造方法温度(一般低于650 °C)的限制，并且如此制造的多晶硅的晶粒尺寸小至100纳米(nm)。因此，多晶硅薄 膜的电气特性受到限制。准分子激光退火(Excimer Laser Annealing; ELA)方法是目前在多晶 硅TFT制造中最常用的方法。多晶硅薄膜的晶粒尺寸可达到300至 600nm，并且所述多晶硅TFT的载子移动率可达到200 cm2/ V-s。但 是，所述值对于未来高性能平面显示器的需求而言可能仍然不够。而 且，ELA的不稳定激光能量输出一般会将制造方法窗口縮小至数十 mJ/cm2。因此，需要频繁重复的的激光照射来重新熔化不规则激光能 量波动所引起的不完美的细小晶粒。重复的激光照射因其在制造方法 最佳化与系统维护方面的高成本可能较高而可能导致ELA失去竞争 力。尽管最近已提出数种扩大多晶硅的晶粒尺寸的方法，但此等方法， 例如连续横向结晶(Sequential Lateral Solidification; SLS)与相位调变 ELA(Phase Modulated ELA; PMELA)，仍然可能需对目前的ELA系统 进行额外的修改与进一步制造方法参数控制。因此，最好具有一种半 导体薄膜结晶的方法，其除了具成本效益的考虑外，更可获得更大、 更均匀的晶粒尺寸及精确的晶界控制，且不会影响所需的电气特性。发明内容本发明的范例可提供一种制造半导体组件的方法，包括提供一衬 底，于所述衬底上形成一非晶硅层，于所述非晶硅层上形成一图样化 保热层，通过使用所述图样化保热层作为一屏蔽来掺杂所述非晶硅层， 以在所述非晶硅层中形成一对掺杂区域；以及照射所述非晶硅层，以 活化所述对掺杂区域，从而形成一对活化区域，并在所述对活化区域 之间形成一结晶区域。本发明的范例亦可提供一种制造半导体组件的方法，包括提供一 衬底，于所述衬底上形成一非晶硅层，于所述非晶硅层上形成一保热 层，图样化所述保热层，以形成一图样化保热层，而不曝露所述非晶 硅层，通过所述图样化保热层来掺杂所述非晶硅层，以在所述非晶硅 层中形成一对掺杂区域，以及活化所述对掺杂区域，以形成一对活化区域，并通过所述图样化保热层来照射所述非晶硅层而于所述对活化 区域之间形成一结晶区域。本发明的某些范例亦可提供一种制造半导体组件的方法，包括提 供一衬底，于所述衬底上形成一非晶硅层，于所述非晶硅层上形成一 绝缘层，于所述绝缘层上形成一图样化保热层，掺杂所述非晶硅层， 以在所述非晶硅层中形成一对掺杂区域，以及活化所述对掺杂区域， 以形成一对活化区域，并通过所述图样化保热层来照射所述非晶硅层 而于所述对活化区域之间形成一结晶区域。应该了解的是，上文的概要说明以及下文的详细说明都仅供作例 示与解释，其并未限制本发明的权利范围。
当会同各随附图式而阅览时，即可更佳了解本发明之前的摘要以 及上文详细说明。为达本发明的说明目的，各图式里图绘有根据本发 明的范例。然而应当了解本发明并不限于所绘的精确排置方式及设备 装置。在各图式中图1A至1H为说明根据本发明的一范例的制造半导体组件的 方法的示意图；图2A至2D为说明根据本发明的另一范例的制造半导体组件 的方法的示意图；图3A至3D为说明根据本发明的又一范例的制造半导体组件 的方法的示意图；以及图4为说明根据本发明的一方法制造的半导体组件的结晶区域 的俯视图的穿透式电子显微镜照片的范例。主要组件符号说明10 衬底12 非晶娃层12-1 掺杂区域12-2 掺杂区域12- 3 区域13 结晶硅层13- 1 第一活化区域 13-2 第二活化区域 13-3 结晶区域13-4 图样化结晶区域13- 5 图样化结晶区域14 保热层14- 1 图样化保热层15- 1 主晶界 15-2 次晶界15- 3 主晶界16 栅极结构16- 1 指状物17 栅极结构17- 1 指状物 20 衬底22 非晶硅层 22-1 掺杂区域 22-2 掺杂区域22- 3 区域23 结晶硅层23- 1 第一活化区域 23-2 第二活化区域23- 3 结晶区域24- 1 图样化保热层 24-2 剩余保热层30衬底32非晶硅层32-1掺杂区域32-2掺杂区域32-3区域33结晶娃层33-1第一活化区域33-2第二活化区域33-3结晶区域34保热层34-1图样化保热层38绝缘层120主动区域130结晶主动区域220主动区域230结晶主动区域320主动区域330结晶主动区域A成核位置B成核位置具体实施方式
现将详细参照于本发明具体实施例，其实施例图解于附图之中。 尽其可能，所有图式中将依相同组件符号以代表相同或类似的部分。图1A至1H为说明根据本发明的一范例的制造半导体组件的 方法的示意图。图1A至IE为说明所述方法的示意断面图。参考图 1A,例如，通过现有电浆辅助化学气相沉积(Plasma Enhanced Chemical Vapor Deposition; PECVD)制造方法、现有物理气相沉积(Physical Vapor Deposition; PVD)制造方法或其它适当制造方法于衬底10上形成一非晶硅层12。接着，例如，通过在约450 。C的真空烘箱中执行2小 时烘烤，或者快速热处理(Rapid Thermal Process; RTP)，来对非晶硅层 12进行去氢(Dehydrogenation)。衬底10由诸如玻璃或塑料之类的材料 制成，其厚度范围为约0.2至0.6毫米(mm)，但所述厚度在特定应 用中可以变化。非晶硅层12的厚度为约50纳米(nm)。接着，例如，通过现有CVD制造方法于非晶硅层12上形成保 热层14。保热层14指由某一种材料所制成的薄膜层，所述材料吸收 一部分照射光束，而透射剩余部分光束。美国专利申请案第11/226,679 号中论述了使用保热层来控制主晶界的情况，所述专利申请案的标题 为"半导体薄膜结晶及半导体组件制造的方法"，由本发明的发明人 之一林家兴(Jia-XingLin)等人于2005年9月14日申请。而且， 美国专利申请案第11/279,933号中论述了使用保热层来获得改善的 结晶品质的情况，所述专利申请案的标题为"薄膜晶体管(TFT)及其 制造方法"，由林家兴(Jia-XingLin)等人于2006年4月17日申 请。在根据本发明的一个范例中，保热层14包括氮氧化硅，其吸收 30%照射光束。保热层"的厚度为约0.4至0.6微米(jLim)。参考图1B，例如，通过现有图样化与蚀刻制造方法形成图样化保 热层14-1，以曝露部份的非晶硅层12。接着，参考图1C，例如，通 过现有的离子注入制造方法或其它适当的制造方法，使用图样化保热 层14-1作为屏蔽，将诸如磷之类的n型杂质或诸如硼之类的p型杂 质之一掺杂到曝露出的非晶硅层中，从而在非晶硅层12中形成一对 掺杂区域12-1与12-2。掺杂区域12-1与12-2的杂质密度范围为约 8xl014至5xl015cm-2。掺杂区域12-1与12-2随后分别用作所制 造晶体管的源极与漏极。于掺杂区域12-1与12-2之间的区域12-3 中界定晶体管的一信道。掺杂区域12-1、 12-2与区域12-3 —起界定 所制造晶体管的主动区域120，即组件位置。接着，例如，通过准分子激光制造方法或其它适当的制造方法来 对非晶硅层12进行结晶。参考图1D，通过图样化保热层14-1进行 激光照射以形成结晶硅层13。结晶硅层13包括结晶主动区域130， 其包括第一活化区域13-1、第二活化区域13-2以及第一活化区域 13-1与第二活化区域13-2之间的结晶区域13-3。因此，结晶制造方法可能结晶图1C所示的惨杂区域12-1与12-2及区域12-3，并活化 掺杂区域12-1与12-2。适当的激光源包括但不限于倍频固态激光束，例如波长为约532 nm(纳米)的Nd:YAG激光束、波长为约532 nm的Nd:YV04激光 束及波长约为527 nm的Nd:YLF激光束，以及准分子激光束，例如 波长为约308nm(纳米)的氯化氙(XeCl)激光束与波长为约248 nm 的氟化氪(KrF)激光束。所述激光源提供必要的能量来熔化图样化保 热层14-1下面的区域12-3。在根据本发明的一范例中，激光能量范 围为约每平方厘米400至800毫焦耳(mJ/cm2)。在另一范例中，将 光束直径为20 pm的激光束每秒照射20次。所述激光束相对于非晶 硅层12与界定的保热层14-1移动，且照射位置重叠为约0.2(am或 光束的直径的1%。与照射位置重叠范围为约50%至95%的现有技术相 比，根据本发明的1%的重叠有助于极大地改善生产量。成核与结晶成长经由横向成长而开始于初始成核位置A与B。 在横向成长中，半导体因激光束照射而完全熔化的区域以及保留固相 半导体区域的部分得以形成，接着，在作为晶核的所述固相半导体区 域周围开始晶体成长。由于在所述完全熔化的区域内成核需要一定的 时间，因此在所述完全熔化的区域内成核之前的时间内，所述晶体在 上述作为所述晶核的所述固相半导体区域周围相对于上述所述半导体 的薄膜表面沿水平方向或横向成长。因此，晶粒的成长长度可达到薄 膜厚度的数十倍。参考图1E，在所述结晶制造方法之后，例如，通过使用氢氟酸(HF) 与氟化铵NH3F的混合物的现有蚀刻制造方法来移除图样化保热层 14-1。接着，将除结晶主动区域130之外的结晶层13移除。图1F是图1E所示的结晶主动区域130的示意俯视图。参考图 1F，在所述成核与所述晶体生长期间，于结晶区域13-3中形成晶界， 其包括主晶界15-1与多个次晶界15-2。预计于位置A与B之间的 中心区域形成主晶界15-1，其沿着平行于初始成核位置A与B的方 向延伸并实质上横跨TFT组件的结晶主动区域130。所述晶粒的所述 晶界指所述晶体的平移对称性受到破坏的区域。我们知道，由于载子的再结合中心或捕获中心的影响或由晶体缺陷等原因引起的所述晶体 的所述晶界的电位阻障的影响，所述载子的电流传输特性会降低，因此，TFT中的OFF电流会增加。例如，主晶界15-1可能会不利地影 响在电流传输期间横跨中心区域移动的所述载子的移动率。图1G为采用根据本发明之一范例的方法制造的晶体管的单栅极 结构的示意俯视图。参考图1G，例如，通过现有蚀刻与图样化制造方 法或其它适当的制造方法来移除结晶区域13-3的部分而形成图样化 结晶区域13-4。接着，例如，通过现有PECVD制造方法或其它适当 的制造方法于图样化结晶区域13-4上形成一绝缘层(未显示)。用于 所述绝缘层的适当材料包括氮化硅、氧化硅和氮氧化硅。所述绝缘层 的厚度范围为约70至400 nm。接着，采用现有PVD制造方法继的 以现有图样化与蚀刻制造方法来形成一金属层，由此在图样化结晶区 域13-4上形成具有单一指状物16-1的栅极结构16。指状物16-1 延伸横跨图样化结晶区域13-4，而不与主晶界15-1重叠。但在另一 范例中，指状物16-1可与主晶界15-1重叠。用于栅极结构16的适 当材料包括但不限于Ti/Al/Ti、 Mo/Al/Mo、 Cr/Al/Cr、 MoW、 Cr与Cu。 栅极结构16的厚度范围为约100至300 nm，但可为其它厚度。图1H为采用根据本发明的另一范例的方法制造的晶体管的双栅 极结构的示意俯视图。参考图1H,形成以蜿蜒路径延伸于活化区域 13-1与13-2之间的图样化结晶区域13-5。随后，于图样化结晶区域 13-5上形成以蜿蜒路径延伸的栅极结构17，其具有指状物17-1。指 状物17-1可延伸以横跨图样化结晶区域13-5至少两次，而不与主晶 界15-3重叠。图2A至2D为说明根据本发明的另一范例的制造半导体组件 的方法的示意图。参考图2A，在衬底20上形成非晶硅层22。接着， 于非晶硅层22上形成图样化保热层24-1，而不曝露非晶硅层22。所 述图样化保热层24-1的厚度范围为约0.4至0.6 |im，且剩余保热层 24-2的厚度范围为0.05至0.2 (am。剩余保热层24-2可用作蚀刻缓 冲层以防止过度蚀刻下面的非晶硅层，且可用作缓冲层以(例如)通过在 一后续制造方法中调整缓冲层厚度来帮助控制离子注入制造方法的掺 杂剂量。参考图2B，通过离子注入制造方法或其它适当的制造方法在非晶 硅层22中形成一对掺杂区域22-1与22-2。掺杂区域22-1与22-2 随后分别用作所制造晶体管的源极与漏极。对掺杂区域22-1与22-2 之间的区域22-3中界定晶体管的信道。掺杂区域22-1、 22-2与区域 22-3 —起界定所制造晶体管的主动区域220。接着，参考图2C，通过图样化保热层24-1进行激光照射以形成 结晶硅层23。结晶硅层23包括结晶主动区域230，其包括第一活化 区域23-1、第二活化区域23-2以及所述第一活化区域23-1与所述 第二活化区域23-2之间的结晶区域23-3。在根据本发明的一范例中， 所述结晶制造方法中所采用的激光能量的范围为约400至1000 mJ/cm20接着，参考图2D，在所述结晶制造方法之后，移除图样化保热层 24-1与结晶层23，结晶主动区域230除外。用于制造所述半导体组 件的后续制造方法类似于关于图1G或1H所述者，因此不再予以论 述。图3A至3D为说明根据本发明的又一范例的制造半导体组件 的方法的示意图。参考图3A，在衬底30上形成非晶硅层32。接着， 于非晶硅层32上形成绝缘层38，例如通过现有PECVD制造方法或 其它适当的制造方法。绝缘层38用作蚀刻缓冲层或掺杂缓冲层。用 于绝缘层38的适当材料包括氮化硅、氧化硅和氮氧化硅。在根据本 发明的一范例中，绝缘层38可包括二氧化硅(Si02)。绝缘层38的 厚度范围为约0.05至0.2 1im。接着，于绝缘层38上形成保热层34。参考图3B，通过现有图样化与蚀刻制造方法或其它适当的制造方 法来形成图样化保热层34-1，以曝露绝缘层38的部分。参考图3C，通过离子注入制造方法或其它适当的制造方法，使用 图样化保热层34-1作为屏蔽，在非晶硅层32中形成一对掺杂区域 32-1与32-2。掺杂区域32-1与32-2随后分别用作所制造晶体管的 源极与漏极。于惨杂区域32-1与32-2之间的区域32-3中界定所述 晶体管的信道。掺杂区域32-1、 32-2与区域32-3 —起界定所制造所 述晶体管的主动区域320。参考图3D，通过图样化保热层34-1与绝缘层38进行激光照射 以形成结晶硅层33。结晶硅层33包括结晶主动区域330，其包括第 一活化区域33-1、第二活化区域33-2以及第一活化区域33-1与第 二活化区域33-2之间的结晶区域33-3。在根据本发明的一范例中， 激光能量的范围为约400至1000mJ/cm2。图4为说明根据本发明的一方法制造的半导体组件的结晶区域 的俯视图的穿透式电子显微镜(Transmission Electron Microscope; TEM) 照片的范例。在结晶区域上的一实验中(其中取十二个样本)，所述结 晶区域的片电阻为每平方厘米440至500欧姆(Q/cm2)，此为理想的 活化范围。而且，所述结晶区域的平均晶粒尺寸为约50 nm，此为理 想的结晶值。本领域技术人员应了解可对上述一或多项范例进行变化，而不致 背离其广义的发明概念。因此，应了解本发明并不限于本发明的特定 范例，本发明的保护范围当视后附的申请专利范围所界定者为准。另外，在说明本发明的某些解说性范例时，本说明书可将本发明 的方法及/或制造方法表示为一特定的步骤次序。不过，由于所述方法 或制造方法的范围并不限于本文所提出的特定的步骤次序，故所述方 法或制造方法不应受限于所述的特定步骤次序。身为本领域技术人员 当会了解其它步骤次序也是可行的。所以，不应将本说明书所提出的 特定步骤次序视为对申请专利范围的限制。此外，亦不应将有关本发 明的方法及/或制造方法的申请专利范围仅限制在以书面所载的步骤次 序的实施，本领域技术人员易于了解，所述次序亦可加以改变，并且 仍涵盖于本发明的精神与范畴之内。
权利要求
1.一种制造半导体元件的方法，包含提供一衬底；于所述衬底上形成一非晶硅层；于所述非晶硅层上形成一图样化保热层；通过使用所述图样化保热层作为一屏蔽来掺杂所述非晶硅层，以在所述非晶硅层中形成一对掺杂区域；以及照射所述非晶硅层，以活化所述对掺杂区域，形成一对活化区域，并在所述对活化区域之间形成一结晶区域。
2. 根据权利要求1所述的方法，其中于所述非晶硅层上形成一图 样化保热层进一步包含于所述非晶硅层上形成一保热层；以及图样化所述保热层，以形成所述图样化保热层，以曝露所述 非晶硅层的部分。
3. 根据权利要求1所述的方法，其中于所述非晶硅层上形成一图 样化保热层进一步包含于所述非晶硅层上形成一保热层；以及图样化所述保热层，以形成所述图样化保热层，而不曝露所 述非晶硅层。
4. 根据权利要求1所述的方法，其中于所述非晶硅层上形成一图 样化保热层进一步包含于所述非晶硅层上形成一绝缘层；以及于所述绝缘层上形成所述图样化保热层，以曝露所述绝缘层 的部分。
5. 根据权利要求1所述的方法，进一步包含于所述对活化区域之间形成一图样化结晶区域；以及形成延伸于所述图样化结晶区域上的一栅极结构。
6. 根据权利要求1所述的方法，进一步包含于所述对活化区域之间形成一图样化结晶区域，所述图样化 结晶区域以一蜿蜒路径延伸于所述对活化区域之间。
7. 根据权利要求6所述的方法，进一步包含形成以一蜿蜒路径延伸于所述图样化结晶区域上的一栅极结构。
8. 根据权利要求6所述的方法，进一步包含形成延伸于所述图样化结晶区域上以横跨所述图样化结晶区 域至少两次的一栅极结构。
9. 一种制造半导体元件的方法，包含提供一衬底；于所述衬底上形成一非晶硅层； 于所述非晶硅层上形成一保热层；图样化所述保热层，以形成一图样化保热层，而不曝露所 述非晶硅层；通过所述图样化保热层来掺杂所述非晶硅层，以在所述非 晶硅层中形成一对掺杂区域；以及活化所述对掺杂区域，以形成一对活化区域，并通过透过 所述图样化保热层来照射所述非晶硅层而于所述对活化区域之 间形成一结晶区域。
10. 根据权利要求9所述的方法，进一步包含以一准分子激光、Nd:YAG激光、Nd:YV04激光与Nd:YLF激光之一照射所述非晶硅层。
11. 根据权利要求9所述的方法，进一步包含以光束直径的约1%的一照射位置重叠来照射所述非晶硅层。
12. 根据权利要求9所述的方法，进一步包含于所述对活化区域之间形成一图样化结晶区域；以及 形成延伸于所述图样化结晶区域上的一栅极结构。
13. 根据权利要求9所述的方法，进一步包含于所述对活化区域之间形成一图样化结晶区域，所述图样化 结晶区域以一蜿蜒路径延伸于所述对活化区域之间。
14. 根据权利要求13所述的方法，进一步包含形成以一蜿蜒路径延伸于所述图样化结晶区域上的一栅极结构。
15. —种制造半导体元件的方法，包含提供一衬底；于所述衬底上形成一非晶硅层；于所述非晶硅层上形成一绝缘层；于所述绝缘层上形成一图样化保热层；掺杂所述非晶硅层，以在所述非晶硅层中形成一对掺杂区 域；以及活化所述对掺杂区域，以形成一对活化区域，并通过通过 所述图样化保热层来照射所述非晶硅层而于所述对活化区域之 间形成一结晶区域。
16. 根据权利要求15所述的方法，其中于所述绝缘层上形成一图样 化保热层进一步包含于所述绝缘层上形成一保热层；以及图样化所述保热层，以形成所述图样化保热层，从而曝露所 述绝缘层的部分。
17.根据权利要求15所述的方法，进一步包含:以氮氧化硅形成所述图样化保热层。
18. 根据权利要求15所述的方法，进一步包含于所述对活化区域之间形成一图样化结晶区域；以及 形成延伸于所述图样化结晶区域上的一栅极结构。
19. 根据权利要求15所述的方法，进一步包含于所述对活化区域之间形成一图样化结晶区域，所述图样化 结晶区域以一蜿蜒路径延伸于所述对活化区域之间。
20. 根据权利要求15所述的方法，进一步包含 形成以一蜿蜒路径延伸于所述图样化结晶区域上的一栅极结构。
全文摘要
本发明提供一种制造半导体组件的方法，其包括提供一衬底，于所述衬底上形成一非晶硅层，于所述非晶硅层上形成一图样化保热层；通过使用所述图样化保热层作为一屏蔽来掺杂所述非晶硅层，以在所述非晶硅层中形成一对掺杂区域，以及照射所述非晶硅层，以活化该对掺杂区域，形成一对活化区域，并在该对活化区域之间形成一结晶区域。
文档编号H01L21/268GK101271847SQ20071016992
公开日2008年9月24日 申请日期2007年11月8日 优先权日2007年3月21日
发明者朱芳村, 林家兴, 陈宏泽 申请人:财团法人工业技术研究院