专利名称：多晶硅硅化物电熔丝器件的制作方法
技术领域：
本发明涉及半导体集成电路使用的电熔丝器件，特别是涉及一种新型多晶 硅和金属硅化物构成的电熔丝结构。
背景技术：
电熔丝是半导体集成电路常用的器件，它是一个低电阻连接线，加高压烧 毁后电阻变得很大，即等效连接线断开，主要有二个用途。 一是用于连接冗余 电路，当检测电路检测到电路中有损坏的器件或电路单元时，通过加较高电压 将这些连接线熔断来选择冗余的相同功能的单元来代替。另一个是用于集成电 路程序化功能，即先将电路和器件阵列以及程序化电路在芯片上加工好，再由 外部进行数据输入，通过程序化电路熔断熔丝来设计希望的电路。 一个典型例
子是用于可编程只读存储器(Programmable Read Only Memory, PROM )，通过熔
断熔丝产生断路完成信息"r的写入，而未断开的熔丝保持连接状态，即为状态
"0"。
一种常用的电熔丝器件，即现有技术1 (申请号为96198416.3的中国专利 申请)的俯视图和结构如图1至图3所示，在介质例如二氧化硅Ol上形成瓶颈 状多晶硅层02,其中多晶硅可以掺入N型或P型或不掺杂。用传统的硅化物工 艺形成金属硅化物03,在二侧的引出区再形成接触孔04引出熔丝二端。金属硅 化物的方块阻值较小，当接触孔04a和04b 二端加高压脉冲，瞬态大电流通过 金属硅化物03的熔断区(即瓶颈部分)时硅化物会被烧断，形成图3所示意结 构。同时瞬态大电流产生的热也会使熔断区下面多晶石圭再结晶和杂质重新分布， 使熔丝二端04a和04b的电阻显著增加。
随着集成电路技术提高，器件尺寸不断缩小，上述相类似熔丝结构出现下 列缺点 一是实施电压熔断后有残留硅化物熔丝，或者多晶硅再结晶不稳定， 导致熔断后电阻值分布范围增大和中值(mean)偏小；二是熔丝通入的电流产
生的高热会引起芯片上周围的器件过热，继而降低器件稳定性。
为克服上述二个缺点现有技术2 (专利号为7227238的美国专利申请)将 熔丝的多晶硅采用三段不同掺杂。如图4所示，02a、 02b和02c为三段不同掺 杂多晶硅，其中，02a为N型(或P型)，02c与02a掺杂种类相反为P型(或 N型)，02b可以为不掺杂区、或N型掺杂区、或P型掺杂区、或P型和N型共 同掺杂区。它们都是同一层沉积的多晶硅，然后采用离子注入掺杂形成，可以 和CMOS集成电路中的N+注入、和/或P+注入、和/或N型漏极前延(NLDD ) 注入、和/或P型漏极前延(PLDD)注入掩膜X反共用，这样不增加任何工艺步 骤和芯片面积，仅靠版图设计就可实现。但制造中需要靠两层的离子注入掩膜 版，这两层掩膜版的对准误差影响三个多晶硅区域的大小，继而影响熔断后电 阻值的均匀性。
发明内容
本发明的目的在于，提供一种将熔断控制在中间熔断区的多晶硅硅化物电 熔丝器件。
为实现上述目的，本发明采用如下技术方案 一种多晶硅硅化物电熔丝器件，包括 衬底，
设于衬底上的一半导体材料层，该半导体材料层包括两端掺杂种类相同的 引出区和中部的不掺杂区或掺杂浓度低于两端引出区的中间区；该中间区内设 有一个或多个熔断区；
设于所述半导体材料层上的金属硅化物层。
作为本发明的一种改进，所述金属硅化物层上还设有一介质层，所述介质 层在位于两端的所述引出区处分别设有一个或多个惯穿至金属硅化物层的接触孔。
作为本发明的一种优选方式，所述接触孔位于所述引出区远离所述熔断区 一侧。'
其中，所述半导体材料层为多晶硅、非晶硅或者锗硅合金材料中的一种。 作为本发明的又一改进，至少一所述引出区靠近接触孔一侧的宽度大于靠
近所述熔断区 一侧的宽度。
作为本发明的又一优选方式，所述熔断区与该中间区重合。
作为本发明的再一改进，至少一所述引出区包括一细长的引出端，所述引 出区通过该引出端与所述中间区邻接。
作为本发明的再一优选方式，所述引出端为阶梯形。
作为本发明的再一改进，所述熔断区的宽度小于该中间区的最大宽度。 作为本发明的再一优选方式，所述熔断区为多个，该多个熔断区串接成一 长条形结构。
作为本发明的再一优选方式，所述熔断区为一个或多个串接的弯曲或弯折 形结构。
本发明提供的一种多晶硅硅化物电熔丝器件，采用三段但两种掺杂的结构，
二端引出区的掺杂种类相同(同为P型或N型)，中间的熔断区为不掺杂区或轻 掺杂区。离子注入可用一层掩膜版来实现二端引出区掺杂和熔断区不掺杂，也 可以用二层掩膜版来实现二端引出区掺杂和熔断区轻掺杂。所用掩膜版可以和 CMOS集成电路中离子注入的共用。此结构的优点是，将熔断控制在不掺杂或 轻掺杂的中间区内，熔断后电阻中值增大和分布范围变窄，也抑制了熔断时电 流产生的区域过热。
以下结合附图及实施例进一步说明本发明。
图1为现有技术1的多晶硅硅化物电熔丝器件俯^L示意图； 图2为图1现有技术1的多晶硅硅化物电熔丝器件熔断前的A-A截面示 意图3为现有技术1的多晶硅硅化物电熔丝器件熔丝熔断后的截面示意图； 图4为现有技术2三种掺杂多晶硅结构的熔丝示意图； 图5为本发明多晶硅硅化物电熔丝器件实施例结构示意图； 图6为图5的A-A截面示意图7至图12为本发明多晶硅硅化物电熔丝器件不同实施例结构示意图； 图13至图16为本发明多晶硅硅化物电熔丝器件制造工艺步骤示意图。
具体实施例方式
如图5、图6所示， 一种多晶硅硅化物电熔丝器件，包括 衬底11,
设于衬底11上的一半导体材料层12，该半导体材料层12包括两端掺杂种 类相同的引出区12a和中部的不掺杂区或掺杂浓度低于两端引出区的中间区 12b;该中间区12b内设有一个或多个熔断区L;
设于所述半导体材料层12上的金属硅化物层13。
其中，所述金属硅化物层13上还设有一介质层14,所述介质层14位于两 端的所述引出区12a处分别设有一个或多个惯穿至金属硅化物层13的接触孔 15。
其中，所述半导体材料层12可以选用多晶硅、非晶硅或者锗硅合金等半导 体材料中的一种。
其中，所述接触孔15位于所述引出区12a远离所述熔断区L一侧。
其中，至少一所述引出区12a靠近接触孔15—侧的宽度大于靠近所述熔断 区L一侧的宽度。本实施例中两个所述的引出区12a靠近接触孔15—侧的宽度 均大于靠近所述熔断区L 一侧的宽度。
其中，所述熔断区L可以是与该中间区12b重合。
其中，至少一所述引出区12a还可以包括一细长的引出端S，所述引出区 12a通过该引出端S与中间区12b邻接。如图7、图8所示。 其中，所述引出端S可以是阶梯形。如图8所示。
其中，所述熔断区L的宽度W小于该中间区的最大宽度。如图9、图10 所示。
其中，所述熔断区L可以是多个串接的长条形结构。如图IO所示，图10 中的熔断区L为两个串接的长条形结构。
其中，所述熔断区L还可以是一个或多个串接的弯曲或弯折形结构。图11 和图12所示为弯折形结构。
本发明提供的多晶硅硅化物电熔丝器件，完全可以采用标准CMOS工艺实 施。以下结合附图简要说明其制造方法。
如图13所示，在浅沟槽隔离区(STI， shallow trench isolation)上方或场氧 化层上方的二氧化硅11上面，沉积栅电极用非掺杂多晶硅12后，选择性蚀刻 形成图14所示的图形。
如图15、图16所示，用光刻胶20掩盖熔断区L,实施N型或P型离子注 入，引出区12a为注入后的多晶硅，中间区12b为未掺杂多晶硅，是熔断区L 所在的区域，本方法实例中熔断区L与中间区12重合。离子注入可以单独实施， 也可以选择CMOS集成电路中的一种离子注入步骤共用，例如源极、漏极形成 时的N+、 P+离子注入。中间区12b也可以轻掺杂，这时可对整个熔丝增加离子 注入轻掺杂，例如CMOS集成电路中N型或P型LDD (lightly doping drain,轻 掺杂漏)离子注入。由于熔断区的长度L是靠一层离子注入用掩膜版控制，减 小了熔断后电阻分布范围。其中N型掺杂种类可以是P或As， P型杂质可以为 B或In。
沉积金属薄层，用常规的自对准金属硅化物工艺形成硅化物13,如图6所 示。硅化物13可以是Ti、 Co、 Ni、 Ta、 W等的硅化物。W的硅化物结构也可 以直接用沉积和蚀刻形成。形成介质层14 (例如Si02)后，蚀刻出接触孔，并 且用常规工艺引出熔丝器件的二个端口 15a和15b，如图5和图6所示。
图5和图6中所示意的中间区12b为熔断区，L为熔断区12b长度，W为 熔断区12b宽度。通过调节熔断区12b的宽度W、长度L、熔断区12b与熔丝 器件引出端硅化物距离S、以及引出区12a的离子注入量(包括中间区12b的轻 掺杂量)，可以使熔断发生在中间区12b，并且使得最后形成的熔丝在熔断后其 电阻分布范围小和中值较大。
以上所述仅用于说明本发明的技术思想及特点，其目的在于使本领域内的 技术人员能够了解本发明的内容并据以实施，不能仅以本实施例来限定本发明 的专利范围，即凡依本发明所揭示的精神所作的同等变化或修饰，仍在本发明 的专利保护范围内。
权利要求
1、一种多晶硅硅化物电熔丝器件，其特征在于包括衬底，设于衬底上的一半导体材料层，该半导体材料层包括两端掺杂种类相同的引出区和中部的不掺杂区或掺杂浓度低于两端引出区的中间区；该中间区内设有一个或多个熔断区；设于所述半导体材料层上的金属硅化物层。
2、 根据权利要求1所述的多晶硅硅化物电熔丝器件，其特征在于所述金 属硅化物层上还设有一介质层，所述介质层在位于两端的所述引出区处分别设 有一个或多个惯穿至金属硅化物层的接触孔。
3、 根据权利要求2所述的多晶硅硅化物电熔丝器件，其特征在于所述接 触孔位于所述引出区远离所述熔断区一侧。
4、 根据权利要求1所述的多晶硅硅化物电熔丝器件，其特征在于所述半 导体材料层为多晶硅、非晶硅或者锗硅合金材料中的一种。
5、 根据权利要求1所述的多晶硅硅化物电熔丝器件，其特征在于至少一 所述引出区靠近接触孔一侧的宽度大于靠近所述熔断区一侧的宽度。
6、 根据权利要求1所述的多晶硅硅化物电熔丝器件，其特征在于所述熔 断区与该中间区重合。
7、 根据权利要求1所述的多晶硅硅化物电熔丝器件，其特征在于至少一 所述引出区包括一细长的引出端，所述引出区通过该引出端与所述中间区邻接。
8、 根据权利要求7所述的多晶硅硅化物电熔丝器件，其特征在于所述引 出端为阶梯形。
9、 根据权利要求1所述的多晶硅硅化物电熔丝器件，其特征在于所述熔 断区的宽度小于该中间区的最大宽度。
10、 根据权利要求1所述的多晶硅硅化物电熔丝器件，其特征在于所述 熔断区为多个，该多个熔断区串接成一长条形结构。
11、 根据权利要求1所述的多晶硅硅化物电熔丝器件，其特征在于所述 熔断区为一个或多个串接的弯曲或弯折形结构。
全文摘要
一种多晶硅硅化物电熔丝器件，包括衬底，设于衬底上的一半导体材料层，该半导体材料层包括两端掺杂种类相同的引出区和中部的不掺杂区或掺杂浓度低于两端引出区的中间区；该中间区内设有一个或多个熔断区；设于所述半导体材料层上的金属硅化物层。本发明将熔断控制在不掺杂或轻掺杂的中间区，熔断后电阻中值增大和分布范围变窄，也抑制了熔断时电流产生的区域过热。
文档编号H01L23/58GK101170099SQ20071017160
公开日2008年4月30日 申请日期2007年11月30日 优先权日2007年11月30日
发明者睿 李, 王庆东, 韦敏侠, 高文玉 申请人:上海宏力半导体制造有限公司