半导体中介片及其在电子封装上的应用的制作方法

专利名称：半导体中介片及其在电子封装上的应用的制作方法
技术领域：
本发明涉及一种电子封装的半导体中介片(Interposer)及其制造方 法，特别是涉及一种标准可编程中介片，在此可编程中介片中形成有所需的 电路功能，且这些电路功能耦合至附设在此中介片的集成电路芯片。
背景技术：
随着在集成电路上提供实质增加的电路功能的趋势的持续，所谓的系 统芯片(System-0n-Chip; SOC)集成电路架构在集成电路的几乎所有的应用 领域中迅速达到普及。因此，已需要在一集成电路芯片上形成非常大量的 晶体管。在此同时，在一乘成电路芯片上形成复杂的电子系统时，在此集 成电路芯片与电子系统的其余部分之间会需要大量的输入/输出(1/0)接 点，其中此集成电路芯片为电子系统的一部分。为满足此一需求，已发展 出新封装技术，例如覆晶球栅阵列(BGA)技术。在覆晶球栅阵列封装中，以 二维阵列方式设置大量输入/输出連接端点(焊球)于集成电路芯片的主要 表面的大部分上。具有焊球形成于其上的芯片表面接着附着于支撑封装基 板。虽然覆晶球栅阵列封装提供节省空间的解决方法，但仍有其他技术挑 战产生。首先，封装基板(通常为介电材料)的热膨胀系数无法与集成电路 芯片的半导体材料达到良好匹配。热应力可能会造成焊锡凸块(Solder Bumps)与芯片去撕裂封装结构，而导致此架构的封装产生严重的可靠度问 题。其次，举例而言，随着系统芯片集成电路的逻辑部分的元件特征尺寸 的持续缩减，尺寸难以缩减的电路，例如射频(RF)电路，会占据芯片面积 中的相对大部分，因为这些电路通常需要大数值的电容器与电感器来达到 电路功能。此现象最终有可能会使得芯片尺寸的进一步缩减变得非常困难。 系统芯片架构的其他问题为在系统芯片的设计上所产生的逐渐增加的挑 战，例如将数字与射频功能整合在同一芯片上，已使得电路型态变得更加 复杂，且芯片内系统干扰难以解决。这类或其他的挑战已导致在电子封装 中采用中介片，其中此中介片是由热膨胀系数与半导体芯片匹配的材料所 构成的结构，且此中介片结构设置在集成电路芯片与封装基板之间。亦可 将包含大尺寸的无源/有源元件的电路功能形成在中介片中，并将这些电路 功能耦合至附设在此中介片的集成电路芯片。
图1是绘示与现有硅中介片耦合的集成电路芯片的剖面示意图，其中 此硅中介片与支撑封装基板耦合。在图1中，硅基集成电路芯片IO贴设在 硅中介片30的第一侧。利用数个焊锡凸块15来提供集成电路芯片10与硅中介片30之间的电性连接。硅中介片30的第二侧通过数个焊球55而贴设
在封装基板50上。这些焊球55提供硅中介片30与封装基板50之间的电 性连接，接着并通过数条封装导线65而电性连接至印刷电路板(PCB)(未绘 示)。硅中介片30对集成电路芯片IO提供匹配的热膨胀系数，以降低集成 电路芯片10与封装基板50之间因热应力而造成的可能的焊接失败。硅中 介片30亦可调和集成电路芯片上间距缩减且尺寸较小的接触垫与封装基板 上间距增加且尺寸较大的接触垫。.此外，可将各种电路元件加入硅中介片 30。这些电^^元件可为有源元件、无源元件、或有源与无源元件的组合。
图2是绘示图1的硅中介片的剖面示意图。硅中介片30包括硅基板33、 绝缘材料35、数个焊锡凸块15、数个焊球55、内连线32、以及数个穿过 硅的介层窗34。 一4殳而言，硅基板33类似于用以形成集成电路基片10的 掺杂硅基板，其中硅基板33上可形成有数个有源半导体元件。绝缘材料35 可为氧化物介电质或其他介电材料，其中数个内连线层可形成于绝缘材料 35中，这些内连线层可由导电材料，例如铝与铜所组成。具有较小间距的 焊锡凸块15适用来连接集成电路芯片10，而具有较大间距的焊球55适用 来连接封装基板50。穿过硅的介层窗34提供数个直接的电性传导途径介于 焊锡凸块15与焊球55之间。可看到可将数个无源元件，例如电容器41、电 阻器42与电感器43,以及数个有源元件，例如金属氧化物半导体场效应晶 体管(MOSFET) 44,形成在绝缘材料35及/或硅基板33中。这些元件通过焊 锡凸块15而与集成电路芯片10电性连接。整合在中介片中的有源与无源 元件可提供必要的电路功能予集成电路芯片，并提供当上述元件设置在集 成电路芯片中或封装基板所设置的印刷电路板上时所不可能产生的有利特 征。举例而言，将去耦电容器(Decoupling Capaci tor)设置在集成电路芯 片中会大幅增加芯片尺寸，而将去耦电容器设置在印刷电路板上则会造成 与金属路线及封装导线有关.的不受欢迎的寄生电感。可借由将去耦电容器 设置在相同电子封装中的邻近于集成电路芯片的中介片中的方式，来克服 这些与其他缺点。
然而，技术缺点仍存在于现有中介片之中。在设计与制造现有中介片 时，集成电路设计者(使用者、客户)必须先通过系统层级的模拟与验证，来 决定什么电路功能与元件参数将来自于中介片。封装设计团队通常致力于 设置定制的中介片，固定值的有源/无源元件形成在此中介片中以配合特定 集成电路产品。受到此性质的影响，包含现有中介片的电子封装在设计上 与制造上通常均非常昂贵。实际上，仅有大市场规模的集成电路产品可将 关于含有封装结构的中介片的成本予以合理化。此缺点已妨碍电子封装更 快且更广泛地采用现有中介片。有鉴于上述与其他在制作与使用现有中介 片上所衍生的问题，需要一种标准且可编程的中介片，其中此中介片可设计并制作成大规模的标准产品，且当受到适当编程时，可对定制的集成电 路产品供应特定电路功能。
由此可见，上述现有的半导体中介片及其在电子封装上的应用在产品 结构、制造方法与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改 进。为了解决上述存在的问题，相关厂—商莫不费尽心思来谋求解决的道,但 长久以来一直未见适用的设计被发展完成，而一般产品及方法又没有适切 的结构及方法能够解决上i^问题，此显然是相关业者急欲解决的问题。因 此如何能创设一种新的半导体中介片及其在电子封装上的应用，实属当前 重要研发课题的一，亦成为当前业界极需改进的目标。
陷，本发明人基于从事此类产品设计制造多年丰富的实务经验及专业知识， 并配合学理的运用，积极加以研究创新，以期创设一种新的半导体中介片 及其在电子封装上的应用，能够改进一般现有的半导体中介片及其在电子 封装上的应用，使其更具有实用性。经过不断的研究、设计，并经反复试作 样品及改进后，终于创设出确具实用1"介值的本发明
发明内容
-
本发明的目的在于，克服现有的半导体中介片存在的缺陷，而提供一 种新型的半导体中介片，所要解决的技术问题是使其可大幅缩減制造中介 片所需的周期时间(Cycle Tirae)与成本，非常适于实用。
本发明的另一目的在于，克服现有的半导体中介片存在的缺陷，而提供 一种新的半导体中介片，所要解决的技术问题是使其具有元件选择单元，可 选择性连接设在半导体中介片中的数个元件，而形成客制电路功能，进一 步可将此客制电路功能提供予集成电路芯片，以利集成电路芯片进行预期
应用，^v而更加适于实用。
本发明的还一目的在于，克服现有的半导体中介片存在的缺陷，而提 供一种新型的半导体中介片，所要解决的技术问题是使其借由将各种有源 与无源元件阵列整合至中介片之中，可通过所选择的元件的适当连接，而 获得具有所需元件参数的电路功能，从而更加适于实用。
本发明的再一目的在于，克服现有的电子封装存在的缺陷，而提供一种 新的半导体中介片在电子封装上的应用，所要解决的技术问题是使其可大 幅提升产品设计的弹性，且在制作成本上极具优势，从而更加适于实用，且 具有产业上的利用价值。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。为达 到上述目的，依据本发明的半导体中介片，至少包括
一基板；多个半导体元件所构成的一阵列，形成于该基板中，其中所述半导体
元件具有多个电子参数；
一或多个第一导电接触垫，形成在该基板的一第一表面上； 一或多个第二导电接触垫，形成在该基板的一第二表面上；
一或多个导电路径，穿过该基板并将所述第一导电接触垫的至少一者 连接至所述第二导电接触垫的至少一者；以及 一元件选择单元，形成于该基板中；
其中，该元件选择单元选择性地将所述半导体元件的至少 一者连接至 所述第一导电接触垫并形成-具有一所需电子参数的一虛拟元件。 前述的半导体中介片，其中该基板至少包括一硅层。 前述的半导体中介片，其中该基板至少包括一绝缘层。 前述的半导体中介片，其中所述半导体元件至少包括至少一有源半导 体元件。
前述的半导体中介片，其中该有源半导体元件至少包括金属氧化物半 导体场效应晶体管、双极接面晶体管、二极管、静电放电保护元件、与存 储器晶单元。
前述的半导体中介片，其中所述半导体元件至少包括多个无源元件。
前述的半导体中介片，其中所述无源元件至少包括电阻器、电容器、电 感器、传输线、熔丝与反熔丝、以及微机电系统。
前述的半导体中介片，'其中该元件选择单元是形成于该基板上的一或 多个定制的导电层。
前述的半导体中介片，其中该元件选择单元是一内连线矩阵形成于该 半导体中介片的多个上导电层中，'其中一次性可编程熔丝或抗熔丝设置在 所述上导电层的每一交叉点处。
前述的半导体中介片，其中该元件选择单元至少包括一可编程逻辑电 路，该可编程逻辑电路可读取一外部指令，并在该半导体中介片的所述半 导体元件之间形成连接。
本发明的目的及解决其技术问题还采用以下的技术方案来实现。为达 到上述目的，依据本发明的半导体中介片，至少包括
一基板； .
多个半导体无源元件所构成的一阵列，形成于该基板中，其中所述半
导体无源元件具有多个电子参数；
一或多个第一导电接触垫，形成于该基板的一第一表面上； 一或多个第二导电接触垫，形成于该基板的一第二表面上；以及 一或多个导电路径，穿过该基板，并将所述第一导电接触垫的至少一
者连接至所述第二导电接触垫的至少一者；其中，所述半导体无源元件可选择性地互相连接，以形成具有一所需 电子参数的一虚拟元件，且所述半导体无源元件可连接至所述第一导电接 触垫。
前述的半导体中介片，其中该基板至少包括一硅层。
前述的半导体中介片，其中该基板至少包括一绝缘层。
前述的半导体中介片，其中所述半导体无源元件至少包括电阻器、电 容器、电感器、传输线、熔丝与反熔丝、以及微机电系统。
前述的半导体中介片，其中所述半导体无源元件之间的选择性连接由 一元件选择单元所传导。
前述的半导体中介片，'其中该元件选^^单元是形成于该基板上的一或 多个定制的导电层。
前述的半导体中介片，其中该元件选择单元是一内连线矩阵形成于该 半导体中介片的多个上导电层中，'其中一次性可编程熔丝或抗熔丝设置在 所述上导电层的每一交叉点处。
前述的半导体中介片，其中该元件选择单元至少包括一可编程逻辑电 路，该可编程逻辑电路可读取一外部指令，并在该半导体中介片的所述半 导体无源元件之间形成连接。
本发明的目的及解决其技术问题另外还采用以下技术方案来实现。为
达到上述目的，依据本发明提出的电子封装，至少包括 至少一半导体中介片，.包括 一基板； .
一或多个第一导电接触垫，形成在该基板的一第一表面上； 一或多个第二导电接触垫，形成在该基板的一第二表面上； 一或多个导电路径，穿过该塞板并将所述第一导电接触垫的至少一者 连接至所述第二导电接触垫的至少一者；以及
多个半导体无源元件所构成的一阵列，形成于该基板中，所述半导体
无源元件具有多个电子参数，其中所述半导体无源元件可选择性地互相连 接且可连接至所述第一导电接触垫，而形成具有一所需电子参数的一虛拟 元件；以及
至少一半导体集成电路芯片，与该半导体中介片电性耦合。 前述的电子封装，其中-所述半导体无源元件之间的选"t奪性连接由一元 件选择单元所传导。
本发明与现有技术相比具有明显的优点和有益效果。借由上述技术方 案，本发明半导体中介片及其在电子封装上的应用至少具有下列优点及有 益效果
本发明的较佳实施例的 一优点为，形成在本发明的 一 中介片实施例中的数个元件可为元件选择单元加以选择性连接，而形成客制电路功能，进 而可将此客制电路功能耦合至集成电路芯片。
本发明的一较佳实施例的另一优点为， 一中介片的初始设计与制造成 本可为不同客户所共享与分摊，因此较佳可减低集成电路产品的成本与周 期时间。 —
综上所述，本发明提供了一种电子封装的可编程半导体中介片的各种 结构。具有各种数值的半导体元件阵列形成于中介片中。使用者可借由选 择性连接此阵列的半导体元件中的不同者与形成于中介片的表面上的接触 垫，来编程中介片，并形成具有所需值的"虚拟"元件。本发明还提供了 一种创新电子封装结构包括标准中介片以及一元件选择单元，其中此标准 中介片具有各种数值的未连接元件的阵列，且此元件选择单元选择性地连
电路芯片。本发明的方案可大幅縮减制、^中介片所需的周期时间(Cycle Time)与成本；由于具有元件选择单元，可选择性连接设在半导体中介片中 的数个元件，而形成定制的电路功能，进一步可将此定制的电路功能提供 予集成电路芯片，以利集成电路芯片进行预期应用；借由将各种有源与无 源元件阵列整合至中介片之中，可通过所选4爭的元件的适当连接，而获得 具有所需元件参数的电路功能；可大幅提升产品设计的弹性，且在制作成 本上极具优势，从而更加适于实用，且具有产业上的利用价值。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的 技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和 其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附 图，详细"j兑明如下。


图1是绘示与现有硅中介片耦合的集成电路芯片的剖面示意图，其中
此硅中介片与支撑封装基板耦合。
图2是绘示图1的硅中介片的剖面示意图。
图3是绘示依照本发明 一较佳实施例的俯视示意图。
图4是绘示图3的硅中介片100的剖面示意图的一部分。
图5是绘示依照本发明另一较佳实施例的一种硅中介片的剖面示意图
的一部分。
图6是绘示依照本发明又一较佳实施例的一种硅中介片的一部分的剖 面示意图。 ' -
图7A至图7C是绘示一实施例，其中"编程"预制基础阵列中介片，以 提供定制的电路功能。图8A至图8C是绘示另一实施例，其中在硅中介片完全形成后进行"编 程"预制基础阵列中介片。
图9A与图9B是绘示又一实施例，其中利用一特殊编程软体来执行"编
程" 一预制基础阵列中介片一
图IOA是绘示形成在一较佳实施例的中介片中的元件的排列的一部分。 图10B是绘示用以制作关于图10A所示的实施例的定制的元件连接的
逻辑开关。
图10C是绘示实施在一较佳实施例的中介片的电子封装的剖面图，其 中可编程且重新编程电路功能。
图ll是绘示应用本发明的较佳实施例的中介片时，协调封装动作的较 佳流程。
图12A至图12C是绘示电子封装的较佳实施例，其中本发明的较佳实 施例的硅中介片封入电子封装中。
主要元件符号说明
10: 集成电路芯片
10B: 集成电路芯片
30: 硅中介片
33: 硅基板
35: 绝缘材料
42: 电阻器
44:金属氧化物半导体场效应晶体管
50:封装基板55:焊球
65:封装导线100:中介片
100A:硅中介片100B:硅中介片
105:电性连接105A:连接
105B:连接115:导电结构
115A:焊锡凸块115B:焊锡凸块
117:无源元件130:基板
130A:第一多晶硅层134:介层窗
135:绝缘材料136:晶体管
136A:源极/漏纟及端136B:栅极电极
136C:栅极介电质137:二极管
137A:PN接合137B:端点
139:电阻器140:导电板
140A:第二多晶硅层141:第一介电材料
11
10A: 集成电路芯片15焊锡凸块
32内连线
34穿过硅的介层窗
41电容器
43电感器142介电层143内连线
144定制的介层窗凹口145:内连线
146第三绝缘材料147绝缘层
148表面149保护层
150元件选择单元155焊球
160导热材料 '165封装导线
170散热片200转接器
215A:输入端215B:输出端
230本体240通道
245反熔丝243A:金属导线
243B:介层窗243C:介层窗
300:有源/无源元件305.导电绕线轨道
305A:导电4九道305B:导电轨道
320:绕线开关320A:多工器
32 0B:緩冲器325:输入/输出晶单元
CI:电容器C2:电容器
C3:电容器C4:电容器
LI:电感器
具体实施例方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功 效，以下结合附图及较佳实施例，对依据本发明提出的半导体中介片及其在 电子封装上的应用其具体实施方式
、结构、方法、步骤、特征及其功效，详 细说明如后。
本发明将以在特定背景中的较佳实施例的方式来加以描述，这些特定 背景即为标准化、使用者可编程硅中介片结构及其制造方法，其中此标准 化、使用者可编程硅中介片结构具有呈阵列排列的数个无源及/或有源元
图3是绘示依照本发明一较佳实施例的俯视示意"图，^中绘示出数个 无源元件在中介片100中的安排。.中介片100包括基板130,其中此基板 130是由硅所组成，然而也不排除采用其他适合的半导体材料，尤其是例如 锗化硅、砷化镓、与磷化铟，以及其他适合的非半导体中介片基板材料，例 如树脂、陶瓷与聚酰亚胺。中介片100亦可包括至少一电性绝缘材料135 (参 见图4)形成于基板130的顶面上。可将有源及/或无源元件形成在中介片 100中，以将电路功能耦合至与中介片100电性连接的集成电路芯片(未绘 示)。电性绝缘材料135用以提供中介片100的各种有利特征，例如防止形成在中介片的各种元件短路、提供电容器介电材料等等。绝缘材料可由种
种介电材料，例如二氧化石圭(Si02)、氮化硅(Si3N4)、以及高介电常数材料 所组成，然而也不排除其他适合的介电材料。
图3亦绘示出数个导电结构115形成在目前的中介片的较佳实施例的 上表面上。导电结构115可为由导电材料所组成的球、凸块、圆柱、柱状 物或其他结构，例如焊锡、金属或金属合金，以利电性连接至形成于附设在 中介片IOO的集成电路芯片(未绘示)中的半导体元件。在较佳实施例中，焊 锡凸块用以形成对集成电路.芯片的电性连接。
图3的锯齿状圆环围住较佳实施例的 一 中介片100的下表面的一部分， 在图3中图示出数个无源元件的较佳排列。可看出未连接的无源元件阵列 形成于中介片。选择每个阵列中的无源元件117的参数，如此一来，举例 而言，借由在电容器阵列的数个预设电容器之中形成适当串联及/或并联的 数个电性连接105,可获得所需的电容值。换言之，借由选择性地连接阵列 中这些元件中的许多元件，而形成具有所需值的一 "虚拟"元件。在一类 似方法中，借由利用一阵列中的数个预设电阻器与电感器所形成的适当连 接，可获得符合集成电路芯片的一种应用的所需电阻值或电感值。集成电 路芯片的电性连接可通过中介片100的上表面上的导电结构115,例如焊锡 凸块而形成。
图4是绘示硅中介片1-00的剖面示意图的一部分，其中图案化的电容 器阵列设置在中介片100的绝缘材料135中。在图4中，可看到电容器阵 列中的数个电容器垂直形成于绝缘材料135中，其中绝缘材料135叠设在 硅基板130的表面上。这样的安排在基板空间利用上提供相当大的优势，而 可使大量电容器形成于有限面积的中介片基板上。形成在这样一个阵列中 的数个电容器可包括金属-绝缘体-金属(MIM)电容器、多晶硅-绝缘体-多晶 硅(PIP)晶体管、金氧半导体电容器或适合于各种应用的其他型态电容器。 如图4所示，MIM电容器Cl包括一对导电板140以及一介电层142。每个 导电板140连接至垂直导电内连线143,其中垂直导电内连线143向上延伸 至表面148。对于表面148，将参照图7而更详细描述于下，其中表面148 在此有时称为中间界面。导电板140可由金属，例如铝(A1)、铜(Cu)、鴒 (W)或其他适合的金属/金属'合金材料所组成。介电层142可例如为二氧化 硅、氮化硅、钡锶钬(Barium Strontium Titanate; BST)、氧化铝(A1203)/ 五氧化二钽(Ta205)堆叠夹层、或其他高介电常数材料。内连线143可由相 同或不同于导电々反140的导电材料'所组成。在一较佳实施例中，内连线143 至少包括金属，其中此金属选自于由铝、铜、银(Ag)、钨及其组合，然而 其他金属/金属合金亦包含在本发明经考量过的范围内。PIP电容器，例如 电容器C2，较佳是供类比应用，且设置在图案化的第一多晶硅层130A与图案化的第二多晶硅层140A,其中第一多晶硅层130A形成于基板130中，第 二多晶硅层140A形成于绝缘材料135中。薄氧化层形成于二多晶硅层之间 以达到所需的电容值，然而其他适合的介电材料并不排除在外。在本发明 的较佳实施例中，电容器的数个导电板具有不同介电材料形成于之间，以 产生电容器阵列，且这些导电板可图案化成不同尺寸、不同形状，其中电 容器阵列至少包括相当多种未连接的电容器，通过适当连接所选择的电容 器，可从这些电容器获得集成电路应用所需的电容值。
图4亦绘示设置在中介片100中的元件选择单元150的例子，其中元 件选择单元150选择性地连接导电内连线14 3，且导电内连线14 3连接至位 于表面148上的元件终端，以形成所需电路功能，并提供此功能给中介片 100的上表面上的导电结构-115。在图4所示的例子中，电容器C1、 C3与 C4的内连线143的浮置端借由位于元件选择单元150中的电性连接105而 形成串联，因此可获得焊锡凸块115A和115B、与耦合至附设在中介片100 的所需集成电路芯片(未绘示)之间.的所需电容值。应该了解的一点是，图4 所示的元件选择单元150的例子的揭露是用以表达元件选择单元是应用在 中介片100中，以形成定制的元件连接，并将此连接耦合至焊锡凸块等导 电结构115的概念。因此，不应该理解元件选4奪单元是限制为如图4所示 的中介片IOO的上层中的结构。元件选冲奪单元150的许多实施例已应用在 较佳实施例的中介片100中。元件选4奪单元150的替代实施例的细节将于 以下的图7至图10中讨论。提供具有较宽间距的焊球155于硅中介片100 的第二表面上，以对封装基板(未绘示)形成电性连接，如熟习此项技艺者 所知。在关于图4的实施例'中，可形成其他无源元件阵列，例如电阻器、电 感器、传输线、熔丝/反熔丝、微机电系统(MEMS),于中介片IOO的其他区 域中。在类似方式中，借由元件选择单元150,可获得所需无源元件参数。
图5是绘示依照本发明另 一较佳实施例的一种硅中介片100的剖面示 意图的一部分。为避免重复，相同符号与字母如同应用在图3与图4般，亦 应用在图5的各种元件。而且，图3与图4所描述的元件可在此再次详细 描述。如图5所示，借由形成且图案化数个导电区，例如硅基板中经掺杂 的硅区、未掺杂的多晶硅区以及硅化金属的多晶硅区，可将至少包括相当 多电阻器139的电阻器阵列形成于硅基板130中。为了形成具相当多电阻 值的数个电阻器，图案化的区域的形状、尺寸与掺杂浓度可加以变化。在 本实施例中，形成数个呈弯曲矩形电阻器，然而不排除其他电阻器形状。MIM 电容器阵列形成于电阻器阵列之上，且MIM电容器阵列与电阻器阵列为第 一介电材料141所隔开，其中第一介电材料141可例如为二氧化硅、氮化 硅或其他适合的绝缘材料。利用在绝缘材料135中形成且图案化第一与第 二金属或金属合金层，可制作出电容器的下导电板140与上导电板140。设置第二介电层142,以隔开这些电容器导电板140，其中第二介电层142与 介电材料141相同或不同。.在本实施例中，介电层142可为二氧化硅、氮 化硅、钡锶钛、氧化铝/五氧化二钽堆叠夹层、或其他高介电常数材料。可 将这些导电板140图案化成任何所需形状，然而一较佳电容器具有矩形导 电板。由第三导电材料所制成的电感器L1阵列形成于电容器、电阻器阵列 堆叠之上，且为第三绝缘材料146所隔开，其中第三绝缘材料146的介电 材料相同或不同于制作第一介电材料141与介电层142的介电材料。在本 实施例中，电感器阵列至少包括相当多呈螺旋状的平板电感器，其中这些 平板电感器是由导电材料，例如金属或金属合金所组成，然而不排除其他 的导电材料与电感器形状。
熟习此技艺者可了解到，借由将电感器形成于本实施例的中介片中的 上导电层中，可将高精确的电感值耦合至附设在焊锡凸块等导电结构115 的集成电路芯片(未绘示)，'因为与位于上方的金属导线有关的不受欢迎的 寄生电感可获得大幅缩减。熟习此技艺者亦可确认，亦可以类似方式，将 其他无源元件阵列，例如传输线、熔丝/反熔丝、微机电系统等等，形成于 已存堆叠之上。以如同本实施例的堆叠方式所形成的无源元件阵列有利于 便利的存取，这样的存取是^v坐落在中介片100上的集成电路芯片，并通 过焊锡凸块等导电结构115而至各种类型的大量无源元件，同时可将与导 电线路有关的寄生效应尽可能地降到最小。
如图5所示，阵列中的无源元件的终端连接至垂直内连线143,其中这 些内连线143向上延伸至表面148。形成于较佳实施例的中介片100中的元 件选择单元150选择性地连接选定元件的浮置端，并耦合所需无源值(电容 值、电阻值、电感值或其组合)至通过焊锡凸块等导电结构115而附设于中 介片100的集成电路芯片(未绘示)。在图5所示的例子中，通过元件选择 单元15 0可获得具有所需参数的电阻-电感-电容(RLC)'网路，并经由焊锡凸 块115A与115B而将RLC网路耦合至集成电路芯片(未绘示)，以供其进行 预期应用。此外，元件选择单元150的替代实施例的细节将于以下的图7 至图10中讨论。
图6是绘示依照本发明又一较佳实施例的一种硅中介片的一部分的剖 面示意图。此外，为避免重复，相同符号与字母如同应用在图3、图4与图 5般，亦应用在图6的各种元件。而且，图3、图4与图5所描述的元件可 于此再次详细描述。在图6的中介片100中，除了无源元件阵列(未绘示) 形成于其中外，数个有源元件阵列，例如金属氧化物半导体场效应晶体管 (MOSFET) 136与二极管137，.亦形成于基板130中。当说明元件形成于基板
元件，且通常是描述为^形成在基板中。晶^^管136包括源极/^极端136A:栅极电极136B与栅极介电质136C。晶体管136可包括n型沟道或p型沟道 M0SFET。 二极管137包括PN接合137A与端点137B，在本实施例中，二极 管137较佳是应用在温度感测与静电放电(ESD)保护上。在一有源元件阵列 中，形成有各种元件参数的大量有碍、元件，以利较佳实施例的中介片中的 所需电路功能的形成。有源元件的端点可连接至垂直内连线143，其中这些 内连线向上延伸至表面148。形成于较佳实施例的中介片中的元件选择单元 150选择性地连接选定的有源及/或无源元件的浮置端，并将所选择的元件 经由焊锡凸块等导电结构115而耦合至集成电路芯片(未绘示)，以满足集 成电路芯片的预期功能。如上所述，元件选择单元150的替代实施例的细 节将于以下的图7至图10中讨论。
熟习此技艺者可了解到，在上述较佳实施例中所描述的有源/无源元件 阵列是揭露来表达一概念，其中此概念即为借由将各种有源与无源元件阵 列整合至中介片之中，可通过所选择的元件的适当连接来获得具有所需元 件参数的电路功能。因此，不应该理解有源/无源元件阵列限制为在此所提 出的实施例。举例而言，可蒋双极接面晶体管(BJT)阵列形成于中介片中，以 提供类比功能；可将存储器阵列形成于中介片中，以利从所附设的集成电 路芯片中快速存取数据，等等。
熟习此技艺者亦可确认，借由在上述揭示的较佳实施例的中介片中形 成元件选择单元150，可产生一般用途且可重新装配的中介片，其中此中介 片可独立制作，且可"被编程"以形成相配于集成电路芯片的所需电路功 能，借以满足特定应用。
通上述关于较佳实施例的结构的揭露，熟习半导体技艺者可了解到， 可将用来制作半导体集成电路芯片的半导体处理技术实施在制作较佳实施 例的中介片中的有源/无源元件的制作上。举例而言，可应用薄膜沉积制程， 例如旋转涂布、溅镀、化学气相沉积与电镀，以在中介片基板上形成导电 与介电层。举例而言，可利用掺杂制程，例如扩散与注入，来增加半导体 材料的掺质，以达到所需的导电性。举例而言，可利用微影来将光掩模上 的图案转移至基板上的材料层。举例而言，可在微影后进行蚀刻制程，以 移除不想要的材料层，且在接下来的处理步骤中，可应用平坦化技术，例 如"回蚀刻(Etching-back)"与化学机械研磨(CMP),来形成平坦表面。可 应用结合上述与其他必要处理步骤的处理流程来制作较佳实施例的中介片 结构。从图7开始，将对较佳实施例的形成中介片的各种方法进行描述，且 重点着重在元件选择单元150的制作方法上，借以形成较佳实施例的中介 片中所需的电路功能。如同通过下列的例子所将进行的说明，在许多不同 阶段有许多"编程"中介片的方法。举例而言，可在一中介片形成前，通
过一次性且永久的连接，来硬连线数个中介片阵列中数个所需元件。在另一例子中，可在一中介片完成制造后，连接数个中介片阵列中的数个所需元 件。在又一例子中，可在整个电子封装完成且设置在印刷电路板上之后，再 进行"编程"。于再一实施例中，可编程或重新编程中介片，以提供满足不 同集成电路芯片应用的不同电路功能。
图7A至图7C是绘示形成中介片100的元件选择单元150的一种实施 例。如图7A所示，预先形成数个有源/无源元件阵列(基础阵列)，例如图4 至图6中所描述的那些阵^于中介片基板中。元件端通过内连线143形成 电性连接，其中这些内连线143向上延伸至实质平坦表面148。如图7B所 示，沉积绝缘层147，例如化学气相沉积二氧化硅，于表面148上。对绝缘 层147进行使用定制的光掩模的微影制程，以图案化所需元件连接，接着 利用蚀刻制程，例如反应性离子蚀刻(RIE)等离子蚀刻，以形成数个定制的 介层窗凹口 144。接着，在基板表面上进行全面性的金属沉积制程，例如铝 或铜化学气相沉积，且可进行第二微影/蚀刻制程，以图案化并形成定制的 元件连接105A。如图7C所示，接着沉积保护层149,例如化学气相沉积氮 化硅于基板表面上。依序进行微影、蚀刻、金属沉积制程，以形成连接105B。 然后，进行最终焊锡凸块形成制程，以形成数个焊锡凸块等导电结构115，其 中这些导电结构115与连接.105B电扭连接。完成上述制程步骤后，立即形 成定制的电性连接，例如图3至图6所示的连接，于所选择的元件端的内 连线143与焊锡凸块等导电结构115之间，而可将所需电路功能耦合至附 设在中介片100的集成电路芯片(未绘示)。
具有基础^列的中介片(基础阵列中介片);布局图书馆中进行选取，并借 由设计一或多层上导电层的定制的光掩模以定义内连线于数个元件之间而 完成中介片。既然对一中介片而言仅有内连线是独特的，因此基础阵列中 介片可为许多不同电路设计者所使用。致力于中介片的设计者较佳可不断 地发展与更新基础阵列中介片设计，以提供广泛的集成电路应用。可了解 的一点是，此方法可大幅缩减制造中介片，乃至于电子封装所需的周期时 间。初始中介片设计与制造的成本可由许多集成电路计画来分摊。如同熟 习此项技艺者所能了解的，其他用来形成集成电路中 一次性且永久的定制 的连接的技术，例如激光修整(Laser Trimming),亦可应用来形成硅中介 片的较佳实施例。 .
图8A至图8C是绘示另一实施例，其中在硅中介片完全形成后进行"编 程"预制基础阵列中介片。如图8A所示，制作较佳实施例的基础阵列硅中 介片100来作为适合于特定领域的集成电路应用的商用现成中介片，例如 提供高速网路电路产品去耦电容器的中介片。可将附有适当规格，例如中 介片尺寸、中介片材料、热膨胀系数、焊锡凸块几何形状、焊锡凸块间距、适合应用、可用的电路功能、参数范围等等的中介片供应给集成电路设计 者(使用者)。
一使用者可"编程，，'此现成基础阵列中介片，并借由形成如
图8B所示的定制的转接器200，来提供所需电路功能给特定集成电路设计。 在此实施例中，定制的转接器200扮演描述于图3至图6的元件选择单元 150，且形成为独立结构。在图8B中，使用者所创造的转接器200包括本 体230,其中本体230是由热膨胀系数接近集成电路芯片与硅中介片100的 热膨胀系数的绝缘材料所组成。在本实施例中，可利用数种材料来制作转 接器200,其中这些材料例如为玻璃环氧印刷板(Glass Epoxy Printed Plate)、聚酰亚胺胶带印刷板(Polyimide Tape Printed Plate)以及陶乾 板(Ceramic Plate),然而并不排除其他材料的使用。可将导电片注入绝缘 本体230中，其中导电片较佳为金属或金属合金，例如铝与铜。举例而言，金 属导线243A是由上述导电片所组成，以使定制的电性连接介于形成在转接 器200底面的输入端215A(例如焊锡凸块与焊锡球)与形成在转接器200顶 面的输出端215B(例如焊锡凸块与焊锡球)之间。对介层窗243B钻孔并电镀， 以使金属导线243A与转接器200的顶面及底面上所选择的端点电性连接， 如图8B所示。在制作图8B的金属导线243A与介层窗243B时，分别将二 镀铜的玻璃纤维平板钻孔，并在孔洞中进行电镀以形成介层窗。接着，蚀 刻平板表面上的铜，而仅在需要内连导线的处留下铜。接着，将胶片 (Prepreg)[未硬化环氧树脂(Uncured Epoxy Resin)]插入玻璃纤维板并层 压在一起。然后，可能需进行另一钻孔步骤，以形成穿过转接器的介层窗，例 如介层窗243C。如图8C所示，可通过位于转接器200的底面与顶面上的输 入端215A与输出端215B,例如由焊锡凸块所组成，而在集成电路芯片(未 绘示)与硅中介片IOO之间形成定制的电性转接。举例而言，在一现行实施 例中，可形成超过一层导电片于转接器200中，以利更多电性连接、或以 提供专用电源与接地层来降低电性杂讯。制作转接器200所使用的步骤类 似于制作传统多层印刷电路板所使用的步骤，因而熟习此项技艺者可轻易 实施制作转接器200的步骤。
本实施例不要求电路设计者专注于中介片的设计。 一使用者可简单地 自卖主目录中选择关掉一标准预制基础阵列中介片，且借由形成定制的转 接器来"启动"此标准预制.基础阵列中介片，其中定制的转接器是利用制 作传统印刷电路板所使用的材料与步骤，这些材料与步骤更具成本效益且 广泛可见。熟习此项技艺者可确认的是，本实施例可使一种硅中介片型态 应用于许多不同集成电路计画。
图9A与图9B是绘示又一实施例，其中利用一特殊编程软体来执行"编 程" 一预制基础阵列中介片。图9A是绘示又一实施例的中介片的剖面示意 图，其数个内连线矩阵形成于基础阵列中介片100的数个上金属层中。连续的绕线通道240垂直或水平4亍进，如图所示。 一次性可编程反熔丝
(0ne-time Programmable Antifuse) 245 i殳置在绕线导线的交叉点。如熟习 此项技艺者所熟知的，反熔丝是一元件，且此元件最初具有高电阻率(实际 上是一开路)，且在施加编程电压时将变成低电阻。'当从中介片开发者/卖 主收到本实施例的中介片时，有编程板与编程软体提供给使用者。在较佳 实施例中，编程板包括中介片插槽与电脑的界面，其中编程软体安装在此 电脑中。当特定编程讯号(电压)通过焊锡凸块所构成的导电结构115应用 在中介片时，所需交点的电阻可永久地下降至非常小的电阻值(实际上为闭 路)，其中中介片附设在编程板的插槽。如图9B所示的编程过程完成时，较
中:片中，、将熔丝形成在绕线导线的交叉处，、且当 一特殊程式指i高电流 烧断不想要的熔丝而在其上形成永久开路时，即形成定制的连接。
在又一实施例中，可编程且重新编程中介片，以提供满足不同集成电 路芯片应用的不同电路功能。可在整个电子封装制作完成后，再进行"编 程"。图IOA是绘示依照本实施例的中介片的俯视示意图。图10A中的锯齿 形圆圏所包含的是较佳实施例的中介片100的下方表面的一部分，在图10A 中图示出数个无源元件的一种较佳安排。可看出的一点是，数个有源/无源 元件300阵列形成于一中介片中，类似于图3所示的那些有源/无源元件阵 列。导电绕线轨道305垂直或水平行进于这些元件阵列之间。这些绕线轨 道305终止在绕线开关320,且环绕一元件的每一转角，如图IOA所示。绕 线开关320可根据储存在形成于中介片中的例如静态随机存取存储器 (SRAM)(请参见图IOB)中的指令，而选择性地将一元件端连接至绕线轨道。 因此，借由将外部指令读入SRAM中，可将本实施例的中介片加以编程。可 形成数个输入/输出(1/0)晶单元325环绕数个元件阵列，其中这些I/O晶 单元可作为往这些元件阵列的输入、输出、或双向讯号路径。如图10B所 示的例子，通过来自SRAM的控制讯号，绕线开关320中的二输入的多工器 320A可选择性地将元件300,例如如图所示的电阻，的输入连接至二导电轨 道305A之一者，而通过由SRAM所控制的绕线开关320中的緩冲器320B，可 将元件300的输出驱动至三导电轨道305B的任一者。
图10C是绘示实施在另一较佳实施例的中介片100的电子封装的剖面 图。封装后，硅基集成电路芯片IO通过焊锡凸块等导电结构115而附设在 中介片100的上表面。中介片100中数个穿过硅的介层窗134提供焊锡凸 块等导电结构115与附设在中介片100的底侧的数个焊球155之间的直接 导电路径。穿过硅的内连线145连接至焊球155，并提供可编程阵列的输入 /输出晶单元325电性连接。中介片100的底侧通过焊球155而附设于封装 基板50，接着通过封装导线165而电性连接至印刷电路板(未绘示)。在较佳实施例中，上述的印刷电路板为与一电脑连接的编程板，借由此电脑，使
用者可发展定制的程式并将.此程式传-送至电子封装，如图10C所示。二者
择 一 地，上述的印刷电路板可为具有嵌入式中介片编程电路的产品板
(Product Board),所需电路功能可原位(In-situ)形成于中介片中并耦合 至集成电路芯片。在任一情况下，使用者可编程且重新编程本实施例的中 介片100直至达成所需的产品性能'。
由于上述的标准可编程中介片的出现，在制造集成电路产品的电子封 装上，可提供集成电路设计者或使用者(客户)极大的弹性与成本优势。在 较佳实施中，于集成电路产品的发展阶段时，电路设计者可发展一个评估 板，在此评估板中采用较昂贵的"可重新编程"封装方案，且此封装方案结 合原型集成电路芯片与可重新编程的中介片，以决定什么互补电路功能与 元件参数是中介片要达到所需电路性能所应要求的。除了电路性能外，这样 的决定亦可能受到其他设计、制造以及生意相关的因素，例如成本价格、中 介片的制造成本、封装成本以及周期时间等等的影响。在选择成品的最合 适中介片时，设计者必须在中介片的成本与性能上取得均衡。
当于发展阶段后获得所需的中介片规格(例如电路功能、元件参数、中 介片型式)时，集成电路产品即进入量产阶段。客户可与中介片卖主、电路 芯片制造者(例如铸造厂)以及装配站协调，来生产大尺寸的封装产品。举 例而言，在评估板上的系统层级下，完成集成电路的设计以及原型电路芯 片的评估后，完成集成电路布局数据库，并选定中介片参数。将电路布局 数据库传送至半导体制造场所(FAB)来进行量产。将FAB所制造的晶圆运送 至装配站以进行封装。在选取提供例如射频功能给集成电路产品的中介片 时，客户可传送中介片规格给独立中介片卖主，并详细指明"定制的光掩模 (Custom Mask)"是即将应用在中介片制造的方案。接着，客户可从预先发 展出的基础阵列中介片图书馆中选择所需基础阵列中介片布局数据库，并 针对元件内连线设计一或多个定制的光掩模。例如，中介片卖主可制造充 分发展的中介片布局数据库(具有一或多个定制的光掩模)，并可将完成的 中介片传送至装配站以进行封装。在装配站时，客户可选择配合集成电路 芯片与硅中介片的适当封装方案，以达成所需电路性能。所述的顾客导向 封装流程图示于图11中。
已经应用许多不同封装结构来将形成于较佳实施例的可编程中介片中 的电路功能耦合至集成电路芯片。除了图IOC所示中，单一集成电路芯片 通过焊锡凸块等导电结构115而附设于单一可编程硅中介片的例子之外，以 下为封装的一些替代实施例,以说明另外的重要特征。为避免重复，相同 的数字与字母使用于替代实施例中，就像使用于图12A中。而且，图12A 中所描述的元件在此可能不会再次详细描述。图12A是绘示一种封装的一替代实施例，其中此封装包括连接至可编
程中介片IOO的二集成电路芯片IOA与IOB。此实施例应用在例如当集成电 路芯片IOA与10B是利用不同处理技术所制造以提供不同电路功能的情况 下。穿过硅的介层窗134较佳可形戍于中介片IOO的第一区中，以利对集 成电路芯片10A的快速存取，而元件阵列较佳可形成在邻近于集成电路芯 片IOB的第二区之中，其中最需要中介片提供互补电路功能。
图12B是绘示一种封装的另一替代实施例，其中此封装包括连接至二 硅中介片IOOA与IOOB的一集成电路芯片10。此实施例可应用在例如当需 要超过一个中介片来提供集成电路芯片IO所需电路功能、以及来提供集成 电路芯片10与封装基板50之间的电性适应的情况下。
图12C是绘示一种封装可编程硅中介片的又一实施例，其中具有有源 元件阵列，例如热二极管与金氧半导体晶体管阵列，的硅中介片100连接至 集成电路芯片10，以在封装中提供例如温度监控能力。在此实施例中，可将 导热材料160，例如导热膏G-751、 7762或X23-7783D填入封装中,以 将集成电路芯片IO与硅中介片IOO所产生的热传导到封装之外。亦可应用 由例如导热金属所组成的散'热片170,而借由使热能快速扩散在较大的表面 区域上的方式来冷却芯片。
虽然本发明及其优点已详细描述于上，然而应该了解的一点是，在不 脱离如后附权利要求所界定的本发明的精神和范围内，在此当可作各种变 化、替代与更动。举例而言，可在一封装中形成数个集成电路芯片与数个 较佳实施例的硅中介片。例如另一例子，较佳实施例的封装可包括环氧树 脂填料填充于集成电路芯片与中介片之间、以及中介片与封装基板之间，以
提供更可靠的电性连接，并保护连接集成电路芯片、硅中介片与封装基板 的焊锡凸块不受外界污染，如同熟习此项技艺者所了解。在另一例子中，可 利用其他半导体材料(例如锗化硅、砷化镓、磷化铟)或非半导体材料(例如 树脂、陶瓷、聚酰亚胺)来，H乍较佳实施例的可编程中介片，其中这些材料 可提供匹配于集成电路芯片的热膨胀系数。
此外，本申请的范围并不限制于说明书中所描述的制程、机器、制造、 物质组成、方式、方法与步骤的特定实施例中。如同在此技术领域中具有 通常知识者可从本发明的揭露中轾易了解到的是，现存或日后将发展出的 制程、机器、制造、物质组成、方式、方法与步骤，当其可与如同在此所 描述的相关实施例执行实质相同功能或达成实质相同结果时，均可根据本 发明而加以应用。因此，所附权利要求意欲将这类的制程、机器、制造、物 质组成、方式、方法或步骤包含于其范围中。
权利要求
1、一种半导体中介片，其特征在于至少包括一基板；多个半导体元件所构成的一阵列，形成于该基板中，其中所述半导体元件具有多个电子参数；一或多个第一导电接触垫，形成在该基板的一第一表面上；一或多个第二导电接触垫，形成在该基板的一第二表面上；一或多个导电路径，穿过该基板并将所述第一导电接触垫的至少一者连接至所述第二导电接触垫的至少一者；以及一元件选择单元，形成于该基板中；其中，该元件选择单元选择性地将所述半导体元件的至少一者连接至所述第一导电接触垫并形成具有一所需电子参数的一虚拟元件。
2. 如权利要求1所述的半导体中介片，其特征在于其中该基板至少 包括一硅层。
3. 如权利要求1所述的半导体中介片，其特征在于其中该基板至少 包括一绝缘层。
4. 如权利要求1所述^半导体中介片，其特征在于其中所述半导体 元件至少包括至少 一有源半导体元件。
5. 如权利要求4所述的半导体中介片，其特征在于其中该有源半导 体元件至少包括金属氧化物半导体场效应晶体管、双极接面晶体管、二极 管、静电放电保护元件、与存储器晶单元。
6. 如权利要求1所述的半导体中介片，其特征在于其中所述半导体 元件至少包括多个无源元件。
7. 如权利要求6所述的半导体中介片，其特征在于其中所述无源元 件至少包括电阻器、电容器、电感器、传输线、熔丝与反熔丝、以及微机 电系统。
8. 如权利要求l所述的半导体中介片，其特征在于其中该元件选择 单元是形成于该基板上的一或多个定制的导电层。
9. 如权利要求1所述的半导体中介片，其特征在于其中该元件选择 单元是一内连线矩阵形成于该半导体中介片的多个上导电层中，其中一次 性可编程熔丝或抗熔丝设置在所述上导电层的每一交叉点处。
10. 如权利要求1所述的半导体中介片，其特征在于其中该元件选择 单元至少包括一可编程逻辑电^各，该可编程逻辑电^各可读耳又一外部指令，并 在该半导体中介片的所述半导体元件之间形成连接。
11. 一种半导体中介片，其特征在于至少包括一基板；多个半导体无源元件所构成的一阵列，形成于该基板中，其中所述半导体无源元件具有多个电子参数；一或多个第一导电接触垫，形成于该基板的一第一表面上； 一或多个第二导电接触垫，形成于该基板的一第二表面上；以及 一或多个导电路径，穿过该基板，并将所述第一导电接触垫的至少一者连接至所述第二导电接触垫的至少一者；其中，所述半导体无源元件可选择性地互相连接，以形成具有一所需电子参数的一虚拟元件，且所述半导体无源元件可连接至所述第一导电接触垫。
12. 如权利要求ll所述的半导体中介片，其特征在于其中该基板至 少包括一硅层。
13. 如权利要求11所述的半导体中介片，其特征在于其中该基板至 少包括一绝缘层。
14. 如权利要求11所述的半导体中介片，其特征在于其中所述半导体 无源元件至少包括电阻器、电容器、电感器、传输线、熔丝与反熔丝、以 及孩i才几电系统。
15. 如权利要求11所述的半导体中介片，其特征在于其中所述半导 体无源元件之间的选择性连接由 一元件选择单元所传导。
16. 如权利要求15所ii的半导体中介片，其特征在于其中该元件选 择单元是形成于该基板上的一或多个定制的导电层。
17. 如权利要求15所述的半导体中介片，其特征在于其中该元件选 择单元是一内连线矩阵形成于该半导体中介片的多个上导电层中，其中一次性可编程熔丝或抗熔丝设置在所述上导电层的每一交叉点处。
18. 如权利要求15所述的半导体中介片，其特征在于其中该元件选择 单元至少包括一可编程逻辑电路，该可编程逻辑电路可读取一外部指令，并
19. ' 一种电子封装，、其特征在^f:至少包括''' 至少一半导体中介片，包括一基板； _一或多个第一导电接触垫，'形成在该基板的一第一表面上； 一或多个第二导电接触塾，形成在该基板的一第二表面上； 一或多个导电路径，穿过该基板并将所述第 一导电接触垫的至少 一者连接至所述第二导电接触垫的至少一者；以及多个半导体无源元件所构成的一阵列，形成于该基板中，所述半导体无源元件具有多个电子参数，其中所述半导体无源元件可选择性地互相连接且可连接至所述第一导电接触垫，而形成具有一所需电子参数的一虚拟元件；以及至少一半导体集成电路芯片，与该半导体中介片电性耦合。
20.如权利要求19所述的电子封装，其特征在于其中所述半导体无源元件之间的选择性连接由 一元件选择单元所传导。
全文摘要
一种电子封装的可编程半导体中介片的各种结构。其中形成有具有各种数值的半导体元件阵列。借由选择性连接此阵列的半导体元件中的不同者与形成于中介片的表面上的接触垫可编程中介片，形成具有所需值的“虚拟”元件。一种电子封装结构，包括标准中介片以及一元件选择单元，其中标准中介片具有各种数值的未连接元件的阵列，且此元件选择单元选择性地连接标准中介片中的半导体元件阵列中的不同者与封装在电子封装中的集成电路芯片，进而可将形成的客制电路功能耦合至集成电路芯片。一种制造前述的可编程半导体中介片与电子封装的方法。所述中介片的初始设计与制造成本可为不同客户共享与分摊，因此可降低成本。
文档编号H01L23/48GK101315914SQ20071030226
公开日2008年12月3日 申请日期2007年12月24日 优先权日2007年5月29日
发明者彭迈杉, 许昭顺, 赵智杰 申请人:台湾积体电路制造股份有限公司