专利名称：功率mosfet的晶片级芯片规模封装的制作方法
技术领域：
本发明涉及功率电子器件的封装，更具体地涉及一种功率MOSFET的晶 片级芯片规模封装及相关封装工艺。
背景技术：
晶片级芯片规模封装产生具有相似于或稍大于半导体芯片的尺寸的半导 体封装。通常，半导体封装形成在具有多个半导体芯片的晶片上，然后独立 的封装从该晶片上切割而成。在功率MOSFET的情况下，源极和栅极触点区域通常位于芯片的正面， 而漏极位于金属化的芯片背面。在功率MOSFET的晶片级芯片规模封装中， 漏极必须延伸到芯片正面，或者可以用包括两个芯片的共漏结构，使用于电 连接到印刷电路板的焊球能够形成在芯片的同一个正面的金属区上。但是， 在各种情况下，金属化的背面还是必须的和/或有利的。在功率MOSFET的晶片级芯片规模封装的制造中存在特定的挑战。更具 体地，在下凸点金属镀层(UBM, Under Bump Metallization)工艺中常规使 用化学镀，因为不需要掩模，因此既简单成本又低。由于背面金属通常与晶 片正面的金属不同，如果背面没有适当保护，则在化学镀处理期间可能发生 化学镀剂的污染。常规上，在化学镀工艺中阻挡化学镀剂和化学镀温度的薄膜带或光刻胶 的临时保护层被涂敷于背面金属上。化学镀工艺完成之后，临时保护层必须 去除。涂敷和后继的去除临时保护层的步骤增加了封装工艺的总体复杂性， 提高了成本却降低了产量。作为对保护晶片背面的替代，在化学镀步骤之后可以进行背面研磨和背 面金属化的步骤。但是，该工艺流程也不是总是能进行和/或方便的。因此就存在对于功率MOSFET的晶片级芯片规模封装工艺的克服先有 技术的限制的需要。最好该工艺对下凸点金属镀层采用化学镀并且提供易于以低成本和高效率的方式制造的功率MOSFET的晶片级芯片规模封装。 发明内容本发明的目的在于提供一种功率MOSFET的晶片级芯片规模封装，其对 下凸点金属镀层采用化学镀，并且制造成本低，制造效率高。为达上述目的，本发明提供一种功率MOSFET的晶片级芯片规模封装， 该方法包括如下步骤向晶片背面以及晶片正面上的多个接触区化学镀Ni; 在经镀覆的多个接触区上形成焊球；切割晶片以形成多个功率MOSFET芯 片。本发明还提供一种制造功率MOSFET的晶片级芯片规模封装的方法,该 方法包括如下步骤在晶片背面设置永久保护层；向晶片正面的多个接触区 化学镀Ni;在经镀覆的多个接触区上形成焊球。本发明还提供一种制造功率MOSFET的晶片级芯片规模封装的方法，该 方法包括如下步骤在晶片背面设置永久坯衬底；通过溅射和电解镀下凸金 属化晶片正面的多个接触区；在经镀覆的多个接触区上形成焊球。本发明提供的一种功率MOSFET的晶片级芯片规模封装，其对下凸点金 属镀层采用化学镀，并且制造成本低，制造效率高。为了使下文对本发明的详尽叙述以及本发明对该技术领域的贡献能得到 更好的理解，对本发明的较重要的特征必须进行即使不全面也应该概括的说 明。当然，本发明还有其它的特征，这些特征也将在下文进行叙述并且形成 本文附后的权利要求的主题内容。在该方面，在详尽解释本发明的至少一个实施例之前，应该理解的是， 本发明在其应用中不限于下文的叙述中阐明的和附图中图解的功能性组件的 细节以及这些组件的设置。本发明能够实现其它的实施例并且能够以各种方 式实施和执行。还有，应该理解的是，本文采用的措词和术语以及摘要是为 了叙述的目的而不应该被认为是限制。这样，本技术领域的熟练人员将理解，本发明根据的原理可以容易地利 用为设计实行本发明的若干目的的其它方法和系统的基础。因此，重要的是， 权利要求被认为包括不背离本发明的精神和范围的这样的等效构造。
图1是说明制造根据本发明的功率MOSFET的晶片级芯片规模封装的示 例性方法的流程图；图2是图1所示方法中的一个步骤的示意图； 图3是图1所示方法中的另一个步骤的示意图； 图4是图1所示方法中的另一个步骤的示意图；图5是说明制造根据本发明的功率MOSFET的晶片级芯片规模封装的另 一种示例性方法的流程图；图6是图5所示方法中的一个步骤的示意图； 图7是图5所示方法中的另一个步骤的示意图； 图8是图5所示方法中的另一个步骤的示意图； 图9是图5所示方法中的另一个步骤的示意图；图10是说明制造根据本发明的功率MOSFET的晶片级芯片规模封装的 还有一种示例性方法的流程图；图11是图IO所示方法中的一个步骤的示意图； 图12是图IO所示方法中的另一个步骤的示意图；图13是图IO所示方法中的另一个步骤的示意图；图14是图IO所示方法中的另一个步骤的示意图；以及图15是根据本发明的共漏功率MOSFET封装的示意图。
具体实施方式
下文将参考结合附图1-附图15附图对本发明进行详尽叙述，所提供的 叙述作为本发明的说明性的实施例，使本技术领域的熟练人员能够实践本发 明。应该注意，下文提及的附图和实例的意义并不是限制本发明的范围。在 本发明的一定的组件能够部分或全部用已知的组件实施的地方，仅对这样的 己知组件中对理解本发明必须的部分进行叙述而省略对其他部分的详述，以 免不突出本发明的特征。另外，本发明也通过说明的方式涵盖与本文涉及的 各个组件等效的当前已知的和将来能够理解的等效内容。本发明发现了在芯片正面具有栅区，源区和漏区，背面电极通过重掺杂 沉穴或其它电连接类型电连接到正面区域的诸如侧MOSFET或垂直MOSFET的漏极电连接的两个或多个MOSFET的共漏功率MOSFET芯片结 构或单功率MOSFET芯片结构的芯片级芯片规模封装的适用范围。在所有这 些方面背面金属仍是需要的，但是背面金属上不需要制作电接触点。下文将参考图1到图4讨论总体标以100的示例性功率MOSFET的晶片 级芯片规模封装方法。在步骤110，接收其上已经形成多个功率MOSFET芯 片的晶片200。晶片200包括提供与芯片触点的连接的多个接触区210。晶片 200的背面215包括材料层220，该材料可以包括能够被化学镀又不污染镀槽 的Al或Zn。最好该材料层200由Ti/Al或Ti/Al合金形成。接着在步骤120进行Ni化学镀，接着是Au浸润以镀覆多个接触区210 和金属化的背面215。如图3所示，Ni层230被镀覆到接触区210上，Ni层 240被镀覆到金属化的背面215上。金层235被淀积到Ni层230上，金层245 被镀覆到Ni层240上。在步骤130，在经镀覆的接触区210上形成焊球250，在步骤140切割 晶片。结果的功率MOSFET的晶片级芯片规模封装提供了保护和向晶片背面 良好的焊接能力。结果的背面也有利于进行激光标记刻制。关于本发明的另一个方面，下文将参考图5到图9讨论总体标以500的 功率MOSFET的晶片级芯片规模封装方法。在步骤510，接收其上已经形成 多个功率MOSFET芯片的晶片600。晶片600包括提供与芯片触点的连接的 多个接触区610。接触区610最好是A1或A1合金。晶片600的背面615通 常包括Ti/Ni/Ag层620。在步骤520，永久的钝化层625被淀积到Ti/Ni/Ag层620上。该永久钝 化层625可以通过旋转涂敷，PVD， CVD等方法淀积。在本发明的另一个方 面，可以用高温薄膜带替代永久钝化层625。永久钝化层和高温薄膜带可以 包括玻璃，氮化硅，PTFE和聚酰胺。接着在步骤530进行化学镀Ni，接着是金浸润以镀覆多个接触区610。 如图7所示，Ni层630被镀覆到接触区610上。金层635被淀积到Ni层630 上。在化学镀Ni期间永久钝化层625保护金属化的背面615并防止诸如Ag 的背面金属污染化学镀剂。在步骤540在经镀覆的接触区610上形成焊球650，在步骤550切割晶 片。晶片级芯片规模封装方法500提供对晶片背面的保护并更易于进行激光标记刻制。关于本发明的另一个方面，下文将参考图10到图14讨论总体标以1000 的功率MOSFET的晶片级芯片规模封装方法。在步骤1010，接收其上已经 形成多个功率MOSFET芯片的晶片1100。晶片1100包括提供与芯片触点的 连接的多个接触区1110。接触区1110最好是A1或A1合金。晶片1100的背 面1115通常包括Ti/Ni/Ag层1120。在步骤1120，永久的坯衬底1140用热导电粘结剂或环氧树脂层1130附 贴到Ti/Ni/Ag层1120上。该永久坯衬底1140向晶片背面提供保护以及增强 机械强度。接着在步骤1030进行化学镀Ni，接着是金浸润以镀覆多个接触区1110。 如图13所示，Ni层1130被镀覆到接触区1110上。金层1135被淀积到Ni 层1130上。在化学镀Ni期间永久坯衬底1140保护金属化的背面1115并防 止Ti/Ni/Ag污染镀槽。在替代的实施例中，诸如永久坯衬底1140的永久坯衬底可以用于提供 UBM工艺中的保护层以及支撑层。在步骤1040在经镀覆的接触区1110上形成焊球1150，在步骤1050切 割晶片。虽然所叙述的功率MOSFET的晶片级芯片规模封装方法1000包括化学 镀步骤1030，但可以用其它的UBM工艺镀覆接触区lllO。例如通过包括溅 射接着是电解镀的工艺形成的Ni-V/Cu可以替代化学镀Ni步骤1030。本发明的功率MOSFET的晶片级芯片规模封装方法提供易于以低成本 高效率的方式制造的功率MOSFET的晶片级芯片规模封装。图15显示在共 漏功率MOSFET 1500的切割之后根据本发明要求保护的工艺的结果的晶片 级芯片规模封装的正视图。共漏功率MOSFET 1500包括同一个芯片上并排 形成的两个MOSFET 1501和1502，漏极通过衬底1510和金属层1520电连 接。MOSFET 1501有两个源区SI和一个栅区Gl，都与焊球相连。MOSFET 1502有两个源区S2和一个栅区G2，也都与焊球相连。在该示例性的布局中， 焊球的直径约为370pm，各个区之间的间隔约为650pm,而整个芯片的尺寸 约为1500x2500pm。显而易见，上述实施例可以有多种方式的变化而不背离本发明的范围。另外，具体实施例的各个方面可以包含与同一实施例的其它方面无关的受专 利保护的主题内容。还有，不同实施例的各个方面可以组合到一起。因此， 本发明的范围应该由附后的权利要求及其法定等效内容确定。
权利要求
1.一种制造功率MOSFET的晶片级芯片规模封装的方法，其特征在于，该方法包括如下步骤向晶片背面以及晶片正面上的多个接触区化学镀Ni；和在经镀覆的多个接触区上形成焊球。
2. 如权利要求1所述的制造功率MOSFET的晶片级芯片规模封装的方法， 其特征在于，该方法进一步包括切割晶片以形成多个功率MOSFET芯片 的步骤。
3. 如权利要求1所述的制造功率MOSFET的晶片级芯片规模封装的方法， 其特征在于，所述的接触区包括A1。
4. 如权利要求1所述的制造功率MOSFET的晶片级芯片规模封装的方法， 其特征在于，所述的接触区包括A1合金。
5. 如权利要求1所述的制造功率MOSFET的晶片级芯片规模封装的方法， 其特征在于，所述的背面包括Ti/Al。
6. 如权利要求1所述的制造功率MOSFET的晶片级芯片规模封装的方法， 其特征在于，所述的背面包括Ti/Al合金。
7. 如权利要求1所述的制造功率MOSFET的晶片级芯片规模封装的方法， 其特征在于，所述的背面包括从由Ti/Zn， Ti/Pd组成的组合中选择的金属 或用作化学镀Ni的籽晶层的任何其它金属。
8. 如权利要求1所述的制造功率MOSFET的晶片级芯片规模封装的方法， 其特征在于，所述的功率MOSFET包含共漏功率MOSFET芯片。
9. 如权利要求1所述的制造功率MOSFET的晶片级芯片规模封装的方法， 其特征在于，所述的多个接触区包括源，栅和漏接触区。
10. —种制造功率MOSFET的晶片级芯片规模封装的方法，其特征在于，该 方法包括如下步骤在晶片背面设置永久保护层； 向晶片正面的多个接触区化学镀Ni;和 在经镀覆的多个接触区上形成焊球。
11. 如权利要求10所述的制造功率MOSFET的晶片级芯片规模封装的方 法，其特征在于，所述的保护层包括钝化层。
12. 如权利要求10所述的制造功率MOSFET的晶片级芯片规模封装的方 法，其特征在于，所述的保护层包括能够耐受化学镀剂以及与化学镀和 焊料回流相关的温度的薄膜带。
13. 如权利要求10所述的制造功率MOSFET的晶片级芯片规模封装的方 法，其特征在于，所述的保护层包括坯衬底。
14. 如权利要求13所述的制造功率MOSFET的晶片级芯片规模封装的方 法，其特征在于，所述的坯衬底通过粘结剂层粘结到所述的背面。
15. 如权利要求13所述的制造功率MOSFET的晶片级芯片规模封装的方 法，其特征在于，所述的坯衬底通过环氧树脂层粘结到所述的背面。
16. 如权利要求10所述的制造功率MOSFET的晶片级芯片规模封装的方 法，其特征在于，该方法进一步包括切割晶片以形成多个功率MOSFET 芯片规模封装的步骤。
17. 如权利要求10所述的制造功率MOSFET的晶片级芯片规模封装的方法，其特征在于，所述的接触区包括A1。
18. 如权利要求10所述的制造功率MOSFET的晶片级芯片规模封装的方 法，其特征在于，所述的接触区包括A1合金。
19. 一种制造功率MOSFET的晶片级芯片规模封装的方法，其特征在于，该 方法包括如下步骤在晶片背面设置永久坯衬底；通过溅射和电解镀下凸金属化晶片正面的多个接触区；和 在经镀覆的多个接触区上形成悍球。
全文摘要
本发明公开了一种功率MOSFET的晶片级芯片规模封装方法，该方法包括化学镀晶片背面以及晶片正面上的多个接触区，和在将晶片切割成多个功率MOSFET芯片之前在经镀覆的多个接触区上形成焊球的步骤。在可替代的实施例中，该方法包括在晶片背面设置永久保护层，化学镀晶片正面的多个接触区，和在将晶片切割成多个功率MOSFET芯片之前在经镀覆的多个接触区上形成焊球的步骤。
文档编号H01L21/60GK101221915SQ20071030803
公开日2008年7月16日 申请日期2007年12月29日 优先权日2007年1月10日
发明者涛 冯, 明 孙 申请人:万国半导体股份有限公司