专利名称：提高量子效率的大功率发光二极管芯片的制作方法
技术领域：
本实用新型涉及一种半导体器件,特别涉及一种提高量子效率的大功率 发光二极管芯片。
背景技术：
发光二极管LED是一类可直接将电能转化为可见光和辐射能的发光器 件，被认为是固态照明中最重要的光源。与传统光源相比，它具有尺寸小、 功耗小、寿命长、显色性能好、可靠性高、响应时间短、环保、安全等一系 列优点，被广泛应用于汽车车灯、交通指示灯、大屏幕全色显示、白光照明 等方面，并随着不断的发展研究，其应用范围日益广阔。
LED市场的巨大需求促进LED技术进一步发展。概括起来，LED将朝 四个方面发展高亮度；全色化；低成本；长寿命。LED作为一种光源，高 亮度一直是人们所追求的目标，亮度取决于它的发光效率。传统光源中，曰 光灯的发光效率为60 1001m/W，高压钠灯的发光效率为60 1201m/W，而 大功率GaN基白光LED的发光效率目前最高也只有近1001m/W， 一般只有 30 501m/W。因此，LED要取代传统光源，还需要进一步提高其发光效率。 2) LED的发光效率由内量子效率和外量子效率共同决定。目前，多数LED 的内量子效率可达90%以上，GaAs红光LED的内量子效率高达99X，几 乎接近100%,但它的外量子效率却非常有限，这主要是由于它的光提取效 率很低。由于半导体材料和空气的折射率相差较大，光在界面处存在全反射 和菲涅尔衍射等光学损耗，在LED发光表面只有极少一部分光能够出射(如GaAs的折射率约为2.4，全反射角为23°，出光效率不到15%)。另外，晶 格缺陷对光的吸收、衬底对光的吸收、金属接触处对光的吸收以及有源层对 光的吸收等均是是造成光提取效率不高的原因。因此，人们用各种办法来减 少和消除这些因素的影响，目前提高光提取效率的方法，仅仅在芯片表面做 各种微结构，虽然光的提取效率有所提高，但目前最好的光提取效率只能达 到40%，通过当前技术的优化进一步提高存在困难，主要因为芯片本身是一 个光波导，光在芯片内来回反射特别是水平面内来回传播造成损耗。 发明内容
本实用新型的发明目的针对已有技术中存在的缺陷，本实用新型提供了 一种提高量子效率的大功率发光二极管芯片。
本实用新型主要包括:外延层、衬底,其特征在于所述外延层生长在衬底 上，外延层刻蚀为微单元结构的阵列，外延层顶面沉积一导光层，导光层上 制作有微结构，或直接在外延层顶面制作有微结构，微单元结构的形状为正 梯形台或倒梯形台或长方体或正方体阵列，微单元结构的阵列减小光传播过 程中水平方向的光损失，增加光在垂直表面的出射能量。导光层上的微结构 为凹圆或凹槽或凹锥形或凹环形或球冠微透镜或上述形状的组合。外延层的 微单元结构的侧壁沉积一层反光膜或微结构的侧壁形状为全反射角或接近
全反射或微结构之间填充不同折射率材料。本实用新型的优点是采用微单元 结构的阵列提高了发光二极管的量子效率，增加发光二极管的散热效率，通 过引入导光层上加工微结构，更加有效地提高了发光二极管的量子效率，使 发光二极管照明光源更加节能。
图1 正装结构GaN基LED直接分割外延层并加工有导光层的结构示意 图2a正装结构LED外延层刻蚀成正梯形台结构的示意图； 图2b正装结构LED外延层刻蚀成正梯形台结构的示意图； 图2c正装结构LED外延层刻蚀成正梯形台结构的示意图； 图2d正装结构LED外延层刻蚀成正梯形台结构的示意图； 图3a外延层刻蚀成正梯形台的正装LED结构的俯视图； 图3b外延层刻蚀成正梯形台的正装LED结构的截面图； 图4 倒装结构LED的横截面图5外延层刻蚀成微金字塔阵列后表面加工微结构的垂直结构LED的制
作工艺过程示意图； 图6外延层刻蚀成微金字塔阵列后表面加工微结构的垂直结构LED横截
面示意图7新材料镶嵌分割外延层结构LED的横截面图。
1 P型GaN层、2 N型GaN层、3有源层、4本征GaN层、5衬底、 6导光层、7 p型电极、8 n型电极、9 p型电流扩展层、10外延层、11 新衬底、12缓冲层、13反光膜、14新材料具体实施方式
实施例一
参见图l，图2a、图2b、图2c、图2d,图3a、图3b。 在发光二极管衬底上的外延层典型膜层结构为缓冲层，本征GaN层， N型GaN层，有源层，P型GaN层。对于正装结构LED芯片，用刻蚀的方法将外延层10直接刻蚀成倒梯形台或正梯形台或长方体或正方体阵列。通 过改变侧壁的倾角，LED出光效率有不同程度的改变。为进一步提高表面的 出光效率，可在表层制作微结构，减少界面处的全反射。由于P型GaN层1 较薄，只有0.2微米左右，该层上不容易制作三维微结构，可采用薄膜淀积 工艺在芯片表面引入一个微米级厚度的导光层6，导光层6的厚度为1.5微 米到10微米，导光层6的折射率近似或大于GaN并且易于进行微结构加工。 在导光层6上，用刻蚀的方法制作三维微结构，三维微结构为凹圆或凹槽或 凹锥形或凹环形或球冠微透镜或上述结构的组合。在导光层6上制作微米级 的微结构阵列， 一方面可以通过设计微结构表面的曲率函数，减小大部分从 有源层3发出的光在界面处的入射角，从根本上破坏出光界面处的全反射条 件，大大提高出光效率。另一方面，微米级的微结构与纳米级的相比，便于 设计、计算预测与工艺实现。其工艺过程参见图l。
1. 蒸镀ITO电极为增大P型GaN层1的横向电流扩展，提高电流注入效 率，首先在LED外延片上淀积一层透明的电流扩展层， 一般蒸发沉积ITO 电极，采用图2a所示的图形做掩膜进行正性光刻(阴影部分不透光)，然 后采用干法刻蚀工艺去除多余的ITO电极；
2. 分割外延层采用图2b所示图形做掩膜光刻，然后采用干法刻蚀工艺把 外延层IO刻蚀成正梯形台微单元，其中侧壁的角度以及刻蚀深度由刻蚀
采用的气体配比、电位偏置及刻蚀时间等具体工艺参数决定；
3. 暴露做电极区域的N型GaN层2:采用图2c所示图形做掩膜光刻，采用 干法刻蚀工艺刻蚀至N型GaN层2，暴露出镀金属电极的N型GaN区域;
4. 沉积金属电极采用图2d所示图形做掩膜进行光刻，采用电子束蒸发等薄膜淀积工艺将金属电极沉积到N型GaN层2和P型GaN层1上，形
成n型电极8、 p型电极7。 制成的LED芯片的俯视图及横截面分别参见图3a及图3b。 实施例二
实施例二与实施例一相同，所不同的是实施例二将实施例一中的正装结 构LED芯片制作完成后，通过倒装焊接工艺将LED芯片焊接到新衬底11 上， 一般采用Si衬底，然后将原来的蓝宝石衬底剥离，制成倒装结构的LED 芯片，参见图4。 实施例三
参见图5，图6，与实施例一相同，所不同的是LED芯片采用垂直结构， 对于倒装结构LED芯片，首先将芯片外延层10分割，把芯片键合到新衬底 11上，然后剥离蓝宝石衬底，露出本征GaN层4。由于本征GaN层4和N 型GaN层4较厚， 一共有4微米左右，可在其上直接制作三维微结构，该 三维微结构可大大减少光在导光层6与外界物质界面处的全反射，提高出光 效率。为最大限度的提高单个微单元的出光效率，可在微单元侧壁淀积一层 金属反光膜13或在微单元周围沉积一种低折射率的介质材料，促使侧壁形 成反射。工艺过程参见图5。
具体工艺步骤如下 1.分割外延层采用金字塔阵列所需的图形做掩膜进行光刻，然后采用干法 刻蚀工艺将外延层刻蚀成微阵列，其中侧壁的角度根据微单元的大小不同 采用不同的优化角度，侧壁与垂直线夹角为10°到50°,由工艺上刻蚀采用 的气体配比、片子电位及刻蚀时间等具体工艺参数决定；2. 沉积介质膜与金属反射膜在微阵列的侧壁沉积介质膜后，溅射或蒸发沉 积金属反射膜；
3. 将外延层分割后的LED键合到新衬底上，通常将Si或SiC或金属导热衬 底做为新衬底，然后剥离蓝宝石衬底，露出本征GaN及N型GaN层；
4. 制作微单元的表面微结构采用金字塔阵列所需的图形做掩膜光刻，然后 采用湿法或干法刻蚀工艺在本征GaN层4及N型GaN层2上制作凹圆环 形或凹圆形等三维微结构；
5. 暴露做电极区域的N型GaN层采用设定的图形做掩膜进行光刻，采用 干法刻蚀工艺刻蚀至N型GaN层，暴露出镀金属电极的N型GaN区域；
6. 沉积金属电极采用设定的图形做掩膜光刻，采用电子束蒸发等薄膜淀积 工艺将金属电极沉积到N型GaN层上。
制成后的垂直结构LED横截面示意图参见图6。 实施例四
实施例四与实施例一相同，所不同的是实施例四采用不同折射率的材料平面 镶嵌使外延层分割形成微单元结构的阵列，其工艺过程为首先在衬底上沉积 一新材料14，采用刻蚀工艺使之形成分离的微单元结构，然后生长外延层 10，使外延层10自然形成分离的微单元结构。 制成后的LED芯片横截面示意图参加图7。
权利要求1.一种提高量子效率的大功率发光二极管芯片，主要包括外延层、衬底，其特征在于所述外延层生长在衬底上，外延层刻蚀为微单元结构的阵列，外延层顶面沉积一导光层，导光层上制作有微结构，或直接在外延层顶面制作有微结构。
2. 根据权利要求1所述的提高量子效率的大功率发光二极管芯片，其特征 在于所述微单元结构的形状为正梯形台或倒梯形台或长方体或正方体 阵列。
3. 根据权利要求1所述的提高量子效率的大功率发光二极管芯片，其特征 在于所述导光层或外延层顶面上的微结构的形状为凹圆或凹槽或凹锥 形或凹环形或球冠微透镜或上述形状的组合。
4. 根据权利要求1所述的提高量子效率的大功率发光二极管芯片，其特征 在于所述导光层的厚度为1.5微米到IO微米。
5，根据权利要求1所述的提高量子效率的大功率发光二极管芯片，其特征 在于所述微结构的侧壁沉积一层反光膜或微结构的侧壁形状为全反射 角或接近全反射，侧壁与垂直线夹角为10°到50°，或微结构之间填充 不同折射率材料。
6.根据权利要求1所述的提高量子效率的大功率发光二极管芯片，其特征 在于所述外延层由不同折射率的材料平面镶嵌形成微单元结构的阵列。
专利摘要一种提高量子效率的大功率发光二极管芯片，主要包括外延层、衬底，其特征在于所述外延层设置在衬底上，外延层设置为分离的微单元结构的阵列，外延层顶面可设置一导光层，导光层上设有微结构，或直接在外延层顶面设有微结构。本实用新型的优点是采用微单元结构的阵列提高了发光二极管的量子效率，增加发光二极管的散热效率，通过引入导光层上加工微结构，更加有效地提高了发光二极管的量子效率，使发光二极管照明光源更加节能。
文档编号H01L33/00GK201149873SQ20072007669
公开日2008年11月12日 申请日期2007年10月26日 优先权日2007年10月26日
发明者胜 刘, 沛 汪, 恺 王, 甘志银 申请人:甘志银;刘 胜