基准电压产生电路及使用其的供电设备的制作方法

专利名称：基准电压产生电路及使用其的供电设备的制作方法
技术领域：
本发明一般涉及单独地、或者作为其它半导体器件的一部分使用的MOS 型、CMOS型、或运算放大器型的基准电压产生电路、以及包含所述基准电 压产生电路的诸如供电设备的设备。
背景技术：
氧化物半导体场效应晶体管(MOSFET)作为恒流源(例如，参见专利文献 1 )。如图11A中所示，在这样的基准电压产生电路中，将耗尽型MOSFETQ21 的栅极与源极相连使得其担当恒流源。将其中源极与漏极相连的增强型 MOSFET Q22与耗尽型MOSFET Q21串联连接，使得其利用从耗尽型 MOSFET Q21提供的恒定电流工作，并将增强型MOSFET Q22处呈现的电 压输出作为基准电压Vref。耗尽型MOSFET Q21和增强型MOSFET Q22均 为N-沟道MOSFET。基准电压Vref等于耗尽型MOSFET Q21的阄值电压 Vt—d与增强型MOSFET Q22的阈值电压Vt—e之间的差。图11B是示出耗尽型MOSFET Q21和增强型MOSFET Q22的Vgs与 (Ids)1/2之间的关系的曲线图(Vgs表示栅极与源极之间的电压，而Ids表示 漏极电流)。图11B中，假定漏极电压在饱和区域内而且耗尽型MOSFETQ21 和增强型MOSFETQ22的电导因子(K)相同。由于耗尽型MOSFET Q21的Vgs被固定在0 V,耗尽型MOSFET Q21 传导恒定电流Iconst。因而,Vref是当Ids等于Iconst (Ids = Iconst)时增强 型MOSFET Q22的Vgs，而且可以由公式Vref = Vt—e — Vt_d得到。于是，得到作为增强型MOSFET Q22的阈值电压Vt—e与耗尽型 MOSFETQ21的阈值电压Vt—d之间的差的Vref。由于耗尽型MOSFETQ21 的阚值电压Vt—d为负值，也可以将上述公式表达为Vref = |Vt—e| + |Vt—d|。图12A示出另一个示例基准电压产生电路。所述示范性基准电压产生电 路为3-晶体管基准电压产生电路，包含耗尽型MOSFET Q23以及具有不同阈值电压的两个增强型MOSFET Q24和Q25 。耗尽型MOSFET Q23是其中 与图11A中所示的耗尽型MOSFET Q21的情况一样的将栅极与源极相连的 恒流源。增强型MOSFET Q24的阈值电压Vt—el比增强型MOSFET Q25的 阈值电压Vt—eh低。将阈值电压Vt—el与阈值电压Vt一eh之间的差输出作为 基准电压Vref。图12B是示出耗尽型MOSFET Q23以及增强型MOSFET Q24和Q25 的Vgs与(Ids)^之间的关系的曲线图。图12B中，假定漏极电压在饱和区 域内而且耗尽型MOSFET Q23以及增强型MOSFET Q24和Q25的电导因子 (K)相同。由于耗尽型MOSFETQ23的Vgs被固定在0V,如图12B中所 示耗尽型MOSFET Q23传导恒定电流Iconst。 Vo24是当Ids = Iconst时增强 型MOSFET Q24的Vgs，而Vo25是当Ids = Iconst时增强型MOSFET Q25 的Vgs。 Vref是Vo25与Vo24之间的差Vref = Vo25 — Vo24。换句话i兌，Vref 可以由公式Vref = Vt—eh - Vt_el来表达。作为另 一个示例，有 一种包含多个均具有浮置栅极和控制栅极的 MOSFET的基准电压产生电路(例如，参见专利文献2)。专利文献2中公 开的基准电压产生电路中，串联连接两个N-沟道MOSFET。通过向浮置栅 极中注入空穴将两个N-沟道MOSFET中的一个配置为耗尽型MOSFET。通 过向浮置栅极中注入电子将两个N-沟道MOSFET中的另 一个配置为增强型 MOSFET。于是，将两个N-沟道MOSFET配置为具有不同的阈值电压。另外，有一种包含多个其中之一具有浮置栅极和控制栅极的MOSFET 的运算放大器型基准电压产生电路(例如，参见专利文献3)。专利文献3 中公开的基准电压产生电路被实现为包含由一对MOSFET组成的差分输入 级的运算放大器，其中将运算放大器的输出端子连接到负输入端子。该对 MOSFET之一包含浮置栅极和控制栅极。通过向该对MOSFET之一的浮置 栅极注入电荷使得该对MOSFET的阈值电压不相同。于是，公开的基准电 压产生电路被配置为输出该对MOSFET的阈值电压之间的差作为偏置电压。[专利文献1]日本专利7〉布No. 4-65546[专利文献2]日本专利申请7>布No. 2002-368107[专利文献3]日本专利申请7>布No. 5-119859包含多个其中每个或一个具有浮置栅极和控制栅极的MOSFET的传统 基准电压产生电路的缺点在于，MOSFET的阈值电压根据浮置栅极中的电荷的减少(放电)或增加而随着时间改变。进而这导致来自传统基准电压产生 电路的输出电压改变。同样，对于其中通过沟道掺杂水平来确定MOSFET的阈值电压的传统 方法，MOSFET的沟道的杂质构型(以下称为沟道构型)变得不同。结果， MOSFET的阈值电压和迁移率的温度特性也变得稍微不同。因而，这样的传 统方法在改善输出的基准电压的温度特性方面存在不足。发明内容设备，其基本避免了由现有技术的不足和缺点导致的一个和多个问题。本发明的实施例提供基准电压产生电路，并使得能够减少所述基准电压产生电路的MOSFET的阈值电压随时间的改变，从而减少从所述基准电压产生电路输出的基准电压随时间的改变。根据本发明的实施例， 一种用于产生基准电压的基准电压产生电路，包括串联或并联连接的多个MOSFET;其中所述MOSFET中的至少一个包含控制栅极、以及被做成空穴富集或利用紫外线辐射放电的浮置栅极；而且所述基准电压产生电路被配置为输出一对MOSFET的阈值电压之间的差作为所述基准电压。


图1是示出多个均包含浮置栅极的MOSFET的示范性保持特性的曲线图；图2A是说明根据本发明的实施例的第一示范性基准电压产生电路的电 路图；图2B是示出第一示范性基准电压产生电路中的MOSFET的Vgs与 (Ids)^之间的关系的曲线图；图3A至3E是示出从根据本发明的实施例的示范性基准电压产生电路 以及传统基准电压产生电路输出的基准电压Vref的温度相关性的曲线图；图4A是说明根据本发明的另一个实施例的第二示范性基准电压产生电 路的电路图；图4B是示出第二示范性基准电压产生电路中的MOSFET的Vgs与(Ids)1/2之间的关系的曲线图；图5A是说明根据本发明的另 一个实施例的第三示范性基准电压产生电 路的电路图；图5B是示出第三示范性基准电压产生电路中的MOSFET的Vgs与 (Ids)1/2之间的关系的曲线图；图6A是说明根据本发明的另 一个实施例的第四示范性基准电压产生电 路的电路图；图6B是示出第四示范性基准电压产生电路中的MOSFET的Vgs与 (Ids)'〃之间的关系的曲线图；图7是说明根据本发明的另一个实施例的第五示范性基准电压产生电路 的电路图；图8是说明第五示范性基准电压产生电路的简化电路图；图9是说明根据本发明的实施例的示范性供电设备的电路图；图10是说明根据本发明的实施例的另 一个示范性供电设备的电路图；图IIA是说明传统基准电压产生电路的电路图；图11B是示出示例的传统基准电压产生电路中的MOSFET的Vgs与(Ids)'。之间的关系的曲线图；图12A是说明另一个传统基准电压产生电路的电路图；图12B是示出另一个传统基准电压产生电路中的MOSFET的Vgs与(Ids,之间的关系的曲线图。
具体实施方式
下面参照附图描述本发明的优选实施例。本申请的说明书以及权利要求书中，术语"空穴富集"或"空穴富集状 态"表示其中将空穴注入浮置栅极的状态，而且与浮置栅极中不存在电荷(利 用紫外线辐射将浮置栅极放电)的状态对照使用。另外，术语"电子富集" 或"电子富集状态"表示其中将电子注入浮置栅极的状态，而且与浮置栅-极 中不存在电荷(利用紫外线辐射将浮置栅极放电)的状态对照使用。本发明人发现MOSFET的保持特性(电荷保持特性)在浮置栅极为空 穴富集时比在浮置栅极为电子富集时更好。图1是示出多个均包含浮置栅极的MOSFET的保持特性的示范性测量结果的曲线图。纵轴表示阈值电压(以伏(V)为单位)，而横轴表示已逝时间(以小时(h)为单位)。测量中，使用N-沟道MOSFET。 N-沟道MOSFET 的初始阈值电压，即当浮置栅极中没有电荷时(在利用紫外线辐射将浮置栅 极放电之后)的阈值电压，为0V。通过利用15KeV的磷(P)离子注入将 浮置栅极掺杂来制备由O表示的两个MOSFET。通过注入空穴(去除电子) 使得MOSFET ^中的一个为空穴富集(阈值电压为大约-1.0 V)，并通过注 入电子使得另一个为电子富集(阈值电压为大约7.0 V)。通过利用20 KeV 的磷(P)离子注入将浮置栅极掺杂来制备由口表示的两个MOSFET。使得 MOSFET 口中的一个为空穴富集(阈值电压为大约-l.O V)，并使得另一个 为电子富集(阈值电压为大约7.0 V)。在注入电荷之后，以250。C加热四个 MOSFET。另夕卜，除了不将它们加热之外，以与MOSFET O类似的方式(利 用15Kev的磷(P)离子注入将浮置栅极掺杂)制备由Ref表示并被用作可 比示例的两个MOSFET。如图1中所示，由于MOSFETRef未被热处理，它们的阈值电压波动不 大。具有空穴富集的浮置栅极的MOSFET ( 、 □)的保持特性与MOSFET Ref的基本相同，而且比具有电子富集的浮置栅极的MOSFET ( 、 口)的 更好。在另一个实验中，将具有基本相同的结构的512个MOSFET排列为32 行和16列的阵列。促使全部512个MOSFET的浮置栅极为空穴富集的。此 时，将所述MOSFET的阈值电压设置为预定值。在加热所述MOSFET (以 250°C,持续24小时)之后，测量所述MOSFET的阈值电压并得到测量得 到的所述MOSFET的相邻对的阈值电压之间的差的标准偏差o。所述 MOSFET的平均初始阈值电压为-0.3 V，而在注入空穴之后所述MOSFET的 阈值电压为-2.0V。该实-险被#丸行三次，而得到的标准偏差cy分别为1.0 mV、 1.6mV、以及2.2mV。图2A是说明根据本发明的实施例的第 一示范性基准电压产生电路的电 路图。图2B是示出第一示范性基准电压产生电路中的MOSFET的Vgs与 (Idsy。之间的关系的曲线图(假定漏极电压处于饱和区域内)。图2A和2B中的Ql和Q2表示N-沟道MOSFET,均具有浮置栅极和这意味着，或者不对MOSFET Ql和Q2 4丸行沟道摻杂(沟道4参杂水平为0 )，或者MOSFET Ql和Q2的沟道掺杂水平基本相同。MOSFET Ql和Q2具有 例如1.0 V的增强型阈值电压作为初始阈值电压(在利用紫外线辐射将浮置 栅极放电之后的阈值电压)。
通过向浮置栅极中注入空穴将MOSFET Ql配置为具有-0.3 V的阈值电 压的耗尽型MOSFET。将MOSFET Q1的栅极与源极相连。
通过向浮置栅极中注入空穴将MOSFET Q2配置为具有0.8 V的阈值电 压的增强型MOSFET。注入MOSFET Q2的浮置栅极中的空穴数量比注入 MOSFET Q1的浮置栅极中的少。将MOSFET Q2的栅极与漏极相连。
将MOSFET Ql的漏极连接到电源(Vcc ),将MOSFET Q2的源才及接地， 并将MOSFET Q2的漏极连接到MOSFET Ql的源极。换句话说，将MOSFET Ql和Q2串联连接在电源电势与地电势之间。根据该配置，MOSFETQ2利 用来自MOSFETQl的恒定电流工作，并将出现在MOSFET Q2处的电压输 出作为基准电压。
图2B示出MOSFET Ql和Q2的Vgs与(Ids)"2之间的关系。由于MOSFET Ql的Vgs被固定在0 V, MOSFET Ql传导恒定电流Iconst。因而，基准电 压Vref是Ids等于Iconst (Ids = Iconst)时MOSFET Q2的Vgs。
如上所述，根据该实施例，MOSFET Ql和Q2的浮置栅极寻皮做成空穴 富集。该配置使得能够改善MOSFET Ql和Q2的保持特性(电荷保持特性)， 从而减少MOSFET Ql和Q2的阈值电压随时间的改变。这进而使得能够减 少输出的基准电压Vref随时间的改变。
另外，根据该实施例，MOSFET Ql和Q2中的每一个均包括浮置栅极 和控制栅极。该配置使得能够通过向浮置栅极中注入空穴来确定MOSFET Q1和Q2的阈值电压，从而得到期望的基准电压Vref。换句话说，该实施例 在晶片加工期间不需要像传统技术的情况下一样通过离子注入来确定 MOSFET的阈值电压。
进一步，该实施例使得能够将MOSFET Ql和Q2的结构(包括沟道构 型)做成基本相同。这进而减少了晶片处理差异以及MOSFET的温度特性 的变动，从而使得能够提供可以输出稳定基准电压的基准电压产生电路。
虽然上述实施例中MOSFET Ql和Q2 二者的浮置栅极均被做成空穴富 集，但是也可以利用紫外线辐射将增强型MOSFET Q2的浮置栅极放电。
图3A至3E是示出从根据本发明的实施例的示范性基准电压产生电路
83A至3E中，纵轴表示输出基准电压(V)，横轴表示温度(。C)，"典型，， 表示典型波动，"快"表示上最大波动，而"慢，，表示下最大波动。图3A示 出示范性基准电压产生电路的输出基准电压Vref的温度相关性；图3B示出 传统基准电压产生电路的输出基准电压Vref的温度相关性；图3C更详细地 示出图3B中的"典型"；图3D更详细地示出图3B中的"慢"；而图3E更 详细地示出图3B中的"快"。
图3A中所示的测量中使用的示范性基准电压产生电路的结构与图2中 所示的基本相同。所述示范性基准电压产生电路中使用的两个N-沟道 MOSFET的沟道长度为300 (im,沟道宽度为20 jim，而初始阈值电压为0.8 V。通过向浮置栅极中注入空穴，将所述N-沟道MOSFET中的一个配置为 具有-0.88 V的阈值电压的耗尽型MOSFET,并将另一个配置为具有0.8 V的 阈值电压的增强型MOSFET。于是，将所述示范性基准电压产生电路配置为 在25。C输出1.68 V的基准电压Vref。
图3B中所示的测量中使用的传统基准电压产生电路的结构与图IIA中 所示的基本相同。所述传统基准电压产生电路中使用两个N-沟道MOSFET， 一个耗尽型MOSFET以及一个增强型MOSFET。耗尽型MOSFET的沟道长 度为200iLim，沟道宽度为20iim，而阈值电压为-0.5V。增强型MOSFET的 沟道长度为65.4jim,沟道宽度为20pm，而阈值电压为0.8V。于是，将所 述传统基准电压产生电路配置为在25。C输出1.3 V的基准电压Vref。
如图3A中所示，对于所述示范性基准电压产生电路，"典型"的温度相 关性为0.28ppm (百万分率)厂C,"快"的温度相关性为0.35ppm/。C，"慢，， 的温度相关性为0.22 ppmTC 。
如图3B至3D中所示，对于所述传统基准电压产生电路，"典型，，的温 度相关性为10ppm厂C，"快"的温度相关性为35ppm/°C，"慢，，的温度相关 性为45 ppm/°C 。
如结果所示，包含具有空穴富集浮置栅极的MOSFET的基准电压产生 电路能够输出稳定的基准电压而不怎么受温度改变的影响。
上述实施例中，MOSFETQl和Q2中的每一个均包含浮置栅极。然而， 两个MOSFET中仅有一个包含浮置栅极的结构也是可能的。该情况下，将 两个MOSFET中的 一个中的浮置栅极做成空穴富集。例如，两个MOSFET中的 一个可以为具有通过借助注入空穴降低耗尽型初始阈值电压来达到的
阈值电压的耗尽型N-沟道MOSFET。
图4A是说明根据本发明的另 一个实施例的第二示范性基准电压产生电 路的电路图。图4B是示出第二示范性基准电压产生电路中的MOSFET的 Vgs与(Ids)'。之间的关系的曲线图(假定漏电压处于饱和区域内)。
MOSFET Q3、 Q4、和Q5为N-沟道MOSFET,均具有浮置栅极和控制 栅极。MOSFET Q3、 Q4、和Q5具有基本相同的沟道构型。这意味着，或 者不对MOSFET Q3、 Q4和Q5执行沟道掺杂，或者MOSFET Q3、 Q4和 Q5的沟道掺杂水平基本相同。另夕卜，MOSFET Q3、 Q4和Q5的栅极绝缘膜 的厚度、沟道长度、以及沟道宽度基本相同。换句话说，MOSFETQ3、 Q4、 和Q5具有基本相同的结构。
将MOSFETQ3的栅极和源极相连，并将其漏极连接到电源(Vcc )。将 MOSFET Q4和Q5串联连接，并将MOSFET Q4和Q5的栅极连接到MOSFET Q4的漏极。将MOSFET Q4的漏极连接到MOSFET Q3的源极。将MOSFET Q5的源极接地。
MOSFET Q3、 Q4、和Q5具有增强型阈值电压作为初始阈值电压。通 过注入空穴将MOSFET Q3配置为耗尽型MOSFET。通过注入空穴将 MOSFETQ4配置为具有比初始阈值电压低的阈值电压的增强型MOSFET。 通过注入空穴将MOSFETQ5配置为具有比MOSFETQ4的更高的阈值电压 的增强型MOSFET。注入MOSFET Q5中的空穴数量比注入MOSFET Q4中 的少。
图4B示出MOSFET Q3、 Q4和Q5的Vgs与(Ids)"2之间的关系(假定 漏电压处于饱和区域内)。由于MOSFET Q3的Vgs被固定在0 V, MOSFET Q3传导恒定电流Iconst。 Vo4是当Ids = Iconst时MOSFET Q4的Vgs，而 Vo5是当Ids = Iconst时MOSFET Q5的Vgs。可以得到基准电压Vref作为 Vo5与Vo4之间的差(Vo5 — Vo4 )。
于是，与图2中所示的包含两个MOSFET的第一示范性基准电压产生 电路的情况一样，上述实施例使得能够通过向浮置栅极中注入空穴来确定 MOSFETQ3、 Q4和Q5的阈值电压，从而使得能够得到期望的基准电压。
上述实施例中，MOSFET Q3、 Q4和Q5中的每一个均包含浮置栅极。 然而，三个MOSFET中仅有一个包含浮置4册极的结构也是可能的。该情况下，将三个MOSFET中的一个中的浮置栅极做成空穴富集。例如，三个 MOSFET中的一个可以为具有通过借助注入空穴降低耗尽型初始阈值电压 来达到的阈值电压的耗尽型N-沟道MOSFET。
图5A是说明根据本发明的另 一个实施例的第三示范性基准电压产生电 路的电路图。图5B是示出第三示范性基准电压产生电路中的MOSFET的 Vgs与(Ids)"2之间的关系的曲线图。MOSFET Q6和Q7为P-沟道MOSFET, 均具有浮置栅极和控制栅极，而且具有基本相同的结构。另外，MOSFET Q6 和Q7具有基本相同的沟道构型。这意味着，或者不对MOSFET Q6和Q7 执行沟道掺杂，或者MOSFET Q6和Q7的沟道掺杂水平基本相同。MOSFET Q6和Q7具有例如0.8 V的井毛尽型阈^直电压作为初始阈值电压。
通过向浮置栅极中注入空穴将MOSFET Q6配置为具有0.3 V的阈值电 压的耗尽型MOSFET 。将MOSFET Q6的栅极与源极相连。
通过向浮置栅极中注入空穴将MOSFET Q7配置为具有-0.8 V的阈值电 压的增强型MOSFET。注入MOSFET Q7的浮置栅极中的空穴数量比注入 MOSFET Q6的浮置栅极中的多。将MOSFET Q7的栅极与漏极相连。
将MOSFET Q6的漏极连接到电源(-Vcc )，将MOSFET Q7的源极接地， 并将MOSFET Q7的漏极连接到MOSFET Q6的源极。换句话说，将MOSFET Q6和Q7串联连接在电源电势与地电势之间。根据该配置，MOSFETQ7利 用来自MOSFET Q6的恒定电流工作，并将出现在MOSFET Q7处的电压输 出作为基准电压。
图5B示出MOSFET Q6和Q7的Vgs与(Ids)1/2之间的关系(假定漏电压 处于饱和区域内)。由于MOSFET Q6的Vgs被固定在0 V， MOSFET Q6传 导恒定电流Iconst。因而，基准电压Vref是Ids等于Iconst (Ids = Iconst)时 MOSFET Q7的Vgs。
上述实施例中，MOSFET Q6和Q7中的每一个均包含浮置栅极。然而， 两个MOSFET中仅有一个包含浮置栅极的结构也是可能的。该情况下，将 两个MOSFET中的一个中的浮置栅极做成空穴富集。例如，两个MOSFET 中的一个可以为具有通过借助注入空穴提高增强型初始阈值电压来达到的 阈值电压的增强型P-沟道MOSFET。
图6A是说明根据本发明的另 一个实施例的第四示范性基准电压产生电 路的电路图。图6B是示出第四示范性基准电压产生电路中的MOSFET的
iiVgs与(Idsy。之间的关系的曲线图(假定漏电压处于饱和区域内)。MOSFET Q8、 Q9、和Q10为P-沟道MOSFET，均具有浮置栅极和控制栅极。MOSFET Q8、 Q9、和Q10具有基本相同的沟道构型。这意味着，或者不对MOSFET Q8、 Q9和Q10执行沟道掺杂，或者MOSFETQ8、 Q9、和Q10的沟道掺杂 水平基本相同。另外，MOSFETQ8、 Q9、和Q10的栅极绝缘膜的厚度、沟 道长度、以及沟道宽度基本相同。换句话说，MOSFET Q8、 Q9、和Q10具 有基本相同的结构。将MOSFET Q8的栅极和源极相连，并将其漏极连接到电源(-Vcc )。 将MOSFET Q9和Q10串联连接，并将MOSFET Q9、和Q10的栅极连接到 MOSFET Q9的漏极。将MOSFET Q9的漏极连接到MOSFET Q8的源极。 将MOSFET Q10的源极4妻地。MOSFET Q8、 Q9、和Q10具有耗尽型阁值电压作为初始阈值电压。通 过注入空穴将MOSFET Q8配置为具有比初始阈值电压高的阈值电压的耗尽 型MOSFET。通过注入空穴将MOSFET Q9配置为增强型MOSFET。通过注 入空穴将MOSFET Q10配置为具有比MOSFET Q9的更高的阈值电压的增强 型MOSFET。注入MOSFET Q10中的空穴数量比注入MOSFET Q9中的多。图6B示出MOSFET Q8、 Q9、和Q10的Vgs与(Ids)"2之间的关系(假 定漏电压处于饱和区域内)。由于MOSFET Q8的Vgs被固定在0 V， MOSFET Q8传导恒定电流Iconst。 Vo9是当Ids = Iconst时MOSFET Q9的Vgs，而 Vo10是当Ids = Iconst时MOSFET Q10的Vgs。可以得到基准电压Vref作为 VolO与Vo9之间的差(Vol0-Vo9)。上述实施例使得能够通过向浮置栅极中注入空穴来确定MOSFET Q8、 Q9、和Q10的阈值电压，从而得到期望的基准电压Vref。上述实施例中，MOSFET Q8、 Q9、和Q10中的每一个均包含浮置栅极。 然而，三个MOSFET中仅有一个包含浮置栅极的结构也是可能的。该情况 下，将三个MOSFET中的一个中的浮置栅极做成空穴富集。例如，三个 MOSFET中的 一个可以为具有通过借助注入空穴提高增强型初始阈值电压 (当前阈值电压的绝对值高于初始阈值电压)来达到的阈值电压的增强型 P國沟道MOSFET。上述实施例中，假定每个MOSFET的源极和村底相连。然而，也可以 将衬底连接到公共地。图7是说明根据本发明的另 一个实施例的第五示范性基准电压产生电路的电路图。图8是说明图7中所示的第五示范性基准电压产生电路的简化电 路图。将第五示范性基准电压产生电路实现为包含由一对N-沟道MOSFET Qll和Q12组成的差分输入级的运算放大器2。 MOSFETQll和Q12均包含 浮置栅极，而且具有基本相同的结构。另外，MOSFET Qll和Q12具有基 本相同的沟道构型。这意味着，或者不对MOSFET Qll和Q12执行沟道掺 杂，或者MOSFETQll和Q12的沟道#^杂水平基本相同。MOSFET Q11和Q12具有例如0.8 V的增强型阈值电压作为初始阈值电 压。通过向浮置栅极中注入空穴将MOSFETQll的阈值电压设置为例如-0.3 V。通过向浮置栅极中注入空穴将MOSFET Q12的阈值电压设置为例如0.3 V。注入MOSFET Q12的浮置栅极中的空穴数量比注入MOSFET Qll的浮 置栅极中的少。Q13和Q14是由P-沟道MOSFET构成的负载晶体管，而且形成电流镜 电路。Q15是例如由N-沟道MOSFET构成的恒流源。MOSFET Qll至Q15形成差分放大器电路。MOSFET Qll的栅极电极 担当反相输入端子(-)，而MOSFET Q12的栅极电极担当同相输入端子(+ )。MOSFET Q16和Q17形成电平移动级。例如，MOSFET Q16由P-沟道 MOSFET构成，而MOSFET Q17是由N-沟道MOSFET构成。经由所述电 平移动级将来自所述差分放大器电路的输出信号输出到外界。如图8中所示，该实施例中，将运算放大器2的输出端子连接到反相输 入端子(_)以提供负反馈，并将同相输入端子(+ )接地。换句话说，将运 算放大器2配置为源极跟随器。也可以将同相输入端子(+ )连接到除接地 之外的基准电势。第五示范性基准电压产生电路中，组成差分输入级的MOSFET Qll和 Q12中的每一个均包含浮置栅极。通过注入空穴将MOSFET Qll和Q12配 置为具有不同的阈值电压。所述不同的阈值电压在运算放大器2中产生偏置 电压。当MOSFET Qll和Q12的阈值电压分别为Vthl和Vth2时，由下面 公式表示偏置电压Vos:Vos的绝对值=I Vthl - Vth2| 当如图8中所示将运算放大器2配置为源极跟随器时，从输出端子输出偏置电压VOS作为相对于关于同相输入端子(+ )所连接到的地电势的基准电压Vref。如上所述，才艮据该实施例，MOSFET Qll和Q12的浮置4册极被做成空 穴富集。该配置使得能够改善MOSFET Q11和Q12的保持特性，从而减少 MOSFET Qll和Q12的阈值电压随时间的改变。这进而使得能够减少输出 的基准电压Vref随时间的改变。另外，才艮据该实施例，MOSFET Qll和Q12中的每一个均包括浮置才册 极和控制栅极。该配置使得能够通过向浮置栅极中注入空穴来确定MOSFET Qll和Q12的阈值电压，从而得到期望的基准电压Vref。换句话说，该实施 例在晶片加工期间不需要像传统技术的情况下 一 样通过离子注入来确定 MOSFET的阈<直电压。进一步，该实施例使得能够将MOSFET Qll和Q12的结构(包括沟道 构型)做成基本相同。这进而减少了晶片处理差异以及MOSFET的温度特 性的变动，从而使得能够提供可以输出稳定基准电压的基准电压产生电路。图7和8中所示的第五示范性基准电压产生电路中，使用N-沟道 MOSFET作为组成差分输入级的MOSFET Qll和Q12。然而，也可以使用 P-沟道MOSFET代替N-沟道MOSFET来形成差分输入级。上述实施例中，MOSFET Qll和Q12中的每一个均包含浮置栅极。然 而，MOSFETQ11和Q12中仅有一个包含浮置栅极的结构也是可能的。该 情况下，将MOSFETQll和Q12中的一个中的浮置栅极做成空穴富集。虽然上述实施例中MOSFET Qll和Q12的浮置栅极均被做成空穴富集， 但是将其中一个浮置栅极做成空穴富集并利用紫外线辐射将另一个放电的 结构也是可能的。图9是说明根据本发明的实施例的包含基准电压产生电路的示范性供电 设备的电路图。所述示范性供电设备例如用于移动电话或其它移动设备中， 而且包含通过将电源电压Vcc与基准电压Vref进行比较来检测电源电压Vcc 的下降或上升的检测电路。图9示出所述示范性供电设备中的示范性检测电 路。图9中，4表示运算放大器。连接到运算放大器4的反相输入端子(-) 的基准电压产生电路6提供基准电压Vref。将来自用作电源的电池的电源电 压施加到电源端子Vcc。利用分压电阻器8a和8b降低电源电压，并将降低的电压提供到运算放大器4的同相输入端子(+ )。基准电压产生电路6例如根据上述实施例其中之一来配置，并且提供有来自电池的电源电压Vcc。运算放大器4、基准电压产生电路6、以及分压电阻器8a和8b形成所 述示范性检测电路。所述示范性供电设备中，当电池的电源电压高而且降低的电压高于基准 电压Vref时，来自运算放大器4的输出信号变为高；而当电池的电源电压下 降而且降低的电压变为等于或低于基准电压Vref时，来自运算放大器4的输 出信号变为低。可以将来自运算放大器的输出信号用于例如在诸如移动电话 的移动设备上显示消息以报告电池的电源电压低于预定电平。该情况下，需 要基准电压产生电路6产生稳定的基准电压Vref而不受例如温度改变的影 响。根据本发明的实施例的基准电压产生电路能够产生稳定的基准电压而不 受温度改变的影响。另外，供电设备可以包括使用不同的基准电压Vref、或含有具不同的分 压比率的分压电阻器8a和8b的多个检测电路。该情况下，所述多个检测电 路检测不同的电压电平，从而使得能够更精确地检测电池电压电平的改变。压供电设备的电路图。恒压电路14调节来自电源10的电源电压并向负载12 提供恒定电压。恒压电路14包括输入端子(Vbat) 16,电源IO与之相连； 基准电压产生电路(Vref)18;运算放大器(OPAMP ) 20;输出晶体管(DRV) 22,包含P-沟道；分压电阻器24a和24b;以及输出端子(Vout) 26。恒压电路14中，将运算放大器20的输出端子连接到输出晶体管22的栅 极端子，将来自基准电压产生电路18的基准电压Vref施加到运算放大器20 的反相输入端子(-)，并将利用分压电阻器24a和24b降低输出电压Vout得 到的降低的电压施加到运算放大器20的同相输入端子(+ )。换句话说，将恒 压电路14配置为控制输出电压Vout以使得降低的电压与基准电压Vref匹酉己。因此，根据本发明的实施例的基准电压产生电路18提供稳定的基准电 压Vref，从而使得恒压电路14能够提供稳定的输出电压Vout。根据本发明的实施例， 一种基准电压产生电路包括串联或并联连接的两 个或更多个MOSFET,而且利用所述MOSFET的l萄值电压之间的差产生基 准电压。所述两个或更多个MOSFET中的至少一个包含浮置栅极和控制栅极，并将所述浮置栅极做成空穴富集或利用紫外线辐射放电。该配置使得能够改善MOSFET的保持特性(电荷保持特性)，从而减少MOSFET的阈值 电压随时间的改变。这进而使得能够减少输出的基准电压Vref随时间的改 变。另外，使用包含浮置栅极和控制栅极的MOSFET使得能够利用注入到 其浮置栅极中的空穴的数量来确定MOSFET的阈值电压。换句话说，可以 在制造之后改变MOSFET的阈值电压。这使得能够缩短在确定基准电压电 平之后制造设备所需的时间。根据本发明的实施例， 一种基准电压产生电路包括串联或并联连接的两 个或更多个MOSFET。所述两个或更多个MOSFET中的每一个包含浮置栅 极和控制栅极，并将所述浮置栅极做成空穴富集或利用紫外线辐射放电。对 于该配置，全部MOSFET在阈值电压随时间改变方面显示出基本相同的特 性。换句话说，MOSFET的阈值电压之间的差随着时间基本相同。这进而使 得能够减少基准电压Vref随时间的改变。另外，该配置使得能够通过向浮置 才册极中注入空穴来减少MOSFET的初始阈值电压的变化，从而提供高精确 度的基准电压产生电路。根据本发明的实施例， 一种基准电压产生电路包括具有基本相同的结构 的两个或更多个MOSFET。所述两个或更多个MOSFET中的每一个包含浮 置栅极和控制栅极，并利用紫外线辐射将所述两个或更多个MOSFET中的 至少 一 个的浮置栅极放电。根据本发明的实施例， 一种基准电压产生电路包括MOSFET。当所述 MOSFET中的两个或更多个包含浮置栅极时，可以以下列方式之一配置所述 浮置栅极将全部浮置栅极做成空穴富集；将所述浮置栅极中的一个或多个 做成空穴富集，并利用紫外线辐射将剩余的浮置栅极放电；以及利用紫外线 辐射将全部浮置栅极放电。根据本发明的实施例， 一 种基准电压产生电路包括两个或更多个 MOSFET,其中的每一个均包含浮置栅极和控制栅极而且具有基本相同的沟 道掺杂水平。该配置使得能够减少晶片处理差异以及MOSFET的温度相关 性，从而提供高精确度和稳定的基准电压产生电路。根据本发明的实施例， 一种基准电压产生电路包括具有增强型初始阈值 电压的两个或更多个N-沟道MOSFET。对于该配置，可以通过注入空穴将所述N-沟道MOSFET中的每一个或者配置为增强型MOSFET，或者配置为 耗尽型MOSFET。根据本发明的实施例， 一种基准电压产生电路包括具有耗尽型阈值电压 作为初始阈值电压的两个或更多个P-沟道MOSFET。对于该配置，可以通 过注入空穴将所述P-沟道MOSFET中的每一个或者配置为增强型MOSFET， 或者配置为耗尽型MOSFET。根据本发明的实施例， 一种基准电压产生电路包括串联连接的两个或更 多个MOSFET，而且所述MOSFET中的至少一个是耗尽型MOSFET。将所 述耗尽型MOSFET的栅极和源极相连以提供恒定电流。对于该配置，可以 从所述MOSFET之间的连接点输出基准电压。根据本发明的实施例，将一种基准电压产生电路实现为包含由并联连接 的两个MOSFET组成的差分输入级的运算放大器。将所述运算放大器的输 出端子连接到其反相输入端子。对于该配置，可以利用所述MOSFET的阈 值电压之间的差输出偏置电压或基准电压。本发明的另一个实施例提供一种供电设备，其包括通过将电源电压与基括根据本发明的实施例的基准电压产生电路，其产生所述基准电压。具有上 述配置的供电设备可以准确地检测电源电压的下降或上升。本发明不限于具体公开的实施例，可以做出变化和修改而不背离本发明 的范围。例如，在根据上述实施例的基准电压产生电路中，将具有基本相同的结 构的两个或更多个MOSFET串联或并联连接，以利用所述MOSFET的阈值 电压之间的差来产生基准电压。然而，所述MOSFET在沟道构型、栅极绝 缘膜的厚度、沟道长度、沟道宽度、材料等等方面可以具有不同的结构。另外，根据上述实施例的基准电压产生电路中或者使用P-沟道MOSFET 或者使用N-沟道MOSFET。然而，P-沟道MOSFET和N-沟道MOSFET的 组合也是可能的。进一步， 外的设备。对相关申请的交叉引用本申请基于2006年3月31日提交的日本优先权申请No. 2006-096672 以及2006年11月7日提交的日本优先权申请No. 2006-301070,其全部内容 通过参照而被合并于此。
权利要求
1.一种用于产生基准电压的基准电压产生电路，包括串联或并联连接的多个金属氧化物半导体场效应晶体管MOSFET；其中所述多个MOSFET中的至少一个包含控制栅极、以及被做成空穴富集或利用紫外线辐射放电的浮置栅极；而且所述基准电压产生电路被配置为输出一对MOSFET的阈值电压之间的差作为所述基准电压。
2. 如权利要求1所述的基准电压产生电路，其中所述多个MOSFET中 的每一个包含控制栅极、以及被做成空穴富集或利用紫外线辐射放电的浮置 栅极。
3. 如权利要求1所述的基准电压产生电路，其中所述多个MOSFET中 的两个或更多个包含控制栅极和浮置栅极，而且所述两个或更多个MOSFET 的沟道掺杂水平基本相同。
4. 如权利要求1所述的基准电压产生电路，其中所述多个MOSFET是 N-沟道MOSFET ，其均具有增强型阈值电压作为初始阈值电压。
5. 如权利要求1所述的基准电压产生电路，其中所述多个MOSFET是 P-沟道MOSFET,其均具有耗尽型阈值电压作为初始阈值电压。
6. 如权利要求1所述的基准电压产生电路，其中 将所述多个MOSFET串联连接；所述多个MOSFET中的至少一个是耗尽型MOSFET;而且 将所述耗尽型MOSFET的4册极和源极相连，以使得所述耗尽型MOSFET 担当恒流源。
7. 如权利要求1所述的基准电压产生电路，其中将所述基准电压产生 电路配置为运算放大器，其中将输出端子连接到反相输入端子，并将所述多 个MOSFET并联连接以担当差动输入级。
8. —种供电设备，包括如权利要求1所述的基准电压产生电路；以及检测电路，其被配置为通过将电源电压与从所述基准电压产生电路提供 的基准电压进行比较来检测电源电压的改变。
全文摘要
公开一种用于产生基准电压的基准电压产生电路，包括串联或并联连接的多个金属氧化物半导体场效应晶体管(MOSFET)。所述MOSFET中的至少一个包含控制栅极、以及被做成空穴富集或利用紫外线辐射放电的浮置栅极，而且所述基准电压产生电路被配置为输出一对MOSFET的阈值电压之间的差作为所述基准电压。
文档编号H01L21/8236GK101331437SQ20078000069
公开日2008年12月24日 申请日期2007年3月20日 优先权日2006年3月31日
发明者中西启哲, 吉田雅昭 申请人:株式会社理光