用于mosfet栅极电极接合衬垫的结构和方法

专利名称：用于mosfet栅极电极接合衬垫的结构和方法
技术领域：
这里的实施例通常地涉及微电子器件及其制造方法，以及更具体而言， 涉及用于提高微电子晶体管的性能及其制造方法的技术。
背景技术：
场效应晶体管(FET)，也称为金属氧化物半导体场效应晶体管 (MOSFET)或互#^属氧化物半导体(CMOS)晶体管，通常在集成电 路器件中被利用，该集成电路器件包括消费和工业应用中广泛使用的逻辑、 存储器以及微处理器器件。通常，在高密度同步随机存储器(SRAM)器 件以及其他栅距处(at-pitch)和随机逻辑电路中，互连接触与栅极电极之 间的接触面积余量小。因此，仍需要新技术用于提高微电子晶体管和制造 方法的性能和可制造性。

发明内容
筌于上述原因，本发明的实施例提供了一种集成电路(IC)，其包括 村底；在所述衬底之上的第一栅极电极；在所述衬底之上的第二栅极电极； 以及接合衬垫，其包括一对凸缘(flanged)端部覆盖所述第二栅极电极， 其中所述第二栅极电极的结构与所述接合衬垫的结构是不连续的 所述IC 还包括在所述衬底之上的掩埋氧化物(BOX)层；在所述BOX层之上 的绝缘体上硅(SOI)层；以及在所述BOX层之上的浅沟槽隔离(STI) 区域，其中所述第一栅极电极在所述SOI层上，以及其中所述第二栅极电 极在所述STI区域上。
优选地，所述接合衬垫的宽度大于所述第二栅极电极的宽度。此外，
10在一个实施例中，所述IC包括在所述第一栅极电极的相对的侧上的外 延生长区域；邻近并在所述第一栅极电极的相对的侧上的侧壁间隔物；在 所述SOI层与所述第一栅极电极之间的栅极介质层；在所述第一栅极电极 和所述外延生长区域上的自对准硅化物区域；被连接到所述自对准硅化物 区域的互连接触；在所述第一栅极电极、所述侧壁间隔物、所述自对准硅 化物区域、以及所述STI区域之上的介质衬里；以及在所述介质衬里之上 的层间介质层。
此外，在另一实施例中，所述IC包括凸起的源极和漏极区域，在 所述第一栅极电极的相对的侧上；侧壁间隔物，邻近并在所述第一栅极电 极的相对的侧上；栅极介质层，在所述SOI层与所述第一栅极电极之间； 自对准珪化物区域，在所述第一栅极电极和所述凸起的源极和漏极区域上； 互连接触，被连接到所述自对准硅化物区域；介质衬里，在所述第一栅极 电极、所述侧壁间隔物、所述自对准硅化物区域以及所述STI区域之上； 以及层间介质层，在所述介质衬里之上。
此外，在另一个实施例中，所述IC包括栅极介质层，在所述STI 区域与所述第二栅极电极之间；侧壁间隔物，邻近并在所述第二栅极电极 的相对的侧上，其中所述侧壁间隔物接触所述接合村垫；自对准硅化物区 域，在所述接合村垫上；互连接触，被连接到所述自对准硅化物区域；介 质衬里，在所述侧壁间隔物、所述自对准珪化物区域、以及所述STI区域 之上；以及层间介质层，在所述介质衬里之上。优选地，所述接合衬垫包 括外延生长材料。此外，优选地，所述接合衬垫的上表面高于所述第一栅 极电极的上表面。
这里的另一实施例提供了一种微电子器件，包括衬底；第一栅极电 极，在所述村底之上；第二栅极电极，在所述衬底之上；以及接合衬垫， 包括一对凸缘端部，覆盖所述第二栅极电极，其中所述第二栅极电极的结 构与所述接合衬垫的结构是不连续的，其中所述接合村垫的宽度大于所述 第二栅极电极的宽度，以及其中所述接合村塾的上表面高于所述第一栅极 电极的上表面。所述微电子器件还包括BOX层，在所述衬底之上；SOI层，在所述BOX层之上；以及STI区域，在所述BOX层之上，其中所述 第一栅极电极在所述SOI层上，以及其中所述第二栅极电极在所述STI 区域上。
在一个实施例中，所述微电子器件包括外延生长区域，在所述第一 栅极电极的相对的侧上；侧壁间隔物，邻近并在所述第一栅极电极的相对 的侧上；栅极介质层，在所述SOI层与所述第一栅极电极之间；自对准硅 化物区域，在所述第一栅极电极和所述外延生长区域上；互连接触，被连 接到所述自对准硅化物区域；介质衬里，在所述第一栅极电极、所述侧壁 间隔物、所述自对准硅化物区域、以及所述STI区域之上；以及层间介质 层，在所述介质衬里之上。
在另一实施例中，所述^t电子器件包括凸起的源极和漏极区域，在 所述第一栅极电极的相对的侧上；侧壁间隔物，邻近并在所述第一栅极电 极的相对的侧上；栅极介质层，在所述SOI层与所述第一栅极电极之间； 自对准硅化物区域，在所述第一栅极电极和所述凸起的源极与漏极区域上； 互连接触，被连接到所述自对准硅化物区域；介质衬里，在所述第一栅极 电极、所述侧壁间隔物、所述自对准硅化物区域、以及所述STI区域之上； 以及层间介质层，在所述介质衬里之上。
在另一实施例中，所述微电子器件包括栅极介质层，在所述STI区 域与所述第二栅极电极之间；侧壁间隔物，邻近并在所述第二栅极电极的 相对的侧上，其中所述侧壁间隔物接触所述接合衬垫；自对准硅化物区域， 在所述接合衬垫上；互连接触，被连接到所述自对准硅化物区域；介质衬 里，在所述侧壁间隔物、所述自对准硅化物区域、以及所述STI区域之上； 以及层间介质层，在所述介质衬里之上。优选地，所述接合衬垫包括外延 生长材料。
这里的另一个实施例提供了一种场效应晶体管(FET)，包括衬底； BOX层，在所述衬底之上；SOI层，在所述BOX层之上；STI区域，在 所述BOX层之上；第一栅极结构，在所述SOI层上；第二栅极结构，在 所述STI区域上；以及接合衬垫，附着到所述第二栅极结构，其中所述接合衬垫的宽度大于所述第二栅极结构的宽度，以及其中所述第二栅极结构 的结构与所述接合衬垫的结构是不连续的。
在一个实施例中，所述FET还包括外延生长区域，在所述第一栅极 结构的相对的侧上；侧壁间隔物，邻近并在所述第一栅极结构的相对的侧 上；栅极介质层，在所述SOI层与所述第一栅极结构之间；自对准硅化物 区域，在所述第一栅极结构和所述外延生长区域上；互连接触，被连接到 所述自对准硅化物区域；介质衬里，在所述第一栅极结构、所述侧壁间隔 物、所述自对准珪化物区域、以及所述STI区域之上；以及层间介质层， 在所述介质村里之上。
在另一个实施例中，所述FET还包括凸起的源极和漏极区域，在所 述第一栅极结构的相对的侧上；侧壁间隔物，邻近并在所述第一栅极结构 的相对的侧上；栅极介质层，在所述SOI层与所述第一栅极结构之间；自 对准珪化物区域，在所述第一栅极结构和所述凸起的源极和漏极区域上； 互连接触，被连接到所述自对准硅化物区域；介质衬里，在所述第一栅极 结构、所述侧壁间隔物、所述自对准硅化物区域、以及所述STI区域之上； 以及层间介质层，在所迷介质衬里之上。
在另一实施例中，所述FET还包括栅极介质层，在所述STI区域 与所述第二栅极结构之间；侧壁间隔物，邻近并在所述第二栅极结构的相 对的侧上，其中所述侧壁间隔物接触所述接合衬垫；自对准硅化物区域， 在所述接合村垫上；互连接触，被连接到所述自对准珪化物区域；介质衬 里，在所述侧壁间隔物、所述自对准硅化物区域、以及所述STI区域之上； 以及层间介质层，在所述介质衬里之上。优选地，所迷接合衬垫包括外延 生长材料。此外，所述接合衬垫优选地包括邻接所述第二栅极结构的一对 凸缘端部。此外，所述接合衬垫的上表面优选地高于所述第一栅极结构的 上表面。
这里的另一实施例提供了一种形成集成电路的方法，其中所述方法包 括提供衬底；在所述衬底之上构图第一栅极电极；在所述衬底之上构图 第二栅极电极；以及形成接合衬垫，其包括一对凸缘端部并覆盖所述第二
13述第二栅极电极的结构与所述接合衬垫的结构是不连续 的。
在一个实施例中，所述方法还包括在所述衬底之上设置BOX层； 在所述BOX层之上设置SOI层；以及在所述BOX层之上形成浅沟槽隔 离(STI)区域，其中所述第一栅极电极在所述SOI层上，以及其中所述 第二栅极电极在所述STI区域上。在另一实施例中，所述方法还包括配置 所述接合衬垫的宽度大于所述第二栅极电极的宽度。
在另一实施例中，所述方法还包括在所述第一栅极电极的相对的侧 上选择性地生长外延区域；形成邻近并在所述第一栅极电极的相对的侧上 的侧壁间隔物；在所述SOI层与所述第一栅极电极之间设置栅极介质层； 在所述第一栅极电极和所述外延生长区域上形成自对准硅化物区域；将互 连接触连接到所述自对准硅化物区域；在所述第一栅极电极、所述侧壁间 隔物、所述自对准硅化物区域、以及所述STI区域之上设置介质衬里；以 及在所述介质衬里之上设置层间介质层。
在另一实施例中，所述方法还包括在所述第一栅极电极的相对的侧 上形成凸起的源极和漏极区域；设置邻近并在所述第一栅极电极的相对的 侧上的侧壁间隔物；在所述SOI层与所述第一栅极电极之间配置栅极介质 层；在所述第一栅极电极和所述凸起的源极与漏极区域上形成自对准硅化 物区域；将互连接触连接到所述自对准硅化物区域；在所述第一栅极电极、 所述侧壁间隔物、所述自对准硅化物区域、以及所述STI区域之上设置介 质村里；以及在所述介质衬里之上设置层间介质层。
所述方法还包括在所述STI区域与所述第二栅极结构之间设置栅极 介质层；形成邻近并在所述第二栅极结构的相对的侧上的侧壁间隔物，其 中所述侧壁间隔物接触所述接合衬垫；在所述接合衬垫上配置自对准硅化 物区域；将互连接触连接到所述自对准硅化物区域；在所述侧壁间隔物、 所述自对准硅化物区域、以及所述STI区域之上设置介质衬里；以及在所 述介质衬里之上形成层间介质层。优选地，在形成所述接合衬垫时，所述 接合衬垫包括外延生长材料。此外，所述方法还包括配置所述接合衬垫的
14上表面高于所述第一栅极结构的上表面。此外，所述方法还包括以这样的 处理步骤形成接合衬垫，所述处理步骤与所述第二栅极电极的构图是分开 的。
这里的另一实施例提供了一种形成FET的方法，其中所述方法包括 提供衬底；在所述衬底之上淀积BOX层；在所述BOX层之上设置SOI 层；在所述BOX层之上形成STI区域；在所述SOI层上构图第一栅极结 构；在所述STI区域上构图第二栅极结构；以及将*衬垫附着到所述第 二栅极结构，其中所述接合衬垫的宽度大于所述第二栅极结构的宽度，以 及其中所述第二栅极结构的结构与所述接合衬垫的结构是不连续的。
在一个实施例中，所述方法还包括在所述第一栅极结构的相对的侧 上形成外延生长区域；邻近并在所述第一栅极结构的相对的侧上附着侧壁 间隔物；在所述SOI层与所述第一栅极结构之间设置栅极介质层；在所述 第 一栅极结构和所述外延生长区域上形成自对准硅化物区域；将互连接触 连接到所述自对准硅化物区域；在所述第一栅极结构、所述侧壁间隔物、 所述自对准硅化物区域、以及所述STI区域之上设置介质衬里；以及在所 述介质衬里之上设置层间介质层。
在另一实施例中，所述方法还包括在所述STI区域与所述第二栅极 结构之间设置栅极介质层；邻近并在所述第二栅极结构的相对的侧上附着 侧壁间隔物，其中所述侧壁间隔物接触所述接合衬垫；在所述接合衬垫上 形成自对准硅化物区域；将互连接触连接到所述自对准硅化物区域；在所 述侧壁间隔物、所述自对准硅化物区域、以及所述STI区域之上设置介质 衬里；以及在所述介质衬里之上设置层间介质层。优选地，在将所述接合 衬垫附着到所述第二栅极结构时，所述接合衬垫包括外延生长材料。此夕卜， 所述方法还包括配置所述接合衬垫的上表面高于所述第一栅极结构的上表 面。
当结合下列描述和附图考虑时，将更好地了解和理解这里的实施例的 这些和其他方面。应当理解，然而，虽然在下列描述中指出了优选的实施 例及其多个具体细节，但给出下列描述用于示例而不是限制。可以在这里
15的实施例的范围内进行很多改变和修改而不背离其精神，并且这里的实施 例包括所有这样的修改。


通过下列描述并参考附图，将更好地理解这里的实施例，其中 图1-10是根据这里的实施例的集成电路芯片在顺序制造步骤期间的 截面浮见图；以及
图ll是示例了根据这里的实施例的优选方法的流程图。
具体实施例方式
通过参考在附图中示例并在下列描述中所详述的非限制性实施例，更 为全面地解释这里的实施例及其各种特征和有利的细节。省略了公知的组 件和处理技术的描述，以便不会不必要地模糊这里的实施例。这里所使用 的实例仅仅旨在有助于理解实践这里的实施例的方法，并进一步使本领域 的技术人员能够实践这里的实施例。因此，不应将实例理解为限制这里的 实施例的范围。
如上所述，仍然需要新技术用于提高微电子晶体管和制造方法的性能 和可制造性。通过使用保持简单的线/空间PC图形并增加屏蔽掩模开口的 技术结合外延珪锗(eSiGe)或凸起的源极/漏极选择性外延方法，在栅极 电极上提供增大的接合衬垫，本发明的实施例获得了这些优点。现在参考 附图，并且更具体而言，参考图l至ll，其中在各附图中相似的参考标示 表示对应的特征，示出了优选的实施例。
图1至10根据这里的实施例示例了用于制造集成电路芯片l的一组顺 序的截面示意图。如图1所示，作为本领域的技术人员所公知的，提供包 括浅沟槽隔离的初始绝缘体上硅(SOI)衬底10。可选地，还可以使用体 非SOI衬底。在一个实施例中，衬底10包括硅、硅合金、III-V、或者介 质衬底，并且在衬底10之上形成掩埋氧化物(BOX)层20,其中BOX 层20包括优选具有约150nm的厚度的二氧化硅。在BOX层20之上形成绝缘体上硅(SOI)层30，其中SOI层30包括优选具有约50nm的厚度 的硅。之后，使用常规的微电子工艺技术例如光刻、干法蚀刻、化学气相 淀积(CVD)氧化物淀积、以及化学机械平坦化(CMP),形成浅沟槽隔 离(STI)区域40。
如图2所示，形成MOSFET栅极电极15、 16，其中栅极电极15、 16 每一个包括具有栅极多晶硅层60的栅极介质层50以及在栅极多晶硅层60 上形成的硬掩模帽层80,并通常使用常规的微处理技术例如热氧化、氮化、 CVD、光刻以及干法蚀刻形成。此外，使用保形CVD淀积和各向异性干 法蚀刻例如反应离子蚀刻(RIE),邻近栅极介质层50、栅极多晶硅层60 以及硬掩模帽层80设置一对侧壁间隔物70。优选地，栅极介质层包括二 氧化硅并且厚度约lnm。此外，栅极多晶硅层60优选包括CVD-淀积的硅， 其厚度为约100nm。侧壁间隔物70优选包括SiN和SiO2层的组合，其具 有约30nm厚度的SiN和10nm的Si02，并且介质硬掩模帽80优选厚度为 约30nm。在一个实施例中，在SOI硅层30之上形成栅极电极15，作为 MOSFET晶体管，并且栅极电极16被形成在STI区域40之上并构成邻 近的MOSFET器件(未示出)的一部分，或者两个MOSFET器件(未示 出)之间的互连。
接下来，如图3所示，在腔中使用各向异性或者各向同性干法蚀刻例 如反应离子蚀刻(RIE)，来蚀刻SOI层30，该腔包括了引入的反应气体 HC1、 HBr、 Cl2、 SF6与添加剂例如N2、 02、和Ar以及He的组合。部分 地蚀刻SOI层30以留下区域卯，该区域卯包括用于随后的外延硅生长的 SOI层30的种子层。如图4所示，使用掩蔽层95掩蔽栅极电极16，该掩 蔽层95包括有机或无机材料例如光致抗蚀剂或者Si02。然后，接下来的 工艺步骤涉及使用常规光刻技术，构图IC芯片1以对于栅极电极16产 生的暴露的图形区域100。
接下来，如图5所示，使用各向异性干法蚀刻方法例如RIE，在构图 的区域100内从栅极电极16去除硬掩模帽80和部分的侧壁间隔物70以暴 露栅极多晶硅层60。之后，如图6所示，从IC芯片1剥离掩蔽层95，并且使用选择性外延生长方法，优选生长硅或硅与SiGe的組合，以仅在栅 极电极15的暴露的SOI层30上形成外延层120,以及在栅极电极16的多 晶硅层60上形成多晶硅接合衬垫130，该多晶硅接合衬垫130具有一对凸 缘端部22。通过帽层80以及侧壁间隔物70使栅极电极15的多晶硅层60 不发生选择性外延生长。此外，使用常规的掺杂技术将半导体掺杂剂(未 示出)引入到外延区域120、 130中。
如图7所示，使用各向异性与各向同性蚀刻工艺例如RIE的组合，从 栅极电极15剥离侧壁间隔物70，以暴露SOI层30的MOSFET扩展区域 140。可以使用本领域技术人员所通常使用的离子注入形成薄侧壁氧化(未 示出)以及MOSFET扩展区域器件掺杂(未示出)。在图8中，示出了 使用常规方法例如SiN的保形淀积和通过RIE的各向异性蚀刻，在栅极 15、 16上形成笫二侧壁间隔物150。栅极16上的侧壁间隔物150与栅极 16上的存在的侧壁间隔物70相结合，并且为了清楚起见，在图8-10中将 其示为侧壁间隔物150。通过离子注入和活化退火来引入额外的MOSFET 掺杂(未示出)，以调整并最优化晶体管的电特性和物理特性。
之后，如图9所示，如本领域冲支术人员所公知的，进行自对准硅化物 (自对准珪化物(salicide))工艺以在外延区域120、 130、部分的STI 区域140之上、以及在栅极15中的多晶硅60之上产生自对准硅化物区域 160。优选地，自对准硅化物区域160包括CoSi、 NiSi、 TiSi、 PtSi、 NiPtSi 中的任何一种，或者其它适合的合金，并使用例如淀积、退火以及选择性 蚀刻的常规工艺技术形成。然后，如图10所示，在整个IC芯片1或者芯 片1的选择的区域之上形成介质衬里170例如具有应力的(stressed )SiN。 在该步骤之后，在介质衬里170之上通过CVD淀积并通过CMP平坦化层 间介质(ILD) 180例如二氧化硅。接下来，使用标准光刻、RIE、金属淀 积以及CMP技术形成金属接触l卯、200。例如，金属接触190接触SO1 层30之上的外延区域120之上的自对准硅化物区域160 ，以及金属接触200 接触栅极电极16之上的自对准硅化物区域160。根据这里的其他实施例， 可以形成额外的过孔(未示出)和接触。
18如图10所示，具有接合衬垫130的完成的MOSFET结构1，提供了 接触200到MOSFET栅极电极器件16的改善的覆盖对准制造容差。图10 中的区域x与y之间的大小差异示例了在器件16上的用于接触200的改善 并增大的接合衬垫域。接合宽度从x增加到y约为构图的MOSFET栅极 电极60的特征尺寸。例如，对于20nm线宽度厚度的MOSFET栅极，用 于接触200的接合区域可被有利地增加到40nm。 IC芯片1上的较大的接 合面积可以改善制造容差、减小接触电阻的变化并改善互连的可靠性。
通常，这里的实施例提供了一种技术，在外延生长之前蚀刻开PC帽 的接合村垫区域，并使用PC多晶硅上的增大的外延区域作为CA接合衬 垫区域。这里的实施例补充了选择性外延嵌入SiGe技术，并可应用到体 和SOICMOS、双极、存储器和传感器技术。与栅极区域具有"T"的形状 的常规的T栅极结构相比，这里的实施例提出了一种可以提供更好的面密 度的技术，因为有源区域栅极结构不遮蔽源^L/漏极区域(典型地，在T栅 极结构中，T的上部分可以遮蔽直接位于T的悬突区域下的源^l/漏极硅区 域)。因为可以将这里的实施例提供的方法插入到标准eSiGeCMOS工艺 流程中作为额外的屏蔽^^才莫和蚀刻步骤，所以这里的实施例提供的方法还 与按比例缩放的主流CMOS技术相兼容。
参考图1-10，图11示例了根据这里的实施例的流程图，其中流程图 示例了形成集成电路1的方法，其中该方法包括提供(300)衬底10; 在衬底10之上构图(302)第一栅极电极15;在衬底10之上构图(304) 第二栅极电极16;以及形成(306)接合衬垫130，该接合衬垫130包括一 对凸缘端部22并覆盖第二栅极电极15，其中笫二栅极电极16的结构与接 合衬垫130的结构是不连续的。
这里的实施例提供的技术有利于集成电路芯片l的制造。用图形计算 机编程语言产生芯片设计，并储存在计算机存储介质(例如磁盘、磁带、 物理硬盘驱动器或者虛拟硬盘驱动器例如存储访问网络)中。如果设计者 不制造芯片或者用于制造芯片的光刻掩模，那么设计者通过物理方法(例 如，通过提供存储了设计的存储媒介的副本)或者电子地(例如，通过Internet)直接或者间接地将产生的设计传送到这样的实体。然后，将存储 的设计转换为用于制造光掩模的适宜的格式(例如GDSn)，该光刻摘^莫 典型地包括将形成在晶片上的所讨论的多个芯片设计的副本。利用光刻掩 ^^限定将^L蚀刻或处理的晶片(和/或其上的层)的区域。
制造者可以将产生的集成电路芯片以原始晶片的形式(也就是，作为 具有多个未封装芯片的单个晶片)作为棵芯片来分配，或者以封装的形式 分配。在后一种情况下，以单芯片封装(例如，具有附着到主板或者其他 高级载体的引线的塑料载体)或者多芯片封装(例如陶瓷载体，其具有表 面互连或者掩埋互连，或具有二者)来安装芯片。在任何情况下，然后将 该芯片与其他芯片、分立电路单元和/或其他信号处理装置集成，作为(a) 中间产品例如主板，或者(b)终端产品的一部分。终端产品可以是包括 集成电路芯片的任何产品，从玩具以及其他低端应用到具有显示器、键盘 或其他输入设备、以及中央处理器的高级计算机产品。
通常，这里的实施例提供了形成MOSFET栅极电极接合衬垫130和 产生的结构的技术，其中该方法包括形成具有帽介质80的MOSFET栅极 电极15、 16;以及以与构图栅极电极导体(例如多晶硅60)相分开的步骤 在栅极电极16上形成接合衬垫130。通过使用光刻在STI 40之上构图栅 极电极16的区域100，形成接合衬垫130;蚀刻栅极电极16上的侧壁间隔 物70和帽层80以暴露下面的栅极电极多晶硅60;应用选择性外延以在栅 极电极15、 16以及SOI层30的暴露的区域上生长硅120、 130;依次处理 以形成MOSFET，包括离子注入、退火以及自对准珪化；将接触190、 200 形成到栅极电极接合衬垫130上；以及在接触190、 200与芯片1的其他区 域之间形成互连布线(未示出)。具有增大的表面面积的栅极电极接合衬 垫130悬在下面的STI区域40之上。此外，栅极电极16与接合衬垫130 是不连续的(即，是不同的结构)。接合衬垫结构130可以应用到包括任 何的存储器单元、动态随枳存取存储器(DRAM) 、 SRAM、闪速存储器、 熔丝、反熔丝、电阻器、电容器、磁阻随M取存储器(MRAM)、门阵 列、微电子机械系统(MEMS)、光电探测器、电荷耦合器件(CCD)以
20及打印头的集成电路装置。
特定实施例的上述描述将全面地揭示这里的实施例的一般本质，其他 技术人员可以通过运用当前的知识容易地修改和/或使这样的特定实施例 适应各种应用而不背离一般的概念，因此，应该并旨在在公开的实施例的 等价物的意义和范围内来理解这样的适应和^f务改。应当理解，这里所采用 的措词或术语是为了描述而不是限制。因此，虽然根据优选的实施例描述 了这里的实施例，但是本领域的技术人员将认识到可以在所附权利要求的 精神和范围内修改地实践这里的实施例。
权利要求
1. 一种集成电路，包括衬底；第一栅极电极，在所述衬底之上；第二栅极电极，在所述衬底之上；以及接合衬垫，包括一对凸缘端部覆盖所述第二栅极电极，其中所述第二栅极电极的结构与所述接合衬垫的结构是不连续的。
2. 根据权利要求l的集成电路，还包括 掩埋氧化物(BOX)层，在所述衬底之上； 绝缘体上硅(SOI)层，在所述BOX层之上；以及 浅沟槽隔离(STI)区域，在所述BOX层之上， 其中所述第一栅极电极在所述SOI层上，以及 其中所述第二栅极电极在所述STI区域上。
3. 根据权利要求1的集成电路，其中所述接合衬垫的宽度大于所述 第二栅极电极的宽度。
4. 根据权利要求2的集成电路，还包括 外延生长区域，在所述第一栅极电极的相对的侧上； 侧壁间隔物，邻近并在所述第一栅极电极的相对的侧上； 栅极介质层，在所述SOI层与所述第一栅极电极之间； 自对准硅化物区域，在所述第一栅极电极和所述外延生长区域上； 互连接触，被连接到所述自对准硅化物区域；介质衬里，在所述第一栅极电极、所述侧壁间隔物、所述自对准硅化 物区域以及所述STI区域之上；以及 层间介质层，在所述介质衬里之上。
5. 根据权利要求2的集成电路，还包括 凸起的源极和漏极区域，在所述第一栅极电极的相对的侧上； 侧壁间隔物，邻近并在所述第一栅极电极的相对的侧上；栅极介质层，在所述SOI层与所述第一栅极电极之间； 自对准硅化物区域，在所述第一栅极电极和所述凸起的源极和漏极区域上；互连接触，被连接到所述自对准硅化物区域；介质衬里，在所述第一栅极电极、所述侧壁间隔物、所述自对准硅化 物区域、以及所述STI区域之上；以及 层间介质层，在所述介质衬里之上。
6. 根据权利要求2的集成电路，还包括 栅极介质层，在所述STI区域与所述第二栅极电极之间； 侧壁间隔物，邻近并在所述第二栅极电极的相对的侧上，其中所述侧壁间隔物接触所述接合衬垫；自对准硅化物区域，在所述接合衬垫上；互连接触，被连接到所述自对准硅化物区域；介质衬里，在所述侧壁间隔物、所述自对准珪化物区域以及所述STI 区域之上；以及层间介质层，在所述介质衬里之上。
7. 根据权利要求1的集成电路，其中所述M村垫包括外延生长材料。
8. 根据权利要求l的集成电路，其中所述接合衬垫的上表面高于所述 第 一栅极电极的上表面。
9. 一种微电子器件，包括 衬底；第一栅极电极，在所述衬底之上；第二栅极电极，在所述衬底之上；以及接合衬垫，包括一对凸缘端部覆盖所述第二栅极电极，其中所述第二栅极电极的结构与所述接合衬垫的结构是不连续的，其中所述接合衬垫的宽度大于所述第二栅极电极的宽度，以及其中所述接合衬垫的上表面高于所述第 一栅极电极的上表面。
10. 根据权利要求9的微电子器件，还包括掩埋氧化物(BOX)层，在所述衬底之上； 绝缘体上硅(SOI)层，在所述BOX层之上；以及 浅沟槽隔离(STI)区域，在所述BOX层之上， 其中所述第一栅极电极在所述SOI层上，以及 其中所述第二栅极电极在所述STI区域上。
11. 根据权利要求10的微电子器件，还包括 外延生长区域，在所述第一栅极电极的相对的侧上； 侧壁间隔物，邻近并在所述第一栅极电极的相对的侧上； 栅极介质层，在所述SOI层与所述第 一栅极电极之间；自对准硅化物区域，在所述第 一栅极电极与所述外延生长区域上； 互连接触，被连接到所述自对准硅化物区域；介质衬里，在所述第一栅极电极、所述侧壁间隔物、所述自对准硅化 物区域、以及所述STI区域之上；以及 层间介质层，在所述介质衬里之上。
12. 根据权利要求10的微电子器件，还包括 凸起的源极和漏极区域，在所述第一栅极电极的相对的侧上； 侧壁间隔物，邻近并在所述第一栅极电极的相对的侧上； 栅极介质层，在所述SOI层与所述第一栅极电极之间； 自对准珪化物区域，在所述第一栅极电极与所述凸起的源极和漏极区域上；互连接触，被连接到所述自对准硅化物区域； 介质衬里，在所述第一栅极电极、所述侧壁间隔物、所述自对准硅化 物区域、以及所述STI区域之上；以及 层间介质层，在所述介质衬里之上。
13. 根据权利要求10的微电子器件，还包括 栅极介质层，在所述STI区域与所述第二栅极电极之间； 侧壁间隔物，邻近并在所述第二栅极电极的相对的侧上，其中所述侧壁间隔物接触所述接合衬垫；自对准硅化物区域，在所述接合衬垫上； 互连接触，被连接到所述自对准硅化物区域；介质衬里，在所述侧壁间隔物、所述自对准硅化物区域、以及所述STI 区域之上；以及层间介质层，在所述介质衬里之上。
14. 根据权利要求9的微电子器件，其中所述接合衬垫包括外延生长 材料。
15. —种场效应晶体管(FET)，包括 衬底5掩埋氧化物(BOX)层，在所述衬底之上； 绝缘体上硅(SOI)层，在所述BOX层之上； 浅沟槽隔离(STI)区域，在所述BOX层之上； 第一栅极结构，在所述SOI层上； 第二栅极结构，在所述STI区域上；以及 接合衬垫，被附着到所述第二栅极结构， 其中所述接合衬垫的宽度大于所述第二栅极结构的宽度，以及 其中所述第二栅极结构的结构与所述接合衬垫的结构是不连续的。
16. 根据权利要求15的FET，还包括 外延生长区域，在所述第一栅极结构的相对的侧上； 侧壁间隔物，邻近并在所述第一栅极结构的相对的侧上； 栅极介质层，在所述SOI层与所述第一栅极结构之间； 自对准硅化物区域，在所述第一栅极结构和所述外延生长区域上； 互连接触，被连接到所述自对准硅化物区域；介质衬里，在所述第一栅极结构、所述侧壁间隔物、所述自对准硅化 物区域、以及所述STI区域之上；以及 层间介质层，在所述介质衬里之上。
17. 根据权利要求15的FET，还包括 凸起的源极和漏极区域，在所述第一栅极结构的相对的侧上；侧壁间隔物，邻近并在所述第一栅极结构的相对的侧上； 栅极介质层，在所述SOI层与所述第一栅极结构之间； 自对准硅化物区域，在所述第一栅极结构与所述凸起的源极和漏极区域上；互连接触，被连接到所述自对准珪化物区域；介质衬里，在所述第一栅极结构、所述侧壁间隔物、所述自对准硅化 物区域、以及所述STI区域之上；以及 层间介质层，在所述介质衬里之上。
18. 根据权利要求15的FET，还包括 栅极介质层，在所述STI区域与所述第二栅极结构之间； 侧壁间隔物，邻近并在所述第二栅极结构的相对的侧上，其中所述侧壁间隔物接触所述接合衬垫；自对准硅化物区域，在所述接合村垫上； 互连接触，被连接到所述自对准硅化物区域；介质衬里，在所述侧壁间隔物、所述自对准硅化物区域、以及所述STI 区域之上；以及层间介质层，在所述介质衬里之上。
19. 根据权利要求15的FET，其中所述接合衬垫包括外延生长材料。
20. 根据权利要求15的FET，其中所述接合衬垫包括邻接所述第二 栅极结构的 一对凸缘端部。
21. 根据权利要求15的FET，其中所述接合村垫的上表面高于所述 第一栅极结构的上表面。
22. —种形成集成电路的方法，所述方法包括以下步骤 提供衬底；在所述衬底之上构图第 一栅极电极； 在所述衬底之上构图第二栅极电极；以及形成接合衬垫，所述接合衬垫包括一对凸缘端部并覆盖所述第二栅极 电极，其中所述第二栅极电极的结构与所述接合村垫的结构是不连续的。
23. 根据权利要求22的方法，还包括 在所述村底之上设置掩埋氧化物(BOX)层； 在所述BOX层之上设置绝缘体上硅(SOI)层；以及 在所述BOX层之上形成浅沟槽隔离(STI)区域， 其中所述第一栅极电极在所述SOI层上，以及 其中所述第二栅极电极在所述STI区域上。
24. 根据权利要求22的方法，还包括配置所述接合衬垫的宽度大于 所述第二栅极电极的宽度。
25. 根据权利要求23的方法，还包括 在所述第一栅极电极的相对的侧上选择性地生长外延区域； 邻近并在所述第一栅极电极的相对的侧上形成侧壁间隔物； 在所述SOI层与所述第一栅极电极之间设置栅极介质层； 在所述第一栅极电极和所述外延生长区域上形成自对准硅化物区域； 将互连接触连接到所述自对准硅化物区域；在所述第一栅极电极、所述侧壁间隔物、所述自对准硅化物区域、以 及所述STI区域之上设置介质衬里；以及 在所述介质衬里之上设置层间介质层。
26. 根据权利要求23的方法，还包括在所述第一栅极电极的相对的侧上形成凸起的源极和漏极区域；邻近并在所述第一栅极电极的相对的侧上^:置侧壁间隔物； 在所述soi层与所述第一栅极电极之间配置栅极介质层； 在所述第一栅极电极和所述凸起的源极和漏极区域上形成自对准硅化 物区域；将互连接触连接到所述自对准硅化物区域；在所述第一栅极电才及、所述侧壁间隔物、所述自对准硅化物区域、以 及所述STI区域之上设置介质衬里；以及 在所述介质衬里之上设置层间介质层。
27. 根据权利要求23的方法，还包括在所述STI区域与所述第二栅极结构之间设置栅极介质层； 邻近并在所述第二栅极结构的相对的侧上形成侧壁间隔物，其中所述 侧壁间隔物接触所述接合衬垫；在所述接合村垫上配置自对准硅化物区域； 将互连接触连接到所述自对准硅化物区域；在所述侧壁间隔物、所述自对准硅化物区域、以及所述STI区域之上 设置介质衬里；以及在所述介质衬里之上形成层间介质层。
28. 根据权利要求22的方法，其中在形成所述接合衬垫时，所述接 合衬垫包括外延生长材料。
29. 根据权利要求22的方法，还包括配置所述M衬垫的上表面高 于所述第 一栅极结构的上表面。
30. 根据权利要求22的方法，还包括以这样的处理步骤形成所述接 合衬垫，所述处理步骤与构图所述第二栅极电极是分开的。
31. —种形成场效应晶体管(FET)的方法，所述方法包括以下步骤 提供衬底；在所述衬底之上淀积掩埋氧化物(BOX)层； 在所述BOX层之上设置绝缘体上硅(SOI)层； 在所述BOX层之上形成浅沟槽隔离(STI)区域， 在所述SOI层上构图第 一栅极结构； 在所述STI区域上构图第二栅极结构；以及 将接合衬垫附着到所述第二栅极结构，其中所述接合衬垫的宽度大于所述第二栅极结构的宽度，以及 其中所述第二栅极结构的结构与所述接合衬垫的结构是不连续的。
32. 根据权利要求31的方法，还包括 在所述第一栅极结构的相对的侧上形成外延生长区域；邻近并在所述第一栅极结构的相对的侧上附着侧壁间隔物；在所述SOI层与所述第一栅极结构之间设置栅极介质层； 在所述第一栅极结构和所述外延生长区域上形成自对准硅化物区域； 将互连接触连接到所述自对准硅化物区域；在所述第一栅极结构、所述侧壁间隔物、所述自对准硅化物区域、以 及所述STI区域之上设置介质衬里；以及 在所述介质衬里之上设置层间介质层。
33. 根据权利要求31的方法，还包括在所述STI区域与所述第二栅极结构之间形成栅极介质层； 邻近并在所述第二栅极结构的相对的侧上附着侧壁间隔物，其中所述 侧壁间隔物接触所述接合衬垫；在所述接合衬垫上形成自对准硅化物区域； 将互连接触连接到所述自对准硅化物区域；在所述侧壁间隔物、所述自对准硅化物区域、以及所述STI区域之上 设置介质衬里；以及在所述介质衬里之上设置层间介质层。
34. 根据权利要求31的方法，其中在将所述接合衬垫附着到所述第 二栅极结构时，所述接合衬垫包括外延生长材料。
35. 根据权利要求31的方法，还包括配置所述接合村垫的上表面高 于所述第 一栅极结构的上表面。
全文摘要
一种晶体管器件及其形成方法，所述晶体管器件包括衬底；在所述衬底之上的第一栅极电极；在所述衬底之上的第二栅极电极；以及接合衬垫，其包括一对凸缘端部覆盖所述第二栅极电极，其中所述第二栅极电极的结构与所述接合衬垫的结构是不连续的。
文档编号H01L27/01GK101490842SQ200780001659
公开日2009年7月22日 申请日期2007年1月16日 优先权日2006年1月17日
发明者C·拉登斯, L·A·克莱文格, L·C·苏, T·J·达尔顿, 杨智超 申请人:国际商业机器公司