专利名称：用于提供具有经p及n掺杂的栅极的集成电路的方法及设备的制作方法
技术领域：
本发明涉及半导体装置及系统。特定来说，本发明涉及提供n及p型栅极结构的 方法及设备。
背景技术：
在高速电路中，需要具有兼备p及n型栅极两者以允许更小的装置尺寸且同时启 用高速的装置(例如晶体管)。例如，在DRAM过程中，使用p+及n+栅电极两者以允 许高速处理及更小尺寸。
许多芯片上系统(SOC)设计包含高速数字电路及模拟电路。图像传感器是可具有 SOC设计的设备的实例。图像传感器通常包含像素单元阵列及用于信号处理的外围电 路。理想的是，图像传感器除进行高速数字处理外还能够进行模拟信号处理。高速图 像传感器电路需要与高驱动电流及低阈值电压兼容的较小栅极长度装置，而模拟信号 发射器(尤其在像素阵列中)在高量子效率比速度更重要的情况下具有不同的操作特 征。对于PMOS及NMOS装置来说情况均如此。
常规的NMOS装置在具有p阱的衬底上使用n+多晶硅栅电极。此类装置为表面 通道装置。如果在PMOS装置中结合n阱使用相同的n+多晶硅栅电极，则所述阈值电 压变得过高。然而，在图像传感器或任何其它集成电路中各处使用n+栅极是一个低成 本的过程。为了在PMOS装置中容纳n+栅电极，在所述衬底n阱表面使用p型植入以 在所述晶体管的通道区域中形成掩埋接面。使用"掩埋通道"PMOS装置有明显的缺点。 例如，由于静电栅极控制较差而由此使得短通道效应较差，所以这一装置不会按比例 縮小到较小尺寸的阱。
需要在集成电路中使用具有不同操作特征的p+及n+栅电极两者。然而，用于制 造具有p+及n+栅电极两者的集成电路的常规方法不太适用于在单个集成电路中提供 各具不同操作特征的p+及n+栅电极。用于制造p+与n+栅电极两者的工艺流程中最大 的挑战之一是让掺杂剂类型(尤其是p型掺杂剂，例如硼)在热处理步骤期间不会扩散 穿过栅极氧化物而进入到所述装置的通道区域中。N型掺杂剂(例如磷及砷)在穿过氧 化物时具有相对较低的扩散率，且因此并不是主要考虑因素。为解决此问题，过去的 标准做法是在使用p+及n+栅电极两者时均匀地使用氮化栅极氧化物。
然而，已知氮化栅极氧化物具有明显的缺点，尤其在对噪声敏感的集成电路(例如 图像传感器)中。例如，在使用氮化栅极氧化物时，所述栅极氧化物与衬底表面之间的
界面较差。此外，氮化氧化物引起晶体管特征(例如，载流子迁移率、跨导、陷获、去 陷获及其它特征)的波动，这些在模拟电路中是不合需要的。另外，用于像素中的氮化 栅极氧化物明显增加噪声，尤其是图像传感器中的"l/f'或随机电报信号"RTS"噪声，
这是不合需要的。
需要一种减轻针对常规氮化栅极所提到的缺点但提供集成电路(例如图像传感器
集成电路)的方法及设备，所述集成电路具有n及p型栅极且在集成电路中具有不同类 型的n及p型栅极。另外，需要有具有用于电路设计中的不同阈值电压的各种装置。
发明内容
本发明实施例提供用于具有多个栅极堆栈结构的集成电路的方法及设备，所述栅 极堆栈结构具有不同厚度及/或氮浓度的栅极氧化物层及不同导电率类型及/或活性掺 杂剂浓度的栅电极。所述方法适用于形成具有模拟晶体管及用于高速数字处理而不增 加噪声的晶体管的图像传感器。
在衬底上形成第一氧化物层，以用于将位于所述衬底的第一区域上方的第一多个 栅极结构。进行氮化工艺以从该第一氧化物层的至少一部分形成第一氮化氧化物层。 移除位于衬底的至少第二区域上的第一氧化物层及所述第一氮化氧化物层的几部分。 在衬底上的至少第二区域中形成第二氧化物层。在第一及第二区域中的第一氮化氧化 物层及第二氧化物层上方形成导电层。在第一区域中，图案化第一氧化物层、第一氮 化氧化物层及导电层，以形成用于第一多个装置的第一多个栅极堆栈。在第二区域中， 图案化第二氧化物层及导电层，以形成用于第二多个装置的第二多个栅极堆栈。在第 一区域及第二区域中的至少一者内，导电层被掺杂为第一及第二导电率类型中的至少 一者。
图1为根据本发明例示性实施例的图像传感器的方块图2为根据本发明例示性实施例的像素单元的示意图3为图2的像素单元的一部分的剖视图4A-4H为图1的像素传感器的各部分的代表性剖视图5A-5I描绘处于不同处理阶段的图1的图像传感器的形成；且
图6为包含图1的图像传感器的处理器系统的方块图。
具体实施例方式
本发明在单个集成电路中提供p及n型栅极结构。虽然将根据特定的例示性实施 例(例如CMOS图像传感器)来描述本发明，但本发明并不限于此类例示性实施例。因
此，仅通过参照随附权利要求书来界定本发明的范围。
以下说明中使用术语"衬底"来表示适用于制造集成电路的任何支撑层，通常基于 半导体，但并不一定如此。衬底可基于硅，可包含由基底半导体或非半导体基座支撑 的硅外延层，可基于蓝宝石、绝缘物上硅(SOI)、金属、聚合物或任何其它合适材料。 当在以下说明中提到衬底时，可能已利用先前的工艺步骤在基底半导体或其它基座内 部或上方形成区域、接面或其它结构。
针对具有成像像素阵列的图像传感器及相关联的图像获取及处理电路来描述本 发明例示性实施例。术语"像素"表示含有电荷累积光电转换装置及相关联晶体管以将 电磁辐射转换为电信号的光电元件单位单元。本文所述的像素仅为举例而图解说明并 描述为4T(4个晶体管)CMOS像素电路。应了解，本发明不限于四晶体管(4T)像素或 甚至CMOS技术，而可用于具有少于(例如，3T)或多于(例如，5T)四个晶体管的其它 像素布置及其它成像器技术，例如电荷耦合装置(CCD)。虽然本文参照一个像素的架 构及制造来描述本发明，但应了解，这表示通常会布置于具有布置为(例如)行与列的 像素的成像器阵列中的多个像素。因此，以下详细说明不应从限制意义来看待，且本 发明的范围仅由随附权利要求书来界定。
另外，虽然已结合图像传感器描述了本发明例示性实施例，但本发明并不限于此。 本发明可适用于其它可能采用p及n型栅极结构的集成电路装置及系统。
现在参照附图来说明本发明，其中所有图式自始至终使用相同的参考编号来表示 相同的特征。图l是采用根据本发明例示性实施例而形成的p及n型栅极结构的CMOS 图像传感器100的方块图。图像传感器100包含外围电路101及像素阵列102(其包含 多个像素10)。外围电路101可包含在与像素阵列102相同的衬底210上。
外围电路101包含(例如)行驱动器145及行地址解码器155。由行驱动器145响 应于行地址解码器155来选择性地激活阵列102的行线。外围电路101中还包含列驱 动器160及列地址解码器170。由定时及控制电路150来操作图像传感器100,定时及 控制电路150控制地址解码器155、 170。控制电路150还控制行与列驱动器电路145、 160。
与列驱动器160相关联的取样及保持电路161读取阵列102的选定像素的像素复 位信号Vrst及像素图像信号Vsig。由差动放大器162为每一像素产生差动信号 (Vrst-Vsig)，并由模拟到数字转换器175(ADC)将所述差动信号数字化。模拟到数字转 换器175将经数字化像素信号提供给形成并可输出数字图像的图像处理器180。
如上所述，外围电路101包含数字电路(例如图像处理器180)及模拟电路(例如， 取样及保持电路161及放大器162)。图像传感器100的数字电路包含PMOS及NMOS 表面通道装置，且模拟电路包含掩埋通道PMOS装置。另外，图像传感器100包含具 有p型及n型栅极两者的晶体管。下面结合图4更详细地描述外围电路101的装置。
图2及3描绘阵列102的像素单元10。像素单元10通过接收光的光子并将那些 光子转换成由电子载送的电荷来发挥功能。因此，像素10包含光电二极管31或任何
类型的光电转换装置(例如光电门、光电导体或其它光敏装置)。光电二极管31包含光 电二极管电荷累积区域41及p型表面层42。
每一像素单元10还可包含用于将电荷从光电二极管光电传感器电荷累积区域41 转移到浮动扩散区域45的转移晶体管32及用于在电荷转移之前将浮动扩散区域45 复位到预定电荷水平Vaa-pix的复位晶体管33。像素单元10还包含用于接收并放大来 自浮动扩散区域45的电荷水平的源极跟随器晶体管36及用于控制从源极跟随器晶体 管36读出像素单元10的内容的行选择晶体管35。像素10由隔离区域43(其被描述为 浅沟道隔离区域)与阵列102的其它像素及图像传感器100的其它装置隔离。
在所图解说明的实施例中，晶体管32、33各包含由衬底210支撑的栅极堆栈201d。 转移晶体管32及复位晶体管33可具有不同的栅极堆桟结构。在所图解说明的实施例 中，衬底210为p型衬底。每一栅极堆栈包含多个层，所述多个层包含栅极氧化物层 及栅电极。如图3所示，转移晶体管栅极堆栈结构201d包含栅极氧化物225及栅电极 230。在所图解说明的实施例中，栅电极230实质上不具有活性掺杂剂浓度。栅极堆栈 201d进一步包含绝缘层46，绝缘层46可以是(例如)四乙基正硅酸盐(TEOS)、氧化硅 (Si02)、氮化物(例如，氮化硅)、氧氮化物(氧氮化硅)、ON(氧化物氮化物)、NO(氮化 物-氧化物)或ONO(氧化物-氮化物-氧化物)。绝缘侧壁241系由(例如)TEOS组成。转 移晶体管32还包含位于栅极氧化物225及栅电极230下方的通道区域232。
如图2所示，复位晶体管33包含栅极堆栈结构201f。栅极堆栈结构201f类似于 转移晶体管的栅极堆栈结构201d，其不同之处是栅电极230n是经掺杂的n型。复位 晶体管33还包含源极/漏极区域44n，所述源极/漏极区域是衬底210的n型区域。
理想的是，在从光电二极管31到浮动扩散区域45的电荷转移期间，转移晶体管 32具有很低的势垒。在操作转移晶体管32时，低势垒可提高从光电二极管31进行电 荷转移的效率，且通过减小或消除光电二极管31中的势阱使滞后最小化。转移晶体管 32与光电二极管31之间的电场在很大程度上由转移晶体管通道区域232的掺杂剂分 布及栅极氧化物225的厚度来决定。
理想的是，有效栅极氧化物225的厚度经配置以随施加到栅电极230的电压而变 化。例如，当n型多晶硅栅电极230为正偏压时，在栅电极230/栅极氧化物225界面 附近大多数载流子(即，电子)已耗尽。此耗尽在电性上等效于在发生耗尽之处添加介 电层，且因此有效地增加了栅极氧化物层225的厚度。当n型栅电极230为负偏压时， 栅电极230/栅极氧化物225界面累积电子，从而减小了有效栅极氧化物225的厚度。 在栅电极230中减小栅电极230的活性掺杂剂浓度或实质上不具有活性掺杂剂浓度会 导致更大的耗尽。
在一个例示性实施例中，栅电极230由实质上不具有活性掺杂剂浓度或具有等于 或低于约1X 10^个原子/cm3的活性n型掺杂剂浓度的多晶硅形成。使用经较低掺杂的 栅电极230将栅电极230配置为在操作期间至少部分耗尽会引起晶体管32的阈值电压 增加。因此，在通道区域232中可使用较低的活性掺杂剂浓度(例如，较低p型活性掺
杂剂浓度)来获得与经更重度掺杂的栅电极相同的阈值电压。这一掺杂剂浓度减小理想 地减小了接面泄漏及暗电流。
另外，当完全反转地操作转移晶体管32时，有效栅极氧化物225的厚度的增加 使得所述区域中的峰值电场从光电二极管31减小到浮动扩散区域45。这样可理想地 减小栅极引发的漏极泄漏、白点缺陷及隧穿引发的漏极泄漏。
为了获得具有高速数字电路、模拟电路及像素单元(例如上述像素单元IO)的图像 传感器，需要形成具有各种操作特征且因此具有不同栅极堆栈结构的晶体管。图4为 可用于实施图1所示图像传感器100时所采用的各种晶体管的不同栅极堆栈结构 201a-f的代表性剖视图。图5A-5I描绘用于形成结构201a-f的例示性方法。
图像传感器100包含多个不同栅极堆栈结构，但不一定包含图4所示的所有不同 栅极堆栈结构201a-f。例如，如下面更详细描述，可从图像传感器100省去栅极堆栈 结构201a-201f的一个或一个以上结构。
每一栅极堆栈结构201a-201f由衬底210支撑且包含栅电极及栅极氧化物层。可 视需要将未显示的额外层添加到栅极堆栈结构201a-201f中的一个或一个以上结构。 例如，可在栅电极上方形成绝缘层，或可添加硅化物层，还可采用其它方法。
第一栅极堆栈结构201a包含与衬底210接触的薄栅极氧化物层221。氧化物层 221的至少一部分222被氮化。为简明起见，将氧化物层221称作氮化氧化物层221。 n型栅电极230n覆盖在氮化氧化物层221上。堆栈结构201b及201c类似于结构201a， 其不同之处是堆栈结构201b具有p型栅电极230p，而结构210c的栅电极230实质上 不具有活性掺杂剂浓度。在所图解说明的实施例中，栅电极230n及230p被重度掺杂 为相应的导电率类型。或者，结构201c的栅电极230可具有小于或等于约lX10^个 原子/cm3的n型掺杂剂浓度或者可以是经轻度掺杂的p或n型栅电极。
栅极堆栈结构201d包含与衬底210接触的厚栅极氧化物层225 。在一个实施例中， 栅极氧化物层225未被氮化。或者，可将栅极氧化物层225部分氮化，如下文进一步 描述。实质上不具有掺杂剂浓度的栅电极230覆盖在氧化物层225上。或者，栅电极 230可具有小于或等于约1 X 10"个原子/cm3的n型掺杂剂浓度或者可以是经轻度掺杂 的p型栅电极。堆栈结构201e及201f类似于结构201d，其不同之处是堆栈结构201e 具有p型栅电极230p，而堆栈结构210f具有n型栅电极230n。在所图解说明的实施 例中，栅电极230n及230p被重度掺杂为相应的导电率类型。在一个例示性实施例中， 栅极230、 230n、 230p为多晶硅栅极，然而，可使用其它材料，例如硅锗。
所属技术领域的技术人员将容易理解，可在集成电路中的各种装置中及在图像传 感器100内使用栅极堆栈结构201a-f。图4B-4H描绘例示性装置401a-401g，每一装 置均包含相应的栅极堆栈结构20la-201f。
图4B描绘包含栅极堆栈结构201a的晶体管401a。晶体管401a进一步包含源极/ 漏极区域44n，所述区域为n型区域。晶体管401c为表面通道NMOS晶体管且可位 于(例如)外围电路101(图l)中。
图4C描绘包含栅极堆栈结构201b的晶体管401b。晶体管401b进一步包含源极 /漏极区域44p，所述区域为p型区域。另外，晶体管401b形成于n阱中，所述n阱是 衬底210的n型区域。晶体管401a为表面通道PMOS晶体管且可位于(例如)外围电路 101中。
图4D描绘包含栅极堆栈结构201c的晶体管401c。晶体管401c进一步包含源极/ 漏极区域44n。晶体管401a为表面通道NMOS晶体管且可位于(例如)外围电路IOI(图 l)中。或者，可使用所述栅极堆栈结构来形成表面通道PMOS晶体管。在这一情况下， 源极/漏极区域44n将会是p型区域44p，且所述晶体管将会形成于n阱(例如，n阱 444(图4C))中。
图4E描绘包含栅极堆栈结构201d的晶体管401d。晶体管401d进一步包含源极/ 漏极区域44n，所述区域为n型区域。晶体管401d为表面通道NMOS晶体管且可位 于(例如)阵列102(图l)中，且具体来说可以是如图3所示的像素10的转移晶体管32。
图4F描绘包含栅极堆栈结构201e的晶体管401e。晶体管401e进一步包含源极/ 漏极区域44p且形成于n阱444中。晶体管401e为表面通道PMOS晶体管且可位于(例 如)阵列102(图l)中。而且，如果在像素10中使用npn型光电二极管而不是图3所示 p叩型光电二极管，则像素10装置的导电率类型会相应改变。在这一情况下，可将晶 体管401e用于像素10中，例如用作复位晶体管33。
图4G描绘包含栅极堆栈结构201f的晶体管401f。晶体管401f进一步包含源极/ 漏极区域44n。晶体管401d为表面通道NMOS晶体管且可位于(例如)阵列102(图1) 中，且具体来说可以是如图3所示的像素10的复位晶体管33。
图4H描述包含栅极堆栈结构201f的晶体管401g。晶体管401g进一步包含源极/ 漏极区域44p且形成于p阱444中。另外，晶体管401g的通道区域包含p型层445。 晶体管401g为掩埋通道PMOS晶体管，其可(例如)包含在图像传感器100的模拟电路 (尤其是对噪声敏感的电路)中。
晶体管401a-g仅为例示性，且栅极堆栈结构201a-f可包含在其它装置及其它集 成电路中，例如，包含在CCD型图像传感器的栅极电容器中。因此，所属技术领域的 技术人员将容易认识到，本文中所提供的实例不具限定性。如果需要，可从图像传感 器100中省去栅极堆栈结构201a-f中的一个或一个以上结构，且因此可省去晶体管 401a-g。例如，如果需要，可仅将栅极堆栈结构201f用于阵列102及/或可从外围电路 101中省去栅极堆栈结构201c。
图5A-5I描绘一种用于在相同衬底210上形成栅极堆栈结构201a-f的例示性方法。 如上文所提到，并非必须形成所有栅极堆栈结构201a-f。为简明起见，描述用于形成 所有结构201a-f的方法，但如果需要更少的结构201a-f，则可如下文更详细描述而排 除某些处理步骤。
参照图5A，首先提供衬底210。可在形成栅极堆栈结构201a-f之前先执行可形成 诸如p型及n型阱、隔离区域(例如浅沟道隔离区域43(图3))的结构或其它所需结构的
处理步骤。
如图5B所示，在衬底210上生长毯覆氧化物层221。在所图解说明的实施例中， 所形成的氧化物层221具有介于约10A与约30A之间的厚度，但也可使用其它厚度(如 果需要)。根据已知技术，通过(例如)去耦电浆氮化步骤来向氧化物层221添加氮。氧 化物层221的所产生氮浓度优选地介于约20原子百分比与约30原子百分比之间。可 替代地使用形成氮化氧化物层的其它程序。例如，可通过热氮化来制备氮化氧化物层 221。在氮化氧化物层221上方形成牺牲TEOS层551。
在衬底210的部分(其中将形成栅极堆栈结构201a-c)上形成光致抗蚀剂掩模552 并将其图案化，如图5C所示。从所述衬底的部分(其中将形成栅极堆栈结构201d-f) 移除牺牲TEOS层551及氮化氧化物层221，如图5D所描绘。可通过已知技术来蚀刻 TEOS层551及氧化物层221，从而实现层552、 551及221的移除。例如，在将光致 抗蚀剂552选择性地显影于所需图案中之后，可使用缓冲氧化物蚀刻来移除已显影的 光致抗蚀剂552。通过在热磷酸蚀刻后进行稀释氟化氢蚀刻或缓冲氧化物蚀刻来移除 TEOS层551及氮化氧化物层221 。
如图5E所示，通过已知技术来移除剩余的光致抗蚀剂552及TEOS层551。在衬 底210的暴露部分上(具体来说为将形成栅极堆栈结构201d-f处)生长氧化物层225。 在所图解说明的实施例中，栅极氧化物层225比氮化氧化物层221更厚。例如，氧化 物层225可具有介于约20 A与约100 A之间的厚度，但也可使用其它厚度(如果需要)。
视需要，如图5F所示，氧化物层225也可包含氮。在所图解说明的实施例中， 氮化部分226显示为处于层225的表面。理想的是，层225的氮浓度小于或等于约10 原子百分比。可通过已知技术，例如减小功率解耦电浆氮化步骤或热氮化来形成"部分 氮化"层225。为简明起见，在其它图式中将氧化物层225描绘为实质上不具有氮浓度。
如图5G所示，栅电极层230形成于衬底210及层221、 225上方且通过化学机械 抛光步骤来平坦化。在所图解说明的实施例中，栅电极层230为非晶未经掺杂的多晶 硅层。或者，所述栅电极可以是具有小于或等于约1 X 10^个原子/cm3的n型活性掺杂 剂浓度的经低掺杂的n型多晶硅层。或者，栅电极230可由不同材料(例如硅锗，其可 以是未经掺杂或经惨杂的n型)形成。
参照图5H，光致抗蚀剂掩模553形成并图案化于衬底210的部分(其中将形成栅 极堆栈结构201b-e)上方。然后将n型掺杂剂植入栅电极层230中以形成用于栅极堆栈 结构201a及201f的经重度掺杂的栅电极230n。栅电极230n中的活性掺杂剂浓度可(例 如)大于或等于约lX10^个原子/cm3。然后移除光致抗蚀剂掩模553。还可在移除掩模 553后进行额外的植入(未显示)以形成阈值电压调整及p阱。
参照图51，光致抗蚀剂掩模554形成并图案化于具有栅极堆栈结构201a、 201c、 201d及201f的衬底210的部分上方。将p型掺杂剂植入栅电极层230以形成用于栅 极堆栈结构201b及201e的经重度掺杂的p型栅电极230p。栅电极230p中的活性掺 杂剂浓度可(例如)大于或等于约1X10^个原子/cm3。然后移除光致抗蚀剂掩模554。
如果不会形成所有的栅极堆栈结构201a-f，则可省去或修改上文所述的某些处理 步骤以仅获得所需结构201a-f。例如，如果省去结构201c,则可修改结合图5H及51 所述的处理步骤以使氮化氧化物层221上方的导电层230的所有剩余部分均掺杂为p 或n型。同样，如果省去结构201d及201e，则可修改结合图5H及51所述的处理步 骤以使氧化层225上方的导电层230的所有剩余部分均掺杂为n型。
可视需要通过常规技术来形成将包含在栅极堆栈结构201a-f中的其它层。例如， 在像素10的栅极堆栈结构中，可形成绝缘层46及侧壁241。然后，可视需要图案化 栅极堆栈结构201a-f。另外，可使用常规处理方法来形成其它结构，外围电路101及 阵列102。例如，形成光电二极管31、浮动扩散区域45、晶体管的源极/漏极区域、用 于像素10及金属化层的屏蔽(以形成图像传感器100的连接)及其它组件。
图6图解说明包含图1的图像传感器100的处理器系统600，其含有根据结合图 5A-5I所述的方法而形成的图4B-4H晶体管中的两者或两者以上。基于处理器的系统 600是具有可包含图像传感器装置的数字电路的系统的例示。在不作限定的情况下， 这一系统可包含计算机系统、相机系统、扫描仪、机器视觉、车辆导航、视频电话、 监视系统、自动聚焦系统、星体追踪仪系统、运动检测系统、图像稳定系统及其它图 像获取及处理系统。
处理器系统600(例如相机系统)通常包括经由总线615与输入/输出(I/0)装置610 通信的中央处理单元(CPU) 605，例如微处理器。图像传感器100还经由总线615与 CPU 605通信。处理器系统600还包含随机存取存储器(RAM) 620，且可包含也经由 总线615与CPU 605通信的可装卸存储器625(例如快闪存储器)。可将成像传感器100 与处理器(例如CPU、数字信号处理器或微处理器)结合而在单个集成电路上或在与所 述处理器不同的芯片上具有或不具有存储装置。
如果需要，系统600的额外集成电路装置可包含根据本发明例示性实施例而形成 的p及n型栅极。例如，RAM 620或CPU 605可包含根据本发明例示性实施例而形成 的栅极堆栈结构201a-f中的两者或两者以上。
同样应注意，以上说明及图式为例示性且图解说明实现本发明目的、特征及优点 的优选实施例。并不打算将本发明限定于所图解说明的实施例。在以下权利要求书的 精神及范围内对本发明的任何修改均应视为本发明的一部分。
权利要求
1、一种在集成电路中形成多个栅极结构的方法，所述方法包括提供衬底；在所述衬底上形成第一氧化物层以用于将位于所述衬底的第一区域上方的第一多个栅极结构；进行第一氮化工艺以针对所述第一氧化物层的至少一部分形成第一氮化氧化物层；移除位于所述衬底的将要形成第二多个栅极结构的至少一第二区域上方的所述第一氧化物层及第一氮化氧化物层的部分；在所述衬底上的至少所述第二区域中形成第二氧化物层；在所述第一区域中的所述第一及第二区域中的所述第一氮化氧化物层及所述第二氧化物层上方形成导电层；图案化所述第一氧化物层、所述第一氮化氧化物层及所述导电层以形成用于第一多个装置的第一多个栅极堆栈；及在所述第二区域中，图案化所述第二氧化物层及所述导电层以形成用于第二多个装置的第二多个栅极堆栈。
2、 如权利要求1所述的方法，其进一步包括-在所述第一及第二区域中，将所述导电层的一部分掺杂为第一导电率类型。
3、 如权利要求l所述的方法，其进一步包括在至少所述第一区域中，将所述导电层的一部分掺杂为第二导电率类型。
4、 如权利要求1所述的方法，其进一步包括如下动作在所述第一及第二区域 中的至少一者中，在所述导电层的一部分中保持实质上不具有活性掺杂剂浓度。
5、 如权利要求1所述的方法，其进一步包括如下动作进行第二氮化工艺，以 在所述第二氧化物层的至少一部分中包含氮。
6、 如权利要求5所述的方法，其中形成具有比所述氮化氧化物层的氮浓度小的 氮浓度的所述第二氧化物层。
7、 如权利要求1所述的方法，其中形成实质上不具有氮浓度的所述第二氧化物层。
8、 如权利要求1所述的方法，其中形成具有介于约10人与约30 A之间的厚度 的所述第一栅极氧化物层。
9、 如权利要求l所述的方法，其中形成具有介于约20A与约iooA之间的厚度 的所述第二氧化物层。
10、 如权利要求l所述的方法，其中所述第一多个装置包括图像传感器阵列的外围电路。
11、 如权利要求l所述的方法，其中所述第一多个装置包括数字与模拟电路。
12、 如权利要求l所述的方法，其中所述第二多个装置包括像素阵列。
13、 如权利要求l所述的方法，其中形成包括多晶硅的所述导电层。
14、 如权利要求l所述的方法，其中在所述第一区域中，所述装置包括PMOS及 NMOS装置。
15、 如权利要求1所述的方法，其中所述第一及第二多个装置包括晶体管。
16、 一种形成图像传感器的方法，其包括 提供衬底；在所述衬底上形成第一氧化物层；进行氮化工艺以从所述第一氧化物层的至少一部分形成第一氮化氧化物层； 移除位于所述衬底的第一区域上方的所述第一氮化氧化物层及第一氧化物层的 部分；在所述衬底上的至少所述第一区域中形成第二氧化物层；在所述第一氧化物层、第一氮化氧化物层及所述第二氧化物层上方形成导电层； 将所述导电层的一部分掺杂为第一导电率类型； 将所述导电层的一部分掺杂为第二导电率类型；图案化所述第一氧化物层、第一氮化氧化物层及所述导电层，以形成用于第一多 个装置的第一多个栅极堆栈；及图案化所述第二氧化物层及所述导电层，以形成用于第二多个装置的第二多个栅 极堆栈。
17、 如权利要求16所述的方法，其中形成具有介于约10 A与约30 A之间的厚度的所述第一氧化物层。
18、 如权利要求16所述的方法，其中形成具有介于约20A与约100A之间的厚 度的所述第二氧化物层。
19、 如权利要求16所述的方法，其中将所述导电层的一部分掺杂为第二导电率 类型会将所述部分掺杂为具有小于或等于约1 X 10^个原子/cm3的活性掺杂剂浓度。
20、 如权利要求16所述的方法，其进一步包括如下动作在所述导电层的至少 一部分中保持实质上不具有活性掺杂剂浓度。
21、 如权利要求20所述的方法，其中所述导电层的保持为实质上不具有活性掺 杂剂浓度的所述部分位于所述第二氧化物层上方。
22、 如权利要求16所述的方法，其中形成所述氧化物层包括形成具有比所述 氮化氧化物层的氮浓度小的氮浓度的所述氧化物层。
23、 如权利要求16所述的方法，其中在像素阵列内形成所述第二多个装置。
24、 如权利要求23所述的方法，其中在所述像素阵列的外围电路内形成第一多 个装置。
25、 如权利要求16所述的方法，其中形成所述外围电路包括形成所述第一多个 装置。
26、 如权利要求16所述的方法，其中形成所述第二氧化物层包括形成实质上不 具有氮浓度的所述第二氧化物层。
27、 如权利要求16所述的方法，其进一步包括在所述导电层的一部分中保持实 质上不具有活性掺杂剂浓度。
28、 如权利要求16所述的方法，其中形成包括多晶硅的所述导电层。
29、 一种图像传感器，其包括 外围电路，其包括PMOS装置，其具有包括第一氮化栅极氧化物层及p型栅电极的栅极堆栈结 构；及NMOS装置，其具有包括第二氮化栅极氧化物层及n型栅电极的栅极堆栈结 构；及像素阵列，其与所述外围电路相邻，至少一个像素包括-光电转换装置，及第一晶体管，其用于从所述光电转换装置转移电荷，所述第一晶体管具有包 括栅极氧化物层及栅电极的栅极堆栈，所述栅极氧化物层具有小于或等于约15原 子百分比的氮浓度。
30、 如权利要求29所述的图像传感器，其中所述第一及第二氮化栅极氧化物层 不同于所述像素栅极氧化物层。
31、 如权利要求29所述的图像传感器，其中所述第一及第二氮化栅极氧化物层 中的至少一者的厚度介于约10 A与约30 A之间。
32、 如权利要求29所述的图像传感器，其中所述像素栅极氧化物层的厚度介于 约20A与约100 A之间。
33、 如权利要求29所述的图像传感器，其中所述像素栅电极具有小于或等于约1 X 102Q个原子/cm3的活性掺杂剂浓度。
34、 如权利要求29所述的图像传感器，其中所述像素栅电极实质上不具有活性 掺杂剂浓度。
35、 如权利要求29所述的图像传感器，其中所述像素栅极氧化物层实质上不具 有氮浓度。
36、 如权利要求29所述的图像传感器，其中所述外围电路包括数字与模拟电路。
37、 一种图像传感器，其包括处理器，其耦合到图像传感器，所述图像传感器包括-外围电路，其包括PMOS装置，其具有包括第一氮化栅极氧化物层及p型栅电极的栅极堆栈结 构；及NMOS装置，其具有包括第二氮化栅极氧化物层及n型栅电极的栅极堆栈结 构-，及 像素阵列，至少一个像素包括 光电转换装置；晶体管，其用于所述像素的操作中，所述晶体管具有包括栅极氧化物层及栅电 极的第一栅极堆栈。
38、如权利要求37所述的图像传感器，其中所述图像传感器为CMOS图像传感鹏益。
39、 如权利要求37所述的图像传感器， 像传感器。
40、 如权利要求37所述的图像传感器， 等于约15原子百分比的氮浓度。
41、 如权利要求37所述的图像传感器， 不同于所述像素栅极氧化物层。其中所述图像传感器为电荷耦合装置图 其中所述像素栅极氧化物层具有小于或 其中所述第一及第二氮化栅极氧化物层
42、 如权利要求37所述的图像传感器，其中所述第一及第二氮化栅极氧化物层 中的至少一者的厚度介于约10人与约30 A之间。
43、 如权利要求37所述的图像传感器，其中所述像素栅极氧化物层的厚度介于 约20A与约100 A之间。
44、 如权利要求37所述的图像传感器，其中所述像素栅电极具有小于或等于约1 X 10"个原子/cm3的活性掺杂剂浓度。
45、 如权利要求37所述的图像传感器，其中所述像素栅电极实质上不具有活性 掺杂剂浓度。
46、 如权利要求37所述的图像传感器，其中所述像素栅极氧化物层实质上不具 有氮浓度。
47、 如权利要求37所述的图像传感器，其中所述外围电路包括数字与模拟电路。
48、 一种集成电路，其包括至少一个第一栅极堆栈结构，其用于至少一个第一装置，所述至少一个第一栅极 堆栈结构包括经氮化的第一栅极氧化物层及第一导电率类型的第一导电层；至少一个第二栅极堆栈结构，其用于至少一个第二装置，所述至少一个第二栅极堆栈结构包括经氮化的第二栅极氧化物层及第二导电率类型的第二导电层；及至少一个第三栅极堆栈结构，其用于至少一个第三装置，所述至少一个第三栅极堆栈结构包括第三栅极氧化物层及第三导电层。
49、 如权利要求48所述的集成电路， 于约15原子百分比的氮浓度。
50、 如权利要求48所述的集成电路，层不同于所述第三栅极氧化物层。
51、 如权利要求48所述的集成电路， X 10^个原子/cm3的活性掺杂剂浓度。其中所述第三栅极氧化物层具有小于或等 其中所述经氮化的第一及第二栅极氧化物 其中所述第三栅电极具有小于或等于约1
52、 如权利要求48所述的集成电路，其中所述第三栅电极为所述第一导电率类 型，且进一步包括用于至少一个第四装置的至少一个第四栅极堆栈结构，所述至少一 个第四栅极堆栈结构包括第四栅极氧化物层及所述第二导电率类型的第四导电层。
53、 如权利要求52所述的集成电路，其进一步包括用于至少一个第五装置的至 少一个第五栅极堆栈结构，所述至少一个第五栅极堆栈结构包括第五栅极氧化物层及 具有比所述第三及第四导电层的活性掺杂剂浓度小的活性掺杂剂浓度的第五导电层。
54、 如权利要求53所述的集成电路，其进一步包括用于至少一个第六装置的至 少一个第六栅极堆栈结构，所述至少一个第六栅极堆栈结构包括第六栅极氧化物层及具有比所述第一及第二导电层的活性掺杂剂浓度小的活性掺杂剂浓度的第六导电层。
55、 如权利要求48所述的集成电路，其进一步包括用于至少一个第四装置的至 少一个第四栅极堆栈结构，所述至少一个第四栅极堆栈结构包括经氮化的第四栅极氧化物层及具有比所述第一及第二导电层的活性掺杂剂浓度小的活性掺杂剂浓度的第四 导电层。
全文摘要
本发明揭示一种提供具有多个栅极堆栈结构的集成电路的方法及设备，所述栅极堆栈结构具有不同厚度及氮浓度的栅极氧化物层及不同导电率类型及活性掺杂剂浓度的栅电极。
文档编号H01L21/70GK101366114SQ200780002133
公开日2009年2月11日 申请日期2007年1月5日 优先权日2006年1月9日
发明者库纳尔·R·帕瑞克, 钱德拉·穆利 申请人:美光科技公司