半导体结构图案形成的制作方法

专利名称：半导体结构图案形成的制作方法
技术领域：
本发明一般涉及半导体器件，并且更具体地涉及形成一种用
于半导体器件的结构的图案。
背景技术：
FinFET (例如MIGFet、 ITFet、多鳍片FinFET)包括设置 在半导体鳍片结构中的垂直沟道区域。 一些类型的鳍片场效应晶体管 (finFET)的优点是FinFET的沟道宽度尺寸沿着该鳍片的垂直高度设 置，由此允许每个管芯区域上有更多的晶体管驱动电流。其对于其他 类型的具有垂直沟道结构和基本水平的载流子传输也是成立的。对于一些FinFET，鳍片结构的宽度通常是光刻工艺的特征 尺寸。 一些用于进一步减小鳍片宽度的技术包括形成第一鳍片或者其 他类型的结构，然后邻近第一鳍片形成隔离物。然后将该邻近于第一 鳍片的隔离物用于图案化该半导体鳍片结构。使用隔离物来限定该半导体鳍片结构的一个挑战是第一鳍 片可能必须满足用于形成适当的隔离物的高宽比的参数。因此，在该 产生的两个隔离物之间(并且随后在该两个半导体鳍片结构之间)的 距离可以比预期的稍微更大地分开。所需要的是用于形成在半导体器件中的结构的图案的改进 工艺。


通过参考附图可以更好的理解本发明，并且对于本领域技术人员来讲，许多目的、特征和优点将变得更加显而易见。图1、 3、 7、 9—12、 14、 16、 17、 19、 20和22是根据本 发明的一个实施例的晶片在其制造的不同阶段期间的局部侧剖面图。图2、 4 — 6、 8、 13、 15、 18、 21和23是根据本发明的一 个实施例的晶片在其制造的不同阶段期间的局部顶视图。在不同的附图中所使用的相同的附图标记表示相同的部 分，除非另有说明。该附图不必按比例绘制。
具体实施例方式接下来阐明用于执行本发明的实例的详细描述。该说明旨 在描述本发明而不是限制该发明。图1一23示出根据本发明的一个实施例的在制造FinFET 期间的不同视图。在示出的实施例中，通过氧化图案化层的可氧化材 料来形成用于诸如沟道结构(例如FinFET的鳍片)的结构的图案。图1是示出从晶片随后形成FinFET的局部侧剖面图。在 示出的实施例中，晶片101具有绝缘体上半导体(SOI)衬底结构，其中 (在示出的实施例中)绝缘层103设置在体层例如体硅(未示出)上。 该衬底包括设置在层103上的半导体层105。层105由半导体材料制成 (例如，单晶硅、硅碳、硅锗、碳化硅锗、镓、砷化镓、砷化铟、磷化 铟或者其他in — IV族化合物半导体材料，或者其任意组合)。层105 接下来被图案化以形成半导体鳍片结构和多鳍片结构的源/漏极结构。 在一个实施例中，层105具有500—1500埃的厚度，但是在其他的实 施例中可以是其他尺寸。在另一个实施例中，晶片不包括层103，其中 层105可以是体半导体材料的层。氧化层107 (例如氧化硅)设置在层105上。在一个实施 例中，层107是50 —200埃厚，但是在其他实施例中可以是其他尺寸， 包括更大的厚度。层107用于对层109执行工艺期间保护层105并且允许在105层上的氮化物层109的减少应力的生长。氮化物层109 (例如氮化硅)设置在层107上。在一个实 施例中，氮化物层109是300 — 700埃的厚度，但是在其他实施例中可 以是其他厚度。在一些实施例中，为了图案化层105而在层109中随 后形成图案。可氧化材料层111设置在层109上。在一个实施例中，层 111由非晶硅制成并且具有50 — 300埃的厚度，但是在其它实施例中， 其可以是由其它材料制成和/或由其他厚度制成。例如，在另一个实施 例中，可氧化材料层111由氮化物制成。在这个实施例中，使用ISSG (在位蒸汽生成)氧化工艺，氮化物是可氧化的。氧化层113设置在层111上。在一个实施例中，氧化层 113是50—100埃厚，但是在其他实施例中可以是其他尺寸。氧化层 113允许在非晶硅层111上的氮化物层115的减少应力的生长。氮化物层115设置在层113上。在一些实施例中，氮化物 层115厚度范围是100 — 300埃，但是在其他实施例中可以是其他尺寸。 氮化物层115可以用作掩模以防止层111的选择部分在随后的工艺中 被氧化。层115最初由图案化的光致抗蚀剂层117或者其他的图案 化材料(TEOS、非晶碳或者其组合物)图案化，以形成用于FinFET 的多鳍片半导体结构的一般图案。图2示出层117的图案的顶视图， 该图案由传统的光刻技术来图案化。图2示出具有一个鳍片结构205 的图案的FinFET结构图案，所述一个鳍片结构205的图案设置在层117 的用于源/漏极结构203和201的图案之间。参照图3 ,从层117的图案化结构(如图2所示)，层
9115、 113和111都根据该层被图案化。在一个实施例中，这些层使用 用于蚀刻这些层的材料的蚀刻化学物而被图案化。在一个实施例中，
使用CH4和CHF3气体来蚀刻层115和113。在一个实施例中，可以用 相同的蚀刻化学物来部分地蚀刻层111，其中层111剩余的部分可以使 用HBr、 CL2、 02和CF4气体来蚀刻。在另一个实施例中，每一层可以 由不同的气体化学物来蚀刻。然而，在其他的实施例中可是使用其他 的蚀刻化学物。当蚀刻化学物蚀刻一种材料相对于期望被去除的另一 种材料以较慢的速率进行时，该蚀刻化学物相对于该另一种材料对该 一种材料是"选择性的"。在蚀刻层115、 113和111之后，层117的图 案化结构被去除。图4示出在图案化的沟道结构限定掩模401形成在晶片 101上之后的晶片101局部顶视图。在一个实施例中，掩模401由光致 抗蚀剂或者其他掩模材料形成，掩模401用于图案化氮化物层115。图 5示出晶片101在去除设置在层113的剩余部分上的掩模401的外面的 部分层115之后的局部顶视图。图6是在去除掩模401以在区域605中留下氮化物层115 的暴露部分之后的晶片101的顶视图。在区域603和601中，在去除 掩模401之前去除氮化物层115以(例如通过传统的蚀刻工艺)使层 113暴露。图7示出图6所示出的同一阶段的晶片101的局部侧视 图。注意到氮化物层115的一部分留在区域605中，但是在区域603 和601中已被去除。在图6和7示出的阶段之后，晶片101经受氧化工艺以氧 化层111的材料。在一个实施例中，通过使晶片经受将晶片暴露在存 在氧的高温(例如1000—110(TC)中的炉管氧化来执行氧化工艺。在 一个实施例中，该炉管氧化工艺提供了具有受控生长速率的高质量氧
10化。然而，在其他实施例中，也可以使用其他的氧化工艺，例如快速 热退火。图8是氧化之后的晶片101的局部顶视图。图9是晶片 101在同一阶段的局部侧横截面图。图10是晶片101在同一阶段其中 从图9的视图旋转90度得到的局部侧横截面图。返回参照图8，在一个实施例中，该氧化工艺氧化区域 601、 603和605中的层111的暴露的侧壁，使得氧化物813形成在那 些侧壁上。注意图8中的虚线803，其限定在侧壁上的氧化物813的向 内范围。而且，由于层113的氧渗透而使氧化物813形成在区域601 和603中的层111的顶部。在该附图中，层113被示出为氧化物813 的一部分。在氧化工艺期间，设置在区域605中的层111的上部由于 在区域605中的层115的一部分所提供的保护而未被氧化。例如，参 见图9，其中区域605中的一部分层115下面的部分氧化物813与层 113的厚度相同。该氧化工艺消耗了一部分层111。因此，由于在区域605 中的层115所提供的保护而使区域605中保留的一部分层111大于在 区域601和603中的保留的一部分层111。 参照附图10，氧化物813包括氧化物结构1001和1003， 其形成在区域605中的一部分层111的侧壁上，结构1001和1003随 后被用于限定在半导体层105中形成的鳍片结构。 而且，如在图8、 9和IO中的实施例所示的，氧化物813 生长超出如初始被图案化(为了比较参见图6的视图)的层113的一 部分的初始范围。因此，如图10所示，氧化物结构1001和1003从一
11部分层115延伸出来。图11示出在去除区域605中的氮化物层115的剩余部分 并且随后去除区域605中的一部分层111上的部分氧化物813之后的 晶片101。在一个实施例中，氮化物层115的剩余部分通过使晶片101 经受蚀刻而被去除，以对氧化物813选择性地去除氮化物。在一个实 施例中，该蚀刻化学物包括CH3F和02气体。在蚀刻层115剩余部分期间，也去除氮化物层109的顶部 暴露部分。但是，在蚀刻之后层109仍保留足够厚的部分。如也在图11中示出的，在区域605中的一部分层111的 上的一部分层113 (图10中示出氧化物813的一部分)通过使晶片101 经受去除氧化物且对氮化物是选择性的蚀刻来被去除。控制该蚀刻使 得在区域601和603中且在结构1003和1001上去除氧化物813的顶 部的较小厚度。在一个实施例中，蚀刻的时间用于受控地去除氧化物。 在其他的实施例中也可以使用其他受控的氧化物蚀刻技术。该氧化物 的去除暴露区域605中的层111。图12示出在硅层111的暴露部分被去除后的局部侧视图 (与图11相同的侧视图)。在一个实施例中，通过对氧化物和氮化物 是选择性的且相对于层111的材料是选择性的蚀刻剂来去除层111的 暴露材料(例如非晶硅)。图13示出与图12在相同的阶段的晶片101的局部顶视 图。如图13所示，去除区域605中的部分层111暴露区域605中的层 109。而且，如图13所示，层111的一些部分可以保留在区域601和 605 (如图13中虚线示出的)中，但是却被氧化物813覆盖。在该实 施例中，因为在氧化工艺期间区域601和603没有被氮化物层115覆 盖，所以氧化物S13在那些区域中的层111上比区域605中的要相对厚得多。因而，去除在区域605中的层111上的氧化物813没有去除 在区域601和603中的层111上的所有氧化物813。在一些实施例中，可以将层111氧化到区域605之外的层 111 (从图7所示的视图来看)的全部被氧化的程度。在这个实施例中， 在图13的阶段中，区域601和603中的层109上的所有材料被氧化。参照图14，氧化物813的剩余部分用于图案化层109并 且随后图案化层105。在图案化层109中，设置在氧化物813外部的部 分层109被去除。参照图14，使用去除氮化物且对氧化物是选择性的 蚀刻剂来执行该去除以暴露在未覆盖部分中的层107。在所示出的实施 例中，氧化物结构1001和1003用于图案化氮化物结构1403和1405。图15是与图14在同一阶段的晶片101的局部顶视图。如 图15所示，包括在区域605中的结构1001和1003之间位置处，按照 氧化物813的图案去除氮化物层109暴露层107。图16是与图14和15所示的同一阶段的晶片101的局部 侧横截面图。在图16的实施例中，被氧化物813覆盖的部分层111保 留在区域601和603中。但是，在其他的实施例中，在区域601和603 中的全部层111被氧化。图17示出与图16在去除氧化物813和层107的暴露部分 之后的相同的局部侧横截面图。在一个实施例中，使用对氮化物和层 105的硅(或其他材料)是选择性的且相对于氧化物是选择性的蚀刻剂 来去除该氧化物。在一个实施例中，可以利用HF湿浸或者暴露至C4Fs、 氩和CO气体。在一些实施例中，氧化物813在蚀刻层105之前没有被 去除或者可以在随后的阶段中去除。图18是与图17同一阶段的晶片101的局部顶视图。在图18的实施例中，在区域601和603中的层111的剩余部分由于去除了 氧化物813而暴露。图19和20是在按照层109的图案(从图18所示的视图 来看)将层105图案化之后的晶片101局部侧横截面图，图21是其顶 视图。在该图案化期间，从109层上面去除层111的任何剩余部分。在一个实施例中，部分层105通过蚀刻未被覆盖层109 的部分层105而被去除。在一个实施例中，层晶片101经受对氮化物 层109和氧化物层103是选择性的且相对于层105的材料是选择性的 蚀刻剂。在另一个实施例中，层105可以在多阶段工艺中图案化， 其中使用也去除部分层109的非选择性的蚀刻(例如CF4)去除部分层 105，。然后晶片101经受各向异性且与非选择性的蚀刻相比对氮化物 稍微多些选择性的二次蚀刻。各向异性蚀刻的使用使得层105的剩余 结构的侧壁相对更加平滑和垂直。三次蚀刻可以用于蚀刻层105的剩 余的暴露部分。该三次蚀刻对层103的材料可以是选择性的。在一些 实施例中，该蚀刻剂对氮化物层109可以是选择性的。在一些实施例 中， 一部分层109可以在将层105图案化之后保留。在另一个实施例 中，可以去除层109。在另一个实施例中，执行对层105的局部蚀刻以允许在暴 露层103之前去除层109。在这个实施例中，层107对于层105的剩余 部分用作硬掩模。当在随后处理之前去除层109时该实施例是优选的， 并且如果层103暴露，用于去除层109的处理可以使层103产生不期 望的损失。在这个实施例中，层107可以具有较厚尺寸。参照图20，氮化物结构1403和1405用于形成层105中 的半导体鳍片结构2003和2005。在一个实施例中，在鳍片结构2003
14和2005之间的间隔(图20中所示的从左到右的尺寸)小于用于制造 晶片101的光刻工艺的特征尺寸。这可以允许在每个单元区域放置多 个鳍片。如图19所示，在区域601和603中的层105的图案化分 别在层105中形成了源/漏极结构1903和1905。图21示出在层105中全部的半导体多鳍片结构2101的图 案。在图21中，该图案是覆盖层105的剩余部分的层109的图案。如 图21所示，层103在鳍片结构2003 (设置在结构1403下面)和鳍片 结构2005 (设置在结构1405下面)之间暴露。在一些实施例中，层105的结构2101可以经受进一步的 工艺，例如减薄结构2003和2005 (利用随后的氧化工艺)和用于掺杂 沟道区域的离子注入。 图22示出在栅极2201在鳍片结构2003和2005上形成之 后的晶片101的局部侧视图。在一个实施例中，通过在鳍片结构上形 成栅极氧化物2204，然后在该栅极氧化物2204上沉积栅极材料层(例 如多晶硅)来形成栅极结构2201。然后将栅极材料层图案化。在一些 实施例中，栅极材料层可以在图案化之前被平面化以减小栅极图案化 的表面状况(topography)。在形成栅极结构2201之后，该源/漏极区域形成在栅极结 构2201外部的半导体层105中(例如通过离子注入)。在所示出的实 施例中，该源/漏极区域设置在源/漏极结构1903和1905中，也设置在 栅极结构2201外部的部分鳍片结构2003和2005中。在一个实施例中， 在注入源/漏极区域之前去除设置在栅极结构2201外部的部分层109。在所示出的实施例中，施加到栅极结构2201的电压(在阈值电压之上)在沿着结构2003和2005的侧壁设置的垂直沟道区域 2202、 2203、 2205和2207中形成反型层。当阀值电压施加到栅极结构 2201时，载流子传输(例如电子或者空穴)在沟道区域中基本上是水 平的(进或出在图22中所示的页面)。在一些实施例中，沟道区域可 以具有与图22所示的沟道区域不同的深度。例如，在一些实施例中， 沟道区域在鳍片结构内可以重叠(例如沟道结构2202和2203可以在 鳍片结构2003中重叠)。图23是在源/漏极结构1903和1905中分别形成源/漏极 接触2303和2307之后的晶片101的局部顶视图。图23也示出至栅极 结构2201的栅极接触2309。对晶片101执行随后的工艺，包括例如在层103和层105 的剩余部分上面形成互连层(互连和层间介质)和连接结构(例如键 合焊垫)。该晶片可以(例如使用锯)切割成多个集成电路管芯，然后封 装成集成电路封装。虽然在附图中仅示出了一个多鳍片FinFET,但是晶片101 的其他部分可以包括与所示的FinFET同时形成的其他FinFET。这些 其他的FinFET中的一些可以互连。所述FinFET可以根据沟道和源/漏 极掺杂而是N-沟道型传导或者P-沟道型传导。对于鳍片结构之间的间隔是亚光刻尺寸的FinFET，在将 半导体鳍片结构图案化中，可以提供氧化结构的使用。此外，氧化结 构的使用可以允许比使用用于鳍片限定的隔离物图案化结构而可以获 得的图案化结构更短的初始图案化结构(例如在图10中的层111的图 案化结构)。更短的结构的使用可以允许这样的初始结构变得更窄， 由此减小鳍片结构间隔。附图示出具有两个鳍片结构2003和2005的多鳍片半导体
16结构2101的形成。但是，在其他的实施例中，可以形成只有一个鳍片 结构。还是在其他的实施例中，可以形成更多数目的鳍片结构。例如，
在图2中示出在结构203和201之间延伸的只有一个鳍片结构(205)。 在所示的实施例中，这样的结构205导致两个半导体鳍片结构2003和 2005形成在层105中。但是，在其他的实施例中，多个结构在结构201 和203之间延伸并且形成分离的间隔，由此产生在结构1903和1905 之间延伸的更多数目的鳍片结构。尽管上文中使用特定的材料(例如氧化物、氮化物)以特 定的组合描述了用于图案化的层(例如115、 113、 111、 109和107)， 但是其他实施例可以以不同的组合和/或不同的配置利用图案化层中的 其他的材料。在这个实施例中，用于去除这些材料的蚀刻化学物可以 相对于上述那些材料是蚀刻选择性，或者通过其他工艺。尽管上述说明描述了关于fmFET，但是使用可氧化结构 形成沟道结构可以用于其他类型的晶体管中，包括其它类型的晶体管， 例如包括具有在那些沟道中基本上水平传输载流子的垂直沟道区域的 其他类型晶体管。尽管上述说明描述了关于形成鳍片结构，但是其他结构 (例如台面)可以通过使用来自氧化可氧化材料的氧化物作为图案来形 成。在一个实施例中，制造半导体器件的方法提供包括具有半 导体层的衬底以及形成用于在半导体层中形成半导体结构的图案。用 于形成图案的方法包括在半导体层上提供可氧化层，氧化可氧化层的 侧壁以形成氧化物掩模，以及在氧化之后，去除可氧化层的材料，而 留下氧化物掩模作为形成半导体结构的图案。在另一个实施例中，在半导体层形成鳍片的方法包括在半
17导体层上形成第一层，在该第一层上形成可氧化层，在可氧化层上形 成第一掩模，根据第一掩模蚀刻可氧化层，以及在蚀刻可氧化层后在 用于鳍片的区域上形成第二掩模。该方法还包括执行氧化工艺以在第 二掩模位置处的可氧化层的两个相对的侧壁上形成两个氧化物结构， 在执行氧化工艺之后去除两个氧化物结构之间的可氧化层，以及蚀刻 经过包括在两个氧化物结构之间的去除的可氧化层的位置处的该第一 层。蚀刻导致在两个氧化物结构的位置处的第一层材料留下。该方法 还包括蚀刻半导体层以在两个氧化物结构的位置处形成两个鳍片。在另一个实施例中，制造半导体器件结构的方法包括，提
供半导体层、在半导体层上的第一层、第一层上的可氧化层和在可氧 化层上的掩模层。该方法还包括图案化掩模层以留下第一源/漏极图案 和第二源/漏极图案以及在第一源/漏极图案和第二源/漏极图案之间的
沟道图案。该方法还包括根据第一源/漏极图案、第二源/漏极图案和沟 道图案图案化可氧化层以留下第一源/漏极图案和第二源/漏极图案下 的可氧化层的源/漏极图案部分以及沟道图案下面的可氧化层的沟道图 案部分。暴露可氧化层的源/漏极图案部分和可氧化层的沟道图案部分 的侧壁。该方法还包括在沟道图案上施加图案化的掩模，去除可氧化 层的源/漏极图案部分上的第一源/漏极图案和第二源/漏极图案，以及执 行氧化以使得在可氧化层的沟道图案部分的两个侧壁上生长氧化物和 在可氧化层的源/漏极图案部分上生长氧化物层。该方法还包括去除在 沟道图案上面的图案化的掩模，去除沟道图案部分的两个侧壁上的氧 化物之间的图案化的掩模的位置处的一部分可氧化物层，以及在去除 该一部分可氧化层之后图案化半导体层。半导体层的图案化包括在沟 道图案部分的两个侧壁上的先前的氧化物的位置处形成两个半导体结 构。虽然在此示出且描述了本发明的特定的实施例，但是本领 域技术人员应该认识到基于在此的教导，可以在不背离本发明及其更 广的范围的情况下做出进一步改变和修改，因而，在所附权利要求包括在其范围内的所有这样的改变和修改在本发明的真正精神和范围 内。
权利要求
1. 一种制造半导体器件的方法，包括提供具有半导体层的衬底；以及形成用于在所述半导体层中形成半导体结构的图案；所述的用于形成图案的方法包括在所述半导体层上提供可氧化层；氧化所述可氧化层的侧壁以形成氧化物掩模；以及在所述氧化之后，去除所述可氧化层的材料而留下所述氧化物掩模作为用于形成半导体结构的图案。
2. 根据权利要求l所述的方法，进一步包括 在形成所述可氧化层之前在所述半导体层上形成掩模层；以及 图案化所述掩模层。
3. 根据权利要求2所述的方法，其中用于所述氧化步骤中的所述 可氧化层包括非晶硅，用于所述氧化步骤中的所述掩模层包括氮化硅。
4. 根据权利要求2所述的方法，还包括在形成所述掩模层之前在 所述半导体层上形成氧化物层。
5. 根据权利要求2所述的方法，其中所述的形成图案还包括在形 成所述掩模层之前在所述可氧化层上形成氧化物层。
6. 根据权利要求1所述的方法，其中所述的形成图案还包括 在所述可氧化层上形成掩模；以及根据所述掩模来图案化所述可氧化层以形成所述可氧化层的第一 源/漏极图案部分、第二源/漏极图案部分和沟道图案部分。
7. 根据权利要求6所述的方法，其中所述的形成图案还包括在所述氧化之前，去除所述第一和第二源/漏图案部分上的所述掩模，而 留下所述沟道图案部分上的所述掩模的一部分。
8. 根据权利要求7所述的方法，进一步包括在所述的氧化之后去除在所述沟道图案部分上的所述掩模的一部 分；以及其中所述的去除所述可氧化层的材料包括去除在所述沟道图案部 分上的所述掩模的一部分的位置处的所述沟道图案部分中的可氧化 层。
9. 根据权利要求S所述的方法，其中所述的形成图案还包括 在形成所述可氧化层之前在所述半导体层上形成掩模层；以及通过去除在所述沟道图案部分上的所述掩模的一部分的位置处的 所述沟道图案部分中的可氧化层而使去除的所述沟道图案部分中的所 述可氧化层的位置处的所述掩模层去除。
10. 根据权利要求1所述的方法，其中所述的形成图案还包括在所述的氧化侧壁之前图案化所述可氧化层。
11. 根据权利要求1所述的方法，其中所述的氧化侧壁的步骤形 成氧化物使得其相对于所述可氧化层是可选择性蚀刻的。
12. 根据权利要求1所述的方法，还包括图案化所述可氧化层，其中所述的图案化形成第一侧壁和第二侧壁，其中所述第一侧壁是与所述第二侧壁相对的侧壁；其中所述的氧化所述可氧化层的侧壁以形成氧化物掩模包括氧化 所述第一侧壁以形成第一氧化物掩模以及氧化所述第二侧壁以形成第 二氧化物掩模；其中所述的去除所述可氧化层的材料而留下作为所述图案的氧化 物掩模还包括去除在所述第一氧化物掩模和所述第二氧化物掩模之间的所述可氧化物层的材料。
13. 根据权利要求12所述的方法，还包括图案化所述半导体层以在所述第一氧化物掩模的位置处形成第一 结构以及在所述第二氧化物掩模的位置处形成第二结构，其中所述的 图案化去除在所述第一氧化物掩模和所述第二氧化物掩模之间的所述 可氧化层的材料的位置处的所述半导体层的材料。
14. 根据权利要求l所述的方法，还包括 使用所述图案以在所述半导体层中形成鳍片。
15. 根据权利要求l所述的方法，还包括 在所述半导体结构中形成沟道区域。
16. 根据权利要求l所述的方法，其中其中所述可氧化层包括氮化物，所述的氧化包括执行在位蒸汽生 成的氧化工艺。
17. —种在半导体层中形成鳍片的方法，包括 在所述半导体层上形成第一层； 在所述第一层上形成可氧化层； 在所述可氧化层上形成第一掩模； 根据所述第一掩模蚀刻所述可氧化层；在所述的蚀刻所述可氧化层之后在用于鳍片的区域上形成第二掩模；执行氧化工艺以在所述第二掩模的位置处的所述可氧化层的两个 相对的侧壁上形成两个氧化物结构；在所述的执行氧化工艺之后去除在所述两个氧化物结构之间的所 述可氧化层；蚀刻经过包括在所述两个氧化物结构之间的去除了的可氧化层的位置处的所述第一层，其中所述的蚀刻使得在所述两个氧化物结构的 位置处留下所述第一层的材料；蚀刻所述半导体层以在所述两个氧化物结构的位置处形成两个鳍片。
18.如权利要求n所述的方法，其中所述的形成可氧化层的步骤 包括形成非晶硅的可氧化层。
19. 如权利要求17所述的方法，其中，在去除所述两个氧化物结 构之后，执行所述的蚀刻所述半导体层以在所述两个氧化物结构的位 置处形成两个鳍片。
20. 如权利要求17所述的方法，其中所述的蚀刻所述可氧化层的特征还在于留下第一源/漏极图案结 构和第二源/漏极图案结构；所述的执行氧化工艺的特征还在于在所述第一源/漏极图案结构 和所述第二源/漏极图案结构上生长氧化物，其用于防止去除那些位置 处的所述第一层；以及所述的蚀刻所述半导体层的特征还在于在所述半导体层中留下 连接到所述鳍片的第一源/漏极结构和第二源/漏极结构。
21. —种制造半导体器件结构的方法，包括提供半导体层、在所述半导体层上的第一层、在所述第一层上的 可氧化层以及在所述可氧化层上的掩模层；图案化所述掩模层以留下第一源/漏极图案和第二源/漏极图案以及在所述第一源/漏极图案和所述第二源/漏极图案之间的沟道图案；根据第一源/漏极图案、第二源/漏极图案以及沟道图案将所述可氧 化层图案化，以留下所述第一源/漏极图案和所述第二源/漏极图案下的 所述可氧化层的源/漏极图案部分以及所述沟道图案部分下的所述可氧 化层的沟道图案部分，由此暴露所述可氧化层的源/漏极图案部分和所述可氧化层的沟道图案部分的侧壁；在所述沟道图案上施加图案化的掩模；去除所述可氧化层的源/漏极图案部分上的所述第一源/漏极图案 和所述第二源/漏极图案；执行氧化以使得在所述可氧化层的沟道图案部分的两个侧壁上生 长氧化物以及在所述可氧化层的源/漏极图案部分上生长氧化物层； 去除所述沟道图案上的图案化的掩模；去除所述沟道图案部分的所述两个侧壁上的氧化物之间图案化的 掩模的位置处的所述可氧化层的一部分；在去除所述可氧化层的一部分之后，图案化所述半导体层，其中 所述的图案化半导体层包括在所述沟道图案部分的所述两个侧壁上的 先前的所述氧化物的位置处形成两个半导体结构。
22.根据权利要求21所述的方法，其中所述的图案化所述半导体层的特征还在于留下耦合到所述两个 半导体结构的所述半导体层中的第一源/漏极区域和第二源/漏极区域。
全文摘要
根据通过氧化可氧化材料的层(111)的侧壁所形成的图案在半导体层中形成例如鳍片的结构。在一个实施例中，源/漏极图案结构和鳍片图案结构在可氧化层上被图案化。然后由在沟道图案结构的侧壁上和源/漏极图案结构的顶表面上生长氧化物的氧化工艺来掩蔽该鳍片图案结构。接下来去除沟道图案结构的剩余的可氧化材料留下在氧化层的两个部分(1003，1001)之间的孔。在一个实施例中，这两个部分(2003，2005)用作图案化该半导体层以形成两个鳍片的掩模。该图案化还留下连接到鳍片的源/漏极结构。
文档编号H01L21/50GK101449367SQ200780018190
公开日2009年6月3日 申请日期2007年4月5日 优先权日2006年5月19日
发明者塔伯·A·斯蒂芬斯, 罗天英, 罗德·R·莫拉, 莱奥·马修 申请人:飞思卡尔半导体公司