专利名称：：压缩性氮化物膜及其制造方法
技术领域：
：本发明涉及半导体器件的制造。更确切的说，其涉及形成覆盖场效应晶体管以改善其中电子电荷或空穴的迁移率的氮化物膜。
背景技术：
：在设计和制造半导体器件的领域中，在本领域中众所周知，器件的衬底中的机械应力可能影响所述器件的性能，并且应力设计在改善器件性能中起到重要作用。例如，在制造场效应晶体管(FET)的过程中，例如互补金属氧化物半导体(CMOS)FET器件，应力通常施加到所述器件衬底中的沟道区域来改善其中的电子或空穴的迁移率。除了其他以外，所述电子或空穴的迁移率进而可以提高所述器件的操作速度。如本领域中众所周知，对不同类型的器件，应力通常不同地施加和/或设计。例如，根据器件为p型FET(PFET)器件或是n型FET(NFET)器件，施加的应力可能不同。就PFET器件，例如PFET栅极而言，通常在器件栅极区域下的衬底中的沟道区域中设计纵向压应力。作为选择，氮化物膜或氮化物膜层可以在PFET器件顶部沉积并覆盖PFET器件。沉积的氮化物膜，由于其高固有压应力，可以从外部引入应力到器件的目标沟道区域，从而可以达到相似的应力水平。压缩性氮化物膜或氮化物膜层可以通过沉积工艺形成，例如等离子体增强化学气相沉积(PECVD)工艺，并且形成的膜通常在形状上共形。如本领域中众所周知，在通过PECVD工艺沉积氮化物膜的过程中，在沉积的膜上部区域周围可能发生夹断(pinchoff)。夹断可能导致膜内部和/或其下面生成空腔，在随后的金属化工艺中，其可能在膜下面的密集间距的FET栅极之间不利地变成泄漏路径。虽然泄漏^各径的形成在某种范围内可以通过改进的工艺緩解，如将在后文中详细描述的改进的反应离子蚀刻(RIE)，但半导体工业器件尺寸的飞速减小和器件加工复杂性的增加，可能持续减少和/或最终消除该改进的RIE当前在防止夹断、空腔和/或泄漏^各径生成中起到的效果和效率。除了上文描述的"空腔，，外，通过PECVD工艺的氮化物膜的沉积可能还会导致在内装多晶硅接触(nestedpoly-contactPC)结构中"隧道"的形成，该结构在器件栅极和源和/或漏极交界区域附近。类似于由于夹断形成的空腔，"隧道"可能在随后的金属化过程中填充金属元素，也变成泄漏路径或短路。半导体器件不同范围或区域之间的泄漏路径或短路可能导致器件性能的退化和/或器件的彻底失效。同样在本领域中众所周知，高密度等离子体(HDP)沉积工艺可以应用到生产覆盖PFET器件的压缩性氮化物膜。HDP氮化物工艺已经应用于后端(BEOL)工艺相关的铜(Cu)帽层沉积中。HDP工艺典型使用低频率、例如400kHz(LF)功率源以产生充满等离子体的环境。然后等离子体沉积到半导体器件的表面上以形成膜。半导体器件通常被偏置。例如，为了生成压应力的氮化物膜，在300mm晶片衬底上的半导体器件可以约400W的固定功率偏置，其相当于约0.5W/ci^的固定功率密度。功率源典型为在约13.56MHz的高频率(HF)功率源。实验显示，固定偏置功率密度，例如0.5W/cm2，可以生成应力水平高达-3100MPa的高压缩性氮化物膜。然而，同样在本领域中众所周知，为了生成非常高应力水平的目的，在此固定偏置条件下形成的氮化物膜，同样可能在这些区域生成"缝隙"，例如栅极和栅极周边的间隔物之间的界面区域，在其周围栅极结构可能出现微小的结构变化。另外，其目标为生成高压缩性氮化物膜的HDP沉积工艺同样生成由于夹断而导致的空腔，如上文关于PECVD工艺的描述。结合附图，从本发明的以下详细描述，本发明将被更全面的了解并理解，附图为图1为被依照传统方法形成的压缩性氮化物膜覆盖的两个PFET栅极的示意图，；图2为被依照另一个传统方法形成的压缩性氮化物膜覆盖的两个PFET栅极的示意图3为被依照再一个传统方法形成的压缩性氮化物膜覆盖的两个PFET栅极的示意图，；图4为被依照本发明的一个实施例而形成的压缩性氮化物膜覆盖的两个PFET栅极的示意图5为依照本发明的一个实施例，在不同偏置功率下形成的压缩性氮化物膜应力水平样品数据的图示；图6为显示被依照本发明的一个实施例而形成的压缩性氮化物膜覆盖的样品PFET栅极的扫描电子显微镜的图像；以及图7为一些样品数据的图示，显示了具有依照本发明的实施例而形成的压缩性膜的PFET栅极的产率改进。可以理解，为了图示的简单和清晰，在图中显示的元件不需要按比例
发明内容本发明的实施例提供了一种在衬底上的至少一个栅极结构上方形成压缩性氮化物膜的方法。该方法可以包括使用至少硅烷、氩和氮气生成高密度等离子体；将衬底偏置到至少0.8W/cn^的高频率功率密度；并且在栅极结构的顶部上沉积高密度等离子体，形成压缩性氮化物膜层。本发明的实施例也可以提供在衬底上的第一和第二栅极结构上方形成压缩性氮化物膜层的方法。该方法可以包括在第一栅极结构和第二栅极结构之间形成压缩性氮化物膜层。依照一个实施例，该方法可以包括形成具有一厚度的压缩性氮化物膜层，该厚度在第一和第二栅极结构之间的中点测量，至少为第一和第二栅极结构之间距离的一半。依照另一个实施例，第一和第二栅极结构之间的距离小于第一和第二栅极结构的尺寸的一又二分之一。依照再一个实施例，该方法可以包括将衬底偏置于变化的功率密度，调节在第一和第二栅极结构之间形成的压缩性氮化物膜层的厚度。例如，该方法可以包括调节偏置到衬底的功率密度，使压缩性氮化物膜层的峰到谷的距离与峰到峰的距离达到预设的纵横比。依照一个实施例，该方法可以包括在沉积高密度等离子体的过程中，将衬底保持375。C到44(TC的温度，优选在40(TC到42(TC之间。依照另一个实施例，该方法可以包括在沉积高密度等离子体的过程中，保持少于10mTorr的珪烷、氩和氮气的组合压力。依照再一个实施例，方法可以包括在沉积高密度等离子体的过程中，保持氩和氮气的比例在0.5到l.O之间。依照一个实施例，方法可以包括将衬底偏置到12MHz到15MHz、优选为约13.56MHz频率的高频率功率。本发明的实施例提供了一种制造包含多个场效应晶体管的半导体器件的方法。该方法可以包括在村底上形成场效应晶体管的栅才及结构；将衬底置于充满高密度等离子体的环境中；给衬底施加至少0.8W/cii^功率密度的偏置功率；和使用高密度等离子体在形成于衬底上的场效应晶体管的顶部上生成压缩性氮化物膜层。依照一个实施例，衬底可以为300mm晶片并且该方法可以包括给衬底施加至少600W的偏置功率来产生压缩性氮化物膜层。依照另一个实施例，衬底可以为200mm晶片并且该方法可以包括给衬底施加至少250W的偏置功率来产生压缩性氮化物膜层。本发明的实施例提供了一种半导体器件，其有至少两个相邻的场效应晶体管栅极结构，和在相邻的场效应晶体管栅极结构顶部上的压缩性氮化物膜，其中压缩性氮化物膜之间的厚度高于栅极结构的侧部的厚度。依照一个实施例，两个相邻栅极结构之间的距离小于氮化物膜的厚度的两倍。依照另一个实施例，至少一个栅极结构的高度与氮化物膜的厚度之比大于一。依照一个实施例，氮化物膜有至少2000MPa的压应力。依照另一个实施例，氮化物膜有至少-2500MPa的压应力。依照再一个实施例，场效应晶体管可以为p型场效应晶体管，优选为互补金属氧化物半导体(CMOS)p型场效应晶体管。本发明的实施例提供了一种形成压应力氮化物膜的方法。该方法可以包括在衬底上产生多个p型场效应晶体管栅极结构；将栅极结构置于高密度等离子体环境中；给衬底施加不同密度的高频率偏置功率；并且沉积高密度等离子体，形成覆盖栅极结构的压应力氮化物膜。依照一个实施例，该方法可以包括在高密度等离子体沉积的过程中，从0.8W/cm2到5.0W/cn^范围改变偏置功率，形成无空腔的压应力氮化物膜。无空腔压应力氮化物膜能够形成于多个栅极结构之间。依照另一个实施例，该方法可以产生适应于随后的膜沉积工艺的压应力氮化物膜的表面形貌，例如，容易缝隙填充的"V"型。依照再一个实施例，方法可以包括在两个相邻4册极结构之间的密集多晶硅接触区域形成压应力氮化物膜的速度，高于栅极结构的侧部的大的敞开区域。具体实施例方式图1为由压缩性氮化物膜覆盖的两个栅极器件的示意图，例如PFET栅极器件。压缩性氮化物膜可以通过一种或更多众所周知的传统工艺产生、制造或生产，例如PECVD工艺。栅极器件的至少之一可以有形成于栅极区域侧部的间隔物。如图1所示，PFET栅极器件12和13可以产生、制造或生产于半导体衬底10的顶部上。间隔物12B和12C可以形成于栅极器件12的栅极区域12A两侧，间隔物13B和13C可以形成于4册极器件13的才册极区域13A两侧。如本领域中众所周知，可以形成或产生间隔物来保护才册极器件的栅极区域，防止与源/漏极区域直接接触，其可以通过离子注入工艺在栅极器件衬底中生成。为了提升性能，例如栅极器件12和/或13的速度，可以在衬底10内，在栅极器件12和/或13的各沟道区域中产生应力，来增加各一册极区域或范围12A和/或13A下的电子电荷和/或空穴的迁移率。衬底10内的应力可以通过压缩性氮化物膜或压缩性氮化物膜层21引入，其可以被产生、形成或沉积于栅极器件12和/或13的顶部上。压缩性氮化物膜层21的沉积或产生可以通过等离子体增强化学气相沉积(PECVD)工艺完成。如本领域中众所周知，PECVD工艺可以产生或形成膜，该膜与其上形成或产生该膜的结构共形。因此,在一些区域可能产生夹断，例如图1所示的膜21的上部分附近的区域22,在两个PFET栅极器件12和13紧密或狭窄间隔的情况下。这可能是因为氮化物膜在顶部角落区域22的生成速度高于其在栅极器件12和13之间的间隔物的侧壁和底部的生成速度的事实。因此，夹断的下面可能会生成空腔，其可能不利地发展成泄漏路径，例如，在后续的金属化工艺中通过允许在工艺中使用的金属元素填充在其中。泄漏路径可能在不同的、否则独立的栅极器件中产生短路，导致可能的器件失效，并且因此造成器件的制造的产率降低。图2为由依照另一个传统工艺或方法产生或形成的压缩性氮化物膜覆盖的两个PFET栅极的示意图。压缩性氮化物膜或压缩性氮化物膜层31可以通过传统的高密度等离子体(HDP)沉积工艺产生、形成或制造，该HDP沉积工艺已经普遍应用于与BEOL技术相关的铜(Cu)帽层沉积中。氮化物膜31的形成可以包括在典型固定功率密度例如0.5W/cm2下使用高频率(HF)偏置功率源，在其附近可以在形成的氮化物膜中建立高的压应力。如本领域中众所周知，在沉积工艺中使用的高密度等离子体或等离子体环境可以通过低频率(LF)例如约1500W到4000W主功率源产生或制造。主功率源的频率可以约为400kHz。如上述，当氮化物膜使用固定在约0.5W/cm"功率密度的高频率偏置功率产生或形成时，则在生产的膜中可以引入或产生高的压应力。然而，在一些高的高宽比的区域，例如如图2所示的紧密相隔的栅^l器件12和13之间的区域或槽32，可能产生夹断和随后的空腔，类似于通过PECVD工艺产生的膜，因为氮化物膜的生成速度通常在顶部区域高于在槽区域或范围32的底部内侧。除夹断和/或空腔的生成，也可能会积聚缝隙，如已经在实验中观测到的，在下面的栅极器件显示出显著的结构变化的区域或范围的附近。例如，如图2所示，在栅才及器件12的栅极区i或12A与其间隔物12B交界的区域附近，可能积聚缝隙33。图3为由依照再一个传统工艺或方法产生或形成的压缩性氮化物膜覆盖的两个PFET栅极的示意图。压缩性氮化物膜41可以通过改进的反应离子蚀刻(RIE)工艺产生或形成，该改进的反应离子蚀刻(RIE)工艺可以为沉积和蚀刻的重复循环的工艺。尽管改进的RIE工艺的增高的复杂性，夹断可能依然会发生或在紧密相隔的栅极器件之间的区域或范围中产生。例如在形成1130A的目标厚度的氮化物膜41的示例性实验中，当在单个沉积步骤中沉积的氮化物膜层41仅为约500A时，观测到开始形成夹断42。因此，为了避免夹断的可能形成，可以在单个沉积步骤中沉积的氮化物膜的厚度可能需要远远小于500A,例如，可能需要显著减少到约例如200-300A。因此，为了达到U30A的目标膜厚度，可能需要四(4)到五(5)次沉积和蚀刻循环。换句话说，为了减少形成夹断的^L会和/或可能消除形成夹断，沉积-蚀刻-沉积循环的数量需要显著增加。在本领域中众所周知，循环(沉积、蚀刻和沉积等等)数量的增加可以显著增加工艺控制的复杂性，导致更少的工艺窗口，更长的工艺时间和更高的制造成本，因此其通常是不期望的。图4为由依照本发明的一个实施例的压缩性氮化物膜覆盖的两个PFET栅极的示意图。本领域的技术人员需要理解的是，本发明不限于该方面，而可以使用其他数目的栅极器件，例如一个、四个或八个栅极器件。如图4所示，可以在半导体衬底IO上产生、生产或制造PFET栅极器件或栅极结构12和/或13。栅极器件12和/或13可以;故通过HDP沉积工艺沉积或形成的压缩性氮化物膜或压缩性氮化物膜层51覆盖。依照本发明的一个实施例，在压缩性氮化物膜51的沉积或形成过程中，可以将衬底10偏置在大于传统的0.5W/cm2的HF偏置功率，(对于300mm晶片，400W)。例如，在一个实施例中，可以使用至少0.8W/cn^的偏置功率密度。在另一个实施例中，可以使用范围在0.8W/cm2到5.0W/cm2之间的偏置功率密度。0.8W/cm2到5.0W/cm2之间的功率密度对于300mm衬底对应于约600W到约3600W的功率，对于200mm衬底，对应于约250W到约1600W之间。依照一个实施例，在氮化物膜的沉积工艺中，偏置功率可以变化或调整，根据要形成的氮化物膜的具体的分布从低到高或从高到低改变。例如，对于300mm衬底的沉积工艺可以开始于约900W(1.3W/cm2)的偏置功率，逐渐增加功率到约1500W(2.1W/cm2)。该偏置功率的变化可以允许在形成的氮化物膜中产生相对高的压应力，并且同时防止形成可能的空腔和缝隙。相对高的偏置功率，例如在900W和1500W之间，为在接近栅极结构的顶角或区域的氮化物膜的分子提供了足够的能量以横过该膜移动，以填充相邻栅极结构之间的间隙。例如，如图4所示，分子可以从接近4册才及结构12的顶部的区域52移动到栅极结构12和13之间的区域53，形成平滑、无空腔和/或无夹断的氮化物膜51。相似地，以足够高偏置功率密度(对300mm衬底高于600W，或对200mm衬底高于250W),被高密度等离子体轰击进入衬底的分子不容易在栅极区域与其间隔物交界的区域附近聚集，因此可以形成覆盖多个栅极结构或器件的无缝膜。依照一个实施例，沉积在相邻栅极器件之间、例如在栅极器件12和13之间的区域53的氮化物膜的厚度可以被调节。调节可以通过控制在HDP沉积工艺中施加到衬底10的HF偏置功率。在相邻栅极器件之间的区域，例如区域53("闭合区域，，)中的氮化物膜的沉积速度或生长速度异于其在不被;to极器件包围并且远离栅极器件的区域，例如区域54("敞开区域")。依照一个实施例，氮化物膜在闭合区域的沉积速度可以高于其在敞开区域的速度，在所得的膜厚度的差异可以用一个参数量化，该参数在下文中被称为"R"。参数R可以是厚度55(在闭合区域53的膜厚度)对厚度56(在敞开区域54的膜厚度)的比值。依照一个实施例，参数R可以设计成大于一(l)的值，因此通过更厚的膜在闭合区域实现更高的应力。例如，大于一(1)的厚度比R可以通过调整在高密度等离子体(HDP)沉积工艺中施加到衬底10上的偏置功率来实现。图5为显示依照本发明的一个实施例，在不同偏置功率下形成的氮化物膜的压应力水平的样品数据的图示。在图5中显示的数据表明，在300mm衬底中，可以在约400-500W偏置功率，或等同于0.5~0.6W/cm2的功率密度下，实现高压应力的氮化物膜。通常约为-3100MPa的此应力水平，高于在大多数其他偏置情况下获得的氮化物膜。然而，在本领域中众所周知，在上述偏置功率情况下形成的氮化物膜，也就是400-500W的情况，其主要设计来实现高压应力水平，可能不利地造成在产生的膜中形成缝隙，特别是其下的栅极器件显示出显著的结构变化的区域或范围的附近。如上述参考图2的描述，在相邻栅极器件之间的区域，除了缝隙的生成，夹断和相关的空腔也可能发生。如图5所示，当衬底偏置于900W-2500W的HF偏置功率时，可以产生合理水平的压应力，也就是-2000MPa到-2500MPa。记录的工艺(POR)也表明典型使用2000MPa到-2500MPa范围的压应力来制造300mm衬底器件。依照本发明的一个实施例，一种方法可以包括在HDP沉积工艺中给衬底施加(相对于传统)更高的偏置功率，以产生一氮化物膜，其与传统PECVD工艺形成的膜相比，其可能同形较少。在此(相对于传统)高的偏置功率下形成的氮化物膜可以既无缝又没有空腔，同时还拥有相对高的压应力。依照一个实施例，HDP氮化物膜的应力水平可以通过在沉积工艺中施加不同偏置功率和/或改变偏置功率来调节。例如，在1500W的偏置功率下，在HDP氮化物膜中产生的应力水平与POR膜的应力非常相似，其为-2000MPa并且可以适用于一个应用，例如90nm工艺节点应用。同样，900W偏置功率可以适用于产生用于另一个项目的氮化物膜，例如65nm工艺节点。依照一个实施例，对于200mm衬底，改变偏置功率水平，在例如250W到1200W范围之间，可以用来产生组合应力水平在例如约-2200MPa的双层氮化物膜。表1提供了在不同的高频率偏置功率情况下，在HDP工艺中形成于300mm衬底上的氮化物膜(SiN)示范列表。表1<table>tableseeoriginaldocumentpage13</column></row><table>依照本发明的一个实施例，栅极结构可以最初被无偏置HDP氮化物膜覆盖，例如SiN膜。随后，在高于传统400-500W的范围(对300mm衬底)的功率水平下，可以在无偏置氮化物膜SiN的顶部上形成在偏置功率条件下产生的偏置的HDP氮化物膜或氮化物膜。例如，为了匹配通过记录的工艺产生的氮化物膜的2000MPa的压应力，可以^^用约1500W(2.1W/cm2)的偏置功率。在此偏置功率条件下形成的HDP氮化物膜，对比于在主要设计来在形成的膜中产生高压应力膜的400-500W(0.5~0.6W/cm2)的偏置功率情况下形成的HDP氮化物膜，可以显著减少缝隙，减少或没有夹断。依照本发明的一个实施例，压缩性氮化物膜的形成可以在来自NovellusSystems,Inc的300-mmNovellusSpeedHDP化学气相沉积工具中进4亍。然而，本发明不局限于此方面，也可以使用其他HDP化学气相沉积工具。在一个实施例中，硅烷、氩和氮气可以用来作为溅射源气体，例如在300-mm衬底应用的工艺过程中，其流速分别保持在230sccm和310sccm。然而，本发明不局限于此方面，也可以使用其他流速。在賊射工艺中，衬底温度可以保持在例如约375-440°C，优选约400-420°C，并且气体压力可以保持在小于10mTorr。其他衬底温度和气体压力同样可以使用。低频率(LF)功率可以保持在例如约3600W。高频率(HF)偏置功率可以保持在例如约2000W。然而，本发明也不局限于此方面。对不同的晶片尺寸和不同的工艺阶段，低频率功率和高频率偏置功率可以不同的水平施加。依照本发明的一个实施例，低频率主功率和高频率偏置功率可以依照下述表2设置。表2<table>tableseeoriginaldocumentpage14</column></row><table>偏置功率的特性为高频率功率源，通常由频率在12MHz到15MHz之间的RF发生器施加。依照一个实施例，RF发生器处于13.56MHz频率，尽管可以使用其他频率。低频率主功率使用约400kHz的典型频率，尽管也可以4吏用其他频率。依照本发明的再一个实施例，在生成压应力氮化物膜的工艺中，可以给衬底施加不同水平的偏置功率密度。例如，在300mm衬底或300mm直径大小的衬底上制造的栅极器件上形成氮化物膜的过程中，可以使用在0.6W/cn^到5.0W/cn^之间的不同密度水平的高频率偏置功率。尽管优选功率密度水平在0.6W/cm2到5.0W/cm2,本发明不能局限于此方面，并且4交《氐偏置功率，例如400W(或者更低)偏置功率可以用于形成氮化物膜的初始阶段。初始较低偏置功率的使用，例如《400W(0.5W/cm2)可以使得产生最初的高压缩性氮化物膜层，防止对其下的栅极器件的可能(物理的和/或电学的)损害。偏置功率或功率密度可以随后提高，用来产生无空腔并且无缝隙的膜。图6为示出由依照本发明的一个实施例的压缩性氮化物膜覆盖的样品PFET栅极器件的扫描电子显微镜(SEM)的图像。从扫描电子显微镜(SEM)摄取的图6显示了在800W的高频率偏置功率，或1.1W/cn^功率密度下，在300mm衬底上形成的压缩性氮化物膜51。SEM图像没有显示在高的高宽比区域，例如相邻栅极器件之间的区域52中形成的任何空腔。此外，氮化物膜的表面形貌展示了相对敞开和易于缝隙填充的"V"形，其对后续器件操作非常有利，例如预金属介质(PMD)氧化物膜工艺。图7为一些样品数据的图示，其显示了依照本发明的实施例的压缩性膜覆盖的PFET栅极器件的产率改进。图7显示了在不同的测试参数下(由x轴表示)，被依照本发明的实施例在高偏置功率下沉积或形成的压缩性氮化物膜覆盖的栅极器件的确定产率(由y轴表示)，改进到接近或近似100%。与其他三种依照POR形成的氮化物膜相比，例如通过产率范围为68°/0到82。/。的PECVD方法，产率改善显著且好。尽管本发明的某些特征在这里进行了图示和描述，但是对于本领域的普通技术人员可以产生许多修改、替代、改变和等同物。因此，需要理解的是，所附权利要求旨在覆盖落在本发明精神范围内的所有此种修改和变化。权利要求1.一种在衬底(10)上的至少一个栅极结构(12)上方形成压缩性氮化物膜层(51)的方法，所述方法包括使用至少硅烷、氩和氮气生成高密度等离子体；偏置所述衬底(10)到至少0.8W/cm2的高频率功率密度；及沉积所述高密度等离子体到所述栅极结构(12)的顶部上，形成所述压缩性氮化物膜层(51)。2.权利要求1的所述方法，其中所述栅极结构(12)为第一纟册极结构，其包括在所述第一栅极结构(12)和第二栅极结构(13)之间形成所述压缩性氮化物膜层(51)。3.权利要求2的所述方法，包括形成具有一厚度(55)的所述压缩性氮化物膜层(51),该厚度在所述第一和第二栅极结构(12,13)之间的中点(53)测量，至少为所述第一和第二栅极结构(12，13)之间距离的一半。4.权利要求3的所述方法，其中所述第一和第二栅极结构(12,13)之间的所述距离小于所述第一和第二栅极结构(12,13)的尺寸的一又二分之一。5.权利要求2的所述方法，包括偏置所述衬底(10)到不同的功率密度，调节在所述第一和第二栅极结构(12,13)之间形成的压缩性氮化物膜层(51)的厚度(55)。6.权利要求2的所述方法，包括调节偏置到所述衬底(10)的所述功率密度，以达到所述压缩性氮化物膜层(51)的峰(52)到谷(53)的距离与峰到峰的距离之间的预设的纵横比。7.权利要求1的所述方法，包括在沉积所述高密度等离子体的过程中，将所述衬底(10)保持375。C到44(TC的温度，优选在40(TC到420。C之间。8.权利要求1的所述方法，包括在沉积所述高密度等离子体的过程中，将所述硅烷、氩和氮气的组合压力保持在少于10mTorr。9.权利要求1的所述方法，包括在沉积所述高密度等离子体的过程中，将氩和氮气的比例维持在0.5到1.0之间。10.权利要求1的所述方法，包括将所述衬底(IO)偏置到具有12MHz到15MHz之间、优选为约13.56MHz的频率的高频率功率。11.一种制造包含多个场效应晶体管的半导体器件的方法，所述方法包括在衬底(10)上形成所述场效应晶体管的栅极结构(12,13);将所述衬底置于充满高密度等离子体的环境中；给所述衬底施加至少0.8W/cm2功率密度的偏置功率；及使用所述高密度等离子体在形成于所述衬底上的所述场效应晶体管的顶部上，生成压缩性氮化物膜层(51)。12.权利要求11的所述方法，包括在所述多个场效应晶体管中的相邻场效应晶体管之间，生成所述压缩性氮化物膜层(51)。13.权利要求12的所述方法，包括调节施加到所述衬底的所述偏置功率，使所述相邻场效应晶体管之间的所述压缩性氮化物膜层(51)达到预定的厚度。14.权利要求12的所述方法，包括调节施加到所述衬底的所述偏置功率，生成峰(52)到谷(53)的距离与峰到峰的距离之间的预设纵横比的压缩性氮化物膜层。15.权利要求11的所述方法，其中所述衬底为300mm晶片，包括给所述衬底施加至少600W的偏置功率来生成所述压缩性氮化物膜层。16.权利要求11的所述方法，其中所述村底为200mm晶片，包括给所述衬底施加至少250W的偏置功率来生成所述压缩性氮化物膜层。17.权利要求11的所述方法，包括通过由以至少硅烷、氩和氮气为特征的混合气体产生所述高密度等离子体来提供所述环境，并且在生成所述压缩性氮化物膜层的过程中保持所述混合气体的组合压力少于10mTorr。18.权利要求11的所述方法，包括在生成所述压缩性氮化物膜层的过程中，将所述衬底保持375。C到44(TC的温度，优选在40(TC到420。C之间。19.一种半导体器件，包括至少两个相邻的场效应晶体管栅极结构(12，13);及在所述相邻场效应晶体管栅极结构顶部上的压缩性氮化物膜(51),其中所述压缩性氮化物膜位于所述栅极结构之间的厚度(55)高于所述栅极结构的侧部的厚度(56)。20.权利要求19的所述半导体器件，其中所述两个相邻栅极结构(12，13)之间的距离小于所述氮化物膜的所述厚度的两倍。21.权利要求19的所述半导体器件，其中至少一个所述栅极结构的高度与所述氮化物膜的厚度之比大于一。22.权利要求19的所述半导体器件，其中所述氮化物膜(51)有至少-2000MPa的压应力。23.权利要求19的所述半导体器件，其中所述氮化物膜(51)有至少-2500MPa的压应力。24.权利要求19的所述半导体器件，其中所述场效应晶体管为p型场效应晶体管，优选为互补金属氧化物半导体(CMOS)p型场效应晶体管。25.—种形成压应力氮化物膜(51)的方法，所述方法包括在衬底(10)上产生多个p型场效应晶体管的4册;f及结构(12,13);将所述栅极结构置于高密度等离子体环境中；给所述村底(10)施加不同密度的高频率偏置功率；及沉积所述高密度等离子体，形成覆盖所述栅极结构(12，13)的所述压应力氮化物膜(51)。26.权利要求25的所述方法，包括在高密度等离子体沉积的过程中，从0.8W/cn^到5.0W/cm2范围改变偏置功率，形成无空腔的所述压应力氮化物膜。27.权利要求26的所述方法，包括在所述多个栅极结构之间(53),形成所述无空腔的压应力氮化物膜。28.权利要求25的所述方法，包括产生适应随后的膜沉积工艺的所述压应力氮化物膜的表面形貌。29.权利要求28的所述方法，其中所述表面形貌具有容易缝隙填充的"V"型。30.权利要求25的所述方法，包括在所述两个相邻栅极结构之间的密集多晶硅接触区域(53)形成所述压应力氮化物膜的速度高于所述栅极结构的侧部(56)的大的敞开区域。全文摘要本发明的实施例提供了一种通过高密度等离子体沉积工艺形成压应力氮化物膜的方法，该膜覆盖在衬底上制作的多个p型场效应晶体管栅极结构上。实施例包括使用至少硅烷、氩和氮气的源气体产生填充高密度等离子体的环境；偏置所述衬底到不同密度的高频率功率，其范围从0.8W/cm<sup>2</sup>到5.0W/cm<sup>2</sup>；并且沉积高密度等离子体到多个栅极结构，从而形成压应力氮化物膜。文档编号H01L21/31GK101449364SQ200780018340公开日2009年6月3日申请日期2007年3月6日优先权日2006年5月19日发明者李佑炯,梁大源,王允愈,速泰祺申请人:国际商业机器公司