专利名称：针对合成接合线的方法及系统的制作方法
技术领域：
本发明通常涉及集成电路(ic)封装以及，更具体地，涉及用于
半导体器件的接合线的实现。
背景技术：
电子工业持续依赖于半导体技术的发展，以更紧凑的面积实现更 多功能的设备。对于许多应用而言，实现更多功能的设备需要将大量 电子器件集成到单个硅晶片中。随着硅晶片的每个给定面积上的电子 器件数目的增大，制造过程变得更困难。
以众多学科中的各种应用制造了多种半导体器件。基于硅的半导
体器件通常包括金属氧化物半导体场效应晶体管(MOSFET)(如p沟 道MOS (PMOS)、 n沟道MOS (NMOS)以及互补MOS (CMOS)晶 体管)、双极晶体管、或BiCMOS晶体管。这样的MOSFET器件包括处 于导电栅极与硅类(silicon-like)基板之间的绝缘材料；从而，通常 将这些器件称作IGFET (绝缘栅极FET)。
这些半导体器件中的每一种通常包括半导体基板，在所述半导体 基板上形成多个有源器件。给定的有源器件的具体结构可以随在器件 类型而变化。例如，在MOS晶体管中，有源器件通常包括源极和漏极 区以及对源极/漏极区间的电流进行调制的栅电极。
此外，这样的器件可以是在多个晶片制造过程中生产的数字或模 拟器件，例如CMOS、 BiCMOS、 Bipolar等。基板可以是硅、砷化镓 (GaAs)、或适于在其上构建微电子电路的其它基板。
经过了制造过程之后，硅晶片具有预定数目的器件。测试这些器 件，收集和封装功能性器件。
对复杂IC器件的封装在其最终性能方面所起的作用越来越大。许 多封装包括基板，在所述基板上，将器件晶元(device die)安装在由
4焊盘落点(pad landing)包围的晶元附着区域上。器件晶元自身具有 接合焊盘，以方便经由接合线与外界连接，所述接合线从包围晶元附 着区域的各个焊盘落点附着至相应接合焊盘。焊盘落点通过在基板中 限定的电迹(trace)与外部触点(contact)连接。在某些封装类型中， 通过在合适的模塑料(molding compound)中包装，防止组装的器件 受到环境损坏。
随着器件复杂度的提高，配线接合(wire bond)的数目接近成百 上千。如此复杂的产品包括膝上计算机(laptop)、便携式数字助理 (PDA)、无线电话、自动电子控制模块(automotive electronic control module)等。
在将IC器件配线接合到封装基板的材料通常是贵金属或其它高
成本的材料。例如，在配线接合中使用的常用材料包括金、铝、钯 合金(palladium-alloy)、铂以及银。金具有使其非常适合的多种特性， 例如它的传导性、抗腐蚀性、以及延展性(malleability)。具体地，金 的延展性允许用户将该金属形成或拉伸成精细的形状(fine shape), 如在IC器件中使用的、微观上的细接合线。此外，金与各种IC器件接 合得很好。
随着对复杂电子产品的需求的增多，配线接合材料的消耗也增 大。由于世界范围内与有限供给相关的电子和其它工业中不断增大的 需求，材料的成本也势必提高。
发明内容
为致力于和解决上述问题，本发明的各个方面提出了实现接合线 的方法以及布置。
根据一个示例实施例，本发明提出了一种合成接合线(composite bond wire)，具有合成接合线的内部部分以及导电材料外层。外层 的电阻比内部部分的电阻低。
根据其它示例实施例，本发明提出了一种制造适合集成电路的合 成接合线的方法。将导电材料熔化并且与陶瓷材料混合，以产生导电 材料与陶瓷材料的混合物。使用混合物来制成合成接合线。
5对本发明的以上概括不旨在描述每个实施例或对本发明的每种 实现。通过结合附图参考以下详细说明书和权利要求，本发明的优点、 效果以及对本发明的全面理解将变得明显并且得到认识。
通过以下结合附图对本发明多个实施例的详细描述，可以更全面 地理解本发明，附图中
图1A-1C示出了根据本发明示例实施例的、使用接合线的集成电 路的实现；
图2描述了根据本发明示例实施例的接合线的横截面；以及 图3是示出了根据本发明示例实施例的、制造接合线的方法的流 程图。
具体实施例方式
本发明允许各种修改和可选形式，在附图中以示例的方式示出了 本发明的细节并且将详细描述本发明的细节。然而，应该理解，目的 不在于将本发明限制在所描述的具体实施例。相反，本发明覆盖落入 由所附权利要求所限定的本发明的范围之内的所有修改、等同以及可 供选择的方案。
本发明可用于各种集成电路以及涉及接合线的方法。尽管本发明 不一定限于这样的应用，然而通过在这样的环境下进行讨论，最好地 得到对本发明各方面的评估。
根据本发明的示例实施例，使用一个或更多个合成接合线构建集 成电路器件，所述合成接合线由具有高传导率的材料与具有较低传导 率的亚微粒子(submicron particle)的混合物形成。
本发明的另一示例实施例包括构成合成接合线的方法。使用具有 低传导率的第一材料来制成接合线。向接合线涂布一层具有高传导率 的第二材料。该层的厚度是由要通过接合线传输的信号的期望频率来 确定的。
在具体实施例中，第二层的厚度与接合线的趋肤效应(skin effect)或趋肤深度(skin depth)的计算相对应。导电体在不断增大的频率下 的行为被描述为趋肤效应。趋肤效应使得导体的有效电阻随电流的频 率而增大。
在以下示例中，无穷厚平面导体中电流密度J按照以下方程随距离 表面的深度<5成指数减小
其中，d是称作趋肤深度的常量。将这个趋肤深度定义为在导体 的表面以下的深度，在该深度处的电流是表面处电流(Js)的l/e (约 0.37)倍。能够按照以下方程来计算d:
"(2)
其中，
^=导体的电阻
w^电流的角频率-2;rx频率
^=导体的绝对磁导率
(比d厚得多的)平板(flat slab)对交流电流的电阻本质上与厚 度为d的板(plate)对直流电流的电阻相等。对于诸如配线之类的长、 薄导体，电阻近似为载有直流电流的、具有壁厚(wall thickness) d的 空心管的电阻。例如，对于圆形配线，AC电阻近似是
丄A』.
(3)
其中
L-导体长度 D-导体直径
如果D〉Xi，则以上最终近似是精确的。
对于电阻在频率f(赫兹)会增大10。/。的圆形横截面配线的直径Dw (mm)， (F.E. Terman提出的)方便的公式是
以下，针对铜配线，示出了各种频率下的近似趋肤深度。表l
频率 A
60Hz 8.57mm 10kHz 0.66mm 100kHz 0.21mm 1MHz 66, 10MHz 21拜
因此，对于给定的配线横截面面积，在不断增大的频率下电流的 流动发生在距离配线表面越近的位置。使用趋肤效应，可以减小金属 接合线的金属含量(metal content),这是因为，随着频率的增大，与 接合线的有效电阻有关的导线横截面面积越少。例如，可以使用大约 0.21mm的铜包围较低传导率材料内芯(inner core),来构成在100KHz 下工作的配线。
关于在封装高性能半导体器件时使用的、由贵金属(如金)构成 的接合线，本发明在减小接合线金属含量方面是有用的。在高频处，
可以构成这样的接合线该接合线具有较低传导率材料的芯，所述芯
被预定厚度的较高传导率材料包围。针对较高频率应用，可以将较高 传导率金属的厚度制作得相对薄，或针对较低频率应用将所述厚度制 作得相对厚。
现在转向附图，图l示出了根据本发明示例实施例的、使用接合
线的集成电路布置。图1A示出了晶元108、基板112、以及合成接合线 110。图1B和1C更详细地示出了接合线110的多个实施例。
将晶元108安装在基板112上，并且使用接合线110将晶元108与基 板上的焊盘(pad)电连接。图1A中描述的集成电路布置仅仅是许多 可能的集成电路设计的一个示例，在这些集成电路设计中，接合线用 于对集成电路的各种部件进行电连接。使用配线接合的其它集成电路 的示例包括叠层(stacked)晶元布置以及晶元向下(die-down)布置。 接合线110与这里的各种教义一致。
图1B示出了接合线110的一个示例实现。接合线的内部部分114具 有低传导率，而外部部分116具有较高传导率。内部和外部部分的传导率以及厚度与具体应用相对应。对于局限于高频信号的应用而言，外 部部分相对较薄，内部部分可以具有很小传导率到无传导性。对于局 限于较低频率信号的应用而言，外部部分相对较厚，内部部分也仍然 可以具有很小传导率到无传导性。对于针对高频需要低传导率以及针 对直流电流需要低传导率的应用，外部部分相对薄，内部部分具有足 够的DC传导率。可以设想内部和外部部分厚度以及传导率的各种其它
组合。在具体示例中，在应用中由接合线的期望趋肤深度来确定外层 的厚度。
能够使用不同方法来控制接合线内部部分的特性(例如，传导率 和柔韧性)。第一种方法包括选择展现期望特性的材料，并由材料形 成内部部分。从而，可以使用导电材料(如铜、铝、镍、以及银)以 及绝缘材料(如陶瓷)来形成内部部分。由满足应用的电气需求的材 料形成接合线的外部部分，这些电气需求是由信号频率和传导率需求 而确定的。
第二种方法包括将较低传导率材料与较高传导率材料混合。该 混合物形成接合线的内部部分。在具体示例中，较低传导率材料是亚
微陶瓷粒子(submicron ceramic particle),较高传导率材料是诸如金之 类的金属。由较高成本材料的单纯形式、或由混合物来形成外部部分， 与内部部分相比，该混合物中较高传导率材料与较低传导率材料之比 增大了。示例性亚微陶瓷粒子包括诸如氧化物、碳化物、硼化物或氮 化物之类的材料。此外，陶瓷粒子的具体示例包括氧化铝、氧化铍或 滑石(steatite)。可选地，可以使用导电亚微粒子。
图1C示出了接合线110的另一个示例实施例。使用导电材料H8以 及亚微粒子120形成接合线110。在一个示例中，亚微粒子包括电特性 不是很理想的、较低成本的材料。亚微粒子的较高密度减小了接合线 中导电材料118的总量，从而能够降低接合线的成本。然而，在接合线 IIO内亚微粒子的密度还影响接合线的传导率，这是因为，随着亚微粒 子的密度的增大，接合线的传导率降低。从而，有利的是在接合线的 成本与期望传导率之间迸行平衡。例如，导电材料118可以是金，亚微 粒子120可以是与烙化的(melted)金相混合的陶瓷粉末。在某些应用中，金超过了应用的最小传导率要求，但是仍然是最贵的有效材料。 通过将特定量的陶瓷粉末混合到金中，可以在保持最小传导率要求的 同时减少特定厚度的接合线中金的量，从而降低接合线的成本。
在另一实施例中，可以给图ic的接合线涂布高传导率层，以提高
针对高频信号的配线传导率。该层可以是高频信号的趋肤深度的函数。 此外，在配线内部部分中，亚微粒子的密度可以是接合线的较低频率 信号需求或直流电流需求的函数。
图2示出了本发明的另一示例实施例。图2描述了具有多个层206 到210的接合线的横截面，所述多个层206到210是根据趋肤深度202和 204而配置的。示出的接合线200具有3个不同的层，然而层的数目是可 以根据应用而变化的。层210是针对第一趋肤深度202而配置的高传导 率层。该趋肤深度与高频col相对应。层208是具有比层210低的传导率 并且具有趋肤深度204的层。趋肤深度204与第二频率(D2相对应。层206 是具有最低传导率(如果有的话)的层，并且是针对比co2低的频率以 及针对任何直流电流需求而选择的层。这样的多层尤其有用，这是因 为，许多高频信号的精确定时裕度(timing margin)导致高频信号通 常需要比低频信号低的传导率，以及一些应用对于相同的接合线上使 用不同的信号频率。
图3示出了根据本发明另一示例实施例的、制造接合线的方法。 如方框302所示，熔化第一导电材料。例如，通过将材料加热到超过该 材料的熔点，来将导电材料熔化。如方框304所示，将亚微粒子引入熔 化的材料。通过对最终接合线的期望电和物理特性进行评估，可以确 定亚微粒子的密度。亚微粒子的具体示例包括商业可获得的陶瓷粉末。 通常这些粒子对于相对低的成本是可获得的，并且在熔化多种金属所 需的高热量(high heat)下不分解(break down)。
如方框306所示，将得到的混合物形成配线。在形成配线的具体 示例中，将混合物"拉伸"或"拖拽"至期望的配线直径，然而，其它的 配线形成技术也是可设想的。然后如方框308所示，可选地给配线涂布 一层或多层高传导率材料。从而，能够构造附加层，以满足更严格的 电特性(例如，针对较高频率的传导率)。在添加了最后的层之后，如
10方框310所示，将接合线用于集成电路中。
仅以示例的方式提供了以上描述并且在图中示出的多个实施例， 并且不应该将这些实施例解释为对本发明的限制。根据以上讨论和说 明，本领域技术人员将容易认识到，可以对本发明进行各种修改和改 变，而不用严格遵循这里示出和描述的示例实施例以及应用。例如， 除金属和陶瓷接合线以外的应用可以允许使用类似方式途径的实现方 式。这样的修改和改变不脱离在以下权利要求中阐述的本方面的真实 范围。
权利要求
1、一种在集成电路中使用的、对集成电路的部件进行电连接的合成接合线，所述合成接合线包括具有电阻并用于形成内部部分的材料；以及导电材料，具有比所述内部部分低的电阻，并用于形成包围所述内部部分的外层。
2、 根据权利要求l的合成接合线，其中，导电材料外层的厚度是要施加到合成接合线的电信号的期望频率的函数。
3、 根据权利要求l的合成接合线，其中，导电材料外层包含金。
4、 根据权利要求2的合成接合线，其中，导电材料外层的厚度约 大于趋肤深度，所述趋肤深度是根据要施加到合成接合线的电信号的 期望频率来确定的。
5、 根据权利要求l的合成接合线，还包括在内部部分与外层之间 的导电材料附加层。
6、 根据权利要求5的合成接合线，其中，导电材料附加层具有介于内部部分的电阻与外层的电阻之间的电阻。
7、 根据权利要求l的合成接合线，其中，内部部分具有约比合成 接合线的直流电阻要求小的电阻。
8、 根据权利要求l的合成接合线，其中内部部分是金属和亚微陶 瓷粒子的混合物。
9、 一种用于制造在集成电路中使用的合成接合线的方法，所述 方法包括熔化导电材料；将尺寸小于100微米的粒子材料与导电材料相混合，以制成混合 物；以及从混合物制成合成接合线。
10、 根据权利要求9的方法，还包括将外部导电材料层涂敷到 合成接合线的外部。
11、 根据权利要求10的方法，其中，外部导电材料具有约大于趋肤深度的厚度，所述趋肤深度是根据集成电路所使用的信号频率来确 定的。10、根据权利要求9的方法，其中，导电材料是金属。11、 根据权利要求10的方法，其中，外部导电材料是金。
12、 根据权利要求9的方法，其中，从混合物制成合成接合线包 括将混合物拉伸至期望的厚度。
13、 根据权利要求9的方法，其中，尺寸小于100微米的粒子是陶瓷。
全文摘要
使用多种方法实现用于集成电路的接合线。使用如下方法制造一种合成接合线以供在集成电路中使用。将导电材料熔化并且与尺寸小于100微米的粒子的材料混合，以产生混合物。使用混合物来制成合成接合线。还提供了一种具有内芯以及外层的合成线，其中外层具有比内芯更高的传导率。将外层设计为比承载AC信号的工作频率上的趋肤深度更厚。
文档编号H01L23/49GK101454898SQ200780019026
公开日2009年6月10日 申请日期2007年5月25日 优先权日2006年5月25日
发明者克里斯·维兰德 申请人:Nxp股份有限公司