专利名称：在晶体管器件中利用反向短沟道效应的装置和方法
技术领域：
本发明总体涉及晶体管器件，尤其涉及在这种器件中利用反向短沟道效应。
背景技术：
在大多数通信电路中，线性信号放大代表了核心使能功能。例如，无线通信收发信机在它们发射和接收信号处理路径中的各个级上采用线
性信号放大。更特别地，基于射频(RF)的通信系统依赖频率混合电路、低噪声放大电路、功率放大电路等等中的线性放大，来保持信号保真度和限制不希望的谐波频率产生。然而，诸如双极或MOS晶体管的半导体晶体管的非线性电流-电压(IV)特性，代表了通信电路中信号非线性的基本来源，其严重依赖于这些晶体管的使用。
用于大多数模拟RF构件块的与晶体管相关的重要参数包括跨导、噪声和输出电导。特别地，晶体管跨导，其是漏极/集电极电流关于栅极-源极/基极-射极电压的导数，代表了晶体管线性的基本测量。由于跨导直接依赖于晶体管阈值电压，即"导通"电压，晶体管阁值电压中的非线性造成信号放大非线性。
各种电路技术提供了对晶体管器件非线性的补偿。例如，负反馈环以减小带宽和增加电路复杂度为代价提供了补偿。"预失真，，技术提供了另 一种补偿机制，其中被施加到有关信号的偏置失真趋向于消除由晶体管器件非线性引起的预期的非线性失真。当然，预失真增加了电路复杂度，并依赖于非线性失真的精确描述。
存在更多与上述补偿技术无关或与其结合的更多基本非线性补偿机制。例如，更线性的复合晶体管器件可通过将两个或更多具有不同阈值电压的晶体管并联放置而构成。当然，使复合晶体管器件呈现更好的线性依赖于在绝对的和相对的意义上为并联器件选择合适的电压阔值。
存在各种使不同的并联晶体管元件具有不同阈值的技术。例如，对不同并联晶体管的不同偏置电平造成不同的阈值电压。更基本地，对不同并联晶体管的不同晶体管尺寸和/或不同掺杂浓度和分布图(profile)
6导致不同的阈值电压。在某些方面，使用不同晶体管尺寸获得不同阈值电压代表优选方法，特别是在集成电路应用中。
作为 一个例子，可将给定工艺技术中相同的基本晶体管布局按比例调整成两种不同几何形状，导致不同尺寸的并联晶体管由于它们的不同尺寸而具有不同的阈值电压。更特别地，对于给定工艺技术，晶体管阈值电压作为晶体管沟道长度的函数而变化。因此，不同(扩散)沟道长度的并联晶体管代表了 一种用以实现具有改善线性的复合晶体管器件的方法。
在缩短沟道长度的情况下复杂度增加。例如，晶体管阈值电压趋向于随着晶体管沟道长度的减小而逐渐减小，但是低于某一最小沟道长度时开始快速下降。快速阈值电压下降是通常被称作"短沟道效应"的若干晶体管特性变化中的其中一种。由于阈值电压函数在处于或低于最小沟道长度时具有相对较陡的斜率，因此具有小于最小沟道长度的晶体管的阈值电压呈现出对于制造过程中固有沟道长度变化的极高敏感度。
所谓的"反向短沟道效应，，(RSCE)使短沟道晶体管的使用进一步复杂。在晶体管阈值电压的上下文中，RSCE本身体现在阈值电压随沟道长度的减小其下降会反向。更特别地，在某些晶体管工艺技术中，诸如在0. 1微米或更小的沟道长度上实现的深次微米MOS晶体管，阈值电压随沟道长度朝最小沟道长度减小而增大，但是在最小沟道长度处或者在其附近开始减小。因此，该RSCE特性导致在最小沟道长度处或者其附近产生峰值(最大)阈值，峰值左边通常急剧滚降至零，而峰值右边下降过渡为通常的渐进趋势线。
牢记上述复杂情况，实施短沟道晶体管电路(包括线性化并联晶体管元件)的常规方法，将沟道长度保持在最小值以上，由此避免明显的短沟道和反向沟道效应。另 一种公知的可替换短沟道晶体管设计方法依赖于可最小化或至少减小短沟道和反向短沟道效应的制造技术。例如，由于短沟道现象部分是由深次微米沟道中的掺杂分布缺陷的明显影响引起的，所以可使用某些掺杂分布技术来补偿短沟道效应。
发明内容
在一个实施例中，晶体管电路包括并联第一和第二晶体管，其具有基本相同的作为晶体管沟道长度函数的阈值电压曲线。第一晶体管被配置
7为具有第一晶体管沟道长度，所述第一晶体管沟道长度与由反向短沟道效应引起的阈值电压曲线中的阈值电压峰值相匹配，而第二晶体管被配置为具有大于第一沟道长度的第二晶体管沟道长度。该配置使得第二晶体管具有低于第一晶体管阈值电压的阈值电压，因此改善了晶体管电路在给定操作条件范围上的线性。
实现晶体管电路的相应方法包括将第一和第二晶体管以并联方式耦合，所述第一和第二晶体管具有基本相同的作为晶体管沟道长度函数的阈值电压曲线。该方法包括将第一晶体管配置为具有第一晶体管沟道长度，所述第 一 晶体管沟道长度与由反向短沟道效应引起的阈值电压曲线中的阈值电压峰值相匹配，而将第二晶体管配置为具有大于第一沟道长度的笫二晶体管沟道长度。通过这种配置，第二晶体管的阈值电压低于笫 一 晶体管的阈值电压，因此改善了晶体管电路在给定操作条件上的线性。
作为非限制性例子，以这里的教导所实施的晶体管电路提供了在无需添加诸如电阻器的线性化电路元件的情况下改善线性的优点，添加线性化电路元件会增加成本、增大电路尺寸并使噪声性能恶化。并且，由于如这里教导所改善的线性是由于在并联晶体管元件中利用反向短沟道效应而有效，这种实现方式不会增加偏压电路的复杂度，也不会使制造过程复杂化。并且，这种实现方式提供了对工艺变化的相对较低的敏感度，尤其是在晶体管制造过程生产的晶体管在最小沟道长度处或者其附近呈现相对较宽阈值电压峰值的情况下。
当然，本发明不限于上述特征和优点。事实上，本领域技术人员阅读如下详细说明并参见附图后，便会认识到其它特征和优点。
图1是晶体管电路的一个实施例的框图。
图2是低噪声放大电路的一个实施例的框图。图3是混合器电路的一个实施例的框图。图4是示例性晶体管阈值电压曲线图。
图5是用于N沟道和P沟道晶体管的一个实施例的由反向短沟道效应引起的相对平坦的阈值电压峰值图。
图6是示例性的单独晶体管和复合晶体管跨导曲线图。
8图7是单独和复合晶体管的跨导导数曲线图。图8是晶体管偏压电路的一个实施例的框图。
具体实施例方式
图l示出了 "复合"晶体管电路IO，其通过将第一晶体管IO与第二晶体管14以并联方式耦合形成，使得两个晶体管12和14共享栅极连接16、漏极连接18和源极连接20。(对于晶体管电路10的双极实施方式，这些连接分别对应于基极、集电极和发射极连接)。注意到，在一种或更多实施例中，晶体管电路10在集成电路过程中实现，其中第一晶体管12包括两个或更多被配置为具有笫一晶体管沟道长度的集成电路晶体管元件，而第二晶体管14包括两个或更多被配置为具有第二晶体管沟道长度的集成电路晶体管元件。
在一个或更多实施例中，第一和第二晶体管12和14具有基本相同的作为晶体管沟道长度函数的阔值电压曲线，但是被配置为具有不同的沟道长度，使得这两个晶体管12和14呈现不同的阔值电压。更特殊地，第一晶体管12被配置为具有第一晶体管沟道长度，所述第一晶体管沟
匹配，入:第二:体管14被@己置为具有大于笫一l勾道长度的第二晶体管沟道长度。
通过上述配置，第二晶体管14的阈值电压低于第一晶体管12的阈值电压。正如后面将会详细解释的，利用反向短沟道效应为并耳关的第一和第二晶体管12和14获得不同阈值电压导致晶体管电路10与单独使用的晶体管12和14的线性相比具有改善的线性。并且，如这里教导的，利用反向短沟道效应导致对与制造容限相关联的沟道长度变化来说良好的阈值电压不敏感性。
晶体管电路10的改善的线性和良好的可制造性使其成为各种广泛电路应用(包括广泛的射频通信电路)中理想的构件块。通过非限制性例子，图2示出了包括晶体管电路10实施例的射频低噪声放大器电路30。在操作中，射频(RF)输入信号(RF IN)驱动栅极连接16,而漏极连接18通过漏极负载电阻器Rl耦合到电源电压轨(VDD)，由此提供射频输出信号RFOUT。最后，源极连接20通过发射极简并(degeneration)电感器Ll耦合到例如VSS的参考电压，该电感器L1提供对RF IN驱动电路的阻，阮匹配。
作为另一个非限制性例子，图3示出了包括晶体管电路10的实施例 的RF混合器电路40。所示混合器电路4(M皮配置为正交混合器，其中混 合器核心晶体管对10-1/10-2和10-3/10-4通过并联RC电路(R2和Cl 元件)耦合到VDD电源轨。混合器电路40响应于本地振荡器输入信号 LO,和IA和RF输入信号(RFIN),提供中频正交输出IF,和IF。，其中 所述RF输入信号被施加给将每个混合器核心晶体管对的源极连接20耦 合到地或VSS的源^^电阻器R4。
当然，晶体管电路10可应用到广泛范围的电路和器件中。例如，晶 体管电路10能够被包括在射频功率放大器中。然而，这里给出的这些 和其它例子均不是限制性的。
回到晶体管电路10的细节，图4中的虛线曲线示出了对具有大约0. 1 jum "最小"沟道长度的示例性半导体工艺的"标称"阈值电压曲线， 其中术语"最小"沟道长度被定义为这样的沟道长度，低于该这样的沟 道长度，短沟道效应变得明显。在大约0. ljum处，标称阈值电压曲线 开始快速下降，而当沟道长度增加到大约0. 1 jum以上时，其渐进地达 到最大值。给定标称阈值电压曲线在大约0.1 jum以下的陡度，可以合 理推测到，以所示工艺方式实现的具有次最小沟道长度的任何晶体管都 能呈现对沟道长度制造变化的高阈值电压灵敏度。
牢记这一点，图4中的实线曲线代表了如给定半导体工艺中实现的第 一和第二晶体管12和14的N沟道和P沟道实施例的实际阈值电压曲线。 更特殊地，这些曲线示出了反向短沟道效应的例子，其中在0.6jam处 或者在其附近，阔值电压开始随着晶体管沟道长度的减小而增大，最终 在0. 1 Mfli处或者其附近达到峰值，然后快速下降到0. 1 jum以下。如这 里所教导的晶体管电路10利用该种类型的反向短沟道效应来为第一和 第二晶体管12和14获得不同但稳定的阈值电压。
例如，在图4的N或P沟道曲线情况下提出的实现方法的一个实施例 包括，将第一晶体管电路12配置为具有与由于反向短沟道效应引起的 阈值电压曲线中的阈值电压峰值相匹配的第 一 晶体管沟道长度，例如为 0. 1 pm或大约为0. 1 um。通过对第一晶体管12的选择，该实现方法进 一步包括将第二晶体管14配置为具有大于第一晶体管沟道长度，即大 于0. 1 m m的第二晶体管沟道长度。
10在至少 一个实施例中，第二晶体管沟道长度被配置为至少是第 一 晶体 管沟道长度的大约2倍，并优选地被配置为至少是第一晶体管沟道长度
的3倍。在另一实施例中，第一晶体管沟道长度为大约0. 1 第二晶 体管沟道长度净皮配置为大于0. 1 jum，优选地在0. 3jum到0, 6jum的范围 内。当然，所有这些值都代表在所示曲线特定情况下所设置的例子，本 领域技术人员将会意识到，所有这些例子都是非限制性的，可以随着半 导体工艺特性的变化而变化。
在任何情况下，在阈值电压峰值上固定第一晶体管12的沟道长度， 而在某些更大的值上固定第二晶体管的沟道长度，提供了用于获得两个 晶体管12和14的阈值电压之间明显分离的方便且可重复机制。并且， 这种配置的稳定性，即这种配置制造过程的不灵敏性，能够通过定制半 导体工艺以呈现相对较宽的阈值电压峰值来改善。利用宽峰值，由工艺 制造容限引起的晶体管沟道长度的微小变化将不会引起第一晶体管12 的阈值电压中的明显偏差，其中所述第一晶体管12的沟道长度在对应 于标称阈值电压峰值的长度处或者在其附近。图5示出了图4中给出的 N和P沟道器件曲线的阈值电压峰值的放大图，并且呈现出想要的宽峰 值表现。
图6和7提供了进一步的特性说明。特别地，这两个图示出了晶体管 电路10通过利用反向沟道效应而获得的在线性方面的示例性改善。更 特殊地，图6示出了用于单独晶体管12和14 (分别是0. 1微米和0. 5 微米沟道长度)，和用于晶体管12和14的并联耦合组合的示例性实施 例的跨导曲线(gm)，正如在晶体管电路10的相应实施例中实现。
跨导、噪声和输出电导代表了用于考虑将晶体管电路10用作RF电路 中构件块的至少某些重要参数。漏极-源极电流可表示为
&=，(^-< 方程(l)
其中(L是将栅极与沟道分隔的氧化层电容(每单位面积)，W是沟道 宽度，L是沟道长度，Vp是栅极-源极电压，且Vt是阈值电压。如前面 注意到的，^争导表示漏极-源极电流相对于栅极-源极电压的导数。因此， 利用方程(1)中对U的表示，跨导可表示为 gw 方程(2)
ii并且，根据对CMOS晶体管的一阶近似，给出闪烁噪声为 S 方程(3)
其中K是由所涉及的半导体工艺技术所确定的常数。
根据以上内容可以明白，跨导是晶体管线性的量度，并且至少到第一 近似，更高的线性通过使跨导随所施加的栅极偏压较少变化来实现。就 这一点而言，能够明白复合晶体管电路10的跨导曲线肯定比任一单独 跨导曲线更线性。同样地，图7示出了表示图6中所示跨导导数的单独 和复合的曲线。同样地，能够明白，复合曲线确实具有改善的线性。
例如基于根据相同的多项式函数但利用可能不同的系数说明两个晶 体管12和14之间的任何几何形状差别来建模晶体管12和14,可更好 地了解例如如图6和7所示的晶体管电路10改善的线性。对于M0S晶 体管来说，多项式系数与沟道宽度W成比例，并一般以非线性方式依赖 于沟道长度L。因此，对于所并联的晶体管12和14具有不同沟道长度 和宽度以及不同阈值电压Vt的一般情况来说，对于第一和第二晶体管12 和14的漏极到源极晶体管电流分别为
^r。i+^(^-K") + q(Kg广^f+^(^-方程(4)
和
="2 +~(^ -&) + c2(^ -+^(^ -方程(5 )
利用上述单独的晶体管电流，并联晶体管对12和14的复合电流为
^"A1+^M 方程(6 )
在失真分析方面，能够以栅极电压的幂的形式将电流表示为
"2 -2c^ -2c2^2 +3^&2 +3^R22)^ 方程(7 )
+c2 -3《n -+
方程(7)中的二次项特别值得注意，因为它决定了二阶截点(IP2)。
根据该理解，在晶体管电路10的至少一个实施例中，晶体管12和14
的阈值电压被配置为使得q+C2-3#^-3"2&=0,其消除了方程(7)中的 二次项。注意到在实际中，由于工艺容限的变化，二次项可能不会被完 全消除，但是二次项和其它更高阶项的任何实质性减少都是有益的。例如，如在此在图6的上下文中先前所述的，配置晶体管U和M具 有不同的阈值电压可用于使跨导在栅极偏压范围上的变化最小化。这种
最小化的一种方法考虑跨导的导数，参见图7,用&2表示。关于方程(7)， 可以忽略三阶以上的项，使得g m 2项与方程中二阶项的系数相匹配。
牢记上述配置细节，晶体管电路10 —般被配置有第一和第二晶体管 沟道长度，使得第一晶体管12与第二晶体管14之间的阈值电压之差减 小晶体管电路跨导中的非线性。在该情况下，第一和第二晶体管12和 14的阈值电压之差可操作用于平衡第一和第二晶体管的导通电流作用。
并且，根据这里的教导，晶体管电路10的偏压被用于为第一和第二 晶体管12和14设置基本相同的跨导和闪烁噪声值。导致晶体管12和 14具有相同的操作跨导和闪烁噪声行为的要施加到晶体管电路10的栅 极输入16的栅极偏压值可计算为第一和第二晶体管12和14的第一和 第二晶体管沟道长度(L!，LJ和阔值电压(Vtl，Vt2)的函数。图8示出 了偏压电路50的一个实施例，其可用于为晶体管电路IO提供准确计算 的偏压。
为晶体管电路IO计算有益的偏压值依赖于对于为改善晶体管电路10 线性性能基础的几何形状晶体管比例关系的了解。在传统的超大规模集 成(VLSI)电路设计中，晶体管长度和宽度减小因子s<l,使得
^ =>w2 方程(8 )
和
然而，为了将晶体管电路10用作RF构件块，使用保存跨导、闪烁噪 声和可能输出电导的缩放比例方法是有益的，使得将较短晶体管12的 几何形状从较长晶体管14的几何形状按比例缩小为
<formula>formula see original document page 13</formula>方程(10)
和
<formula>formula see original document page 13</formula>方程(11 )
使得
<formula>formula see original document page 13</formula>方程(12)因此，笫一晶体管12的宽度可按比例增大，而其沟道长度按比例缩 小。也就是说，根据这里教导的晶体管电路实现方法的一个实施例，沟
道长度和宽度在并联晶体管12和14之间变化，以保持搭 和面积为常数。 对于给定的实施方式，为晶体管12和14产生相同跨导和闪烁噪声的 栅极偏压可按如下方式计算
方程(13)
_ //C。w f 、2 — ~l 一 K" J
2丄，
《『2 2^2
^一K
,2 ,
假设^1=^2,得到 用/ 、 『，
方程(14) 方程(15) 方程(16)
方程(17) 方程(18)
根据以上关系，且具有相同的面积^ =『^1=『2",且
广&
V2
广^
K =
<2
V-丄l
方程(19)
方程(20)
因此，方程(20)代表栅极偏压解决方案，其可操作地为晶体管12 和14产生相同的跨导和闪烁噪声。
为进一步定制晶体管电路IO以便用作RF构件块，应当注意到，无线 电电路设计者有时关心参数gm/gds,该参数可被看作放大的测量，其中 gds代表漏极-源极电导。该参数受晶体管沟道中掺杂浓度再分布的影响， 起因于由于机械应力而在源极/漏极区域中形成的填隙 (interstitial )。根据众所周知的CMOS设计理论，gas依赖于夹断操 作区域中的沟道长度调整。因此，晶体管12和14沟道中的高掺杂导致 较低的漏极-源极电导，这在RF应用中是有益的。
14当然，本发明不限于前面的讨论，也不限于附图。事实上，本发明 由后面的权利要求及其合法等同方式来限制。
权利要求
1、一种晶体管电路，其包括并联的第一和第二晶体管，它们具有基本相同的作为晶体管沟道长度函数的阈值电压曲线；所述第一晶体管被配置为具有第一晶体管沟道长度，所述第一晶体管沟道长度与由反向短沟道效应引起的阈值电压曲线中的阈值电压峰值相匹配；和所述第二晶体管被配置为具有大于第一沟道长度的第二晶体管沟道长度，使得第二晶体管的阈值电压低于第一晶体管的阈值电压，因此改善晶体管电路在给定操作条件范围上的线性。
2、 根据权利要求1所述的晶体管电路，其中第二晶体管沟道长度被 配置为是第 一晶体管沟道长度的至少大约两倍，优选地被配置为是第一 晶体管沟道长度的至少三倍。
3、 根据权利要求1所述的晶体管电路，其中晶体管电路在金属氧化 物半导体(M0S)工艺中实现，并且其中第一晶体管沟道长度为0.1 Mm 或大约为0. 1 Mm,第二晶体管沟道长度大于0. 1 ym并优选地在大约0. 3 jum到大约0. 6pm的范围内。
4、 根据权利要求1所述的晶体管电路，其中第一和第二晶体管沟道 长度被配置使得第一晶体管和第二晶体管之间的阈值电压之差减小晶 体管电路跨导中的非线性。
5、 根据权利要求1所述的晶体管电路，其中笫二晶体管沟道长度被 设置为这样的长度，该长度导致第一和第二晶体管的阈值电压之差，该 差平衡第一和第二晶体管的导通电流作用。
6、 根据权利要求1所述的晶体管电路，其中第一晶体管沟道的宽度 被配置为使得第 一 晶体管沟道的面积基本上与第二晶体管沟道的面积 相匹配。
7、 根据权利要求1所述的晶体管电路，其中第一晶体管包括两个或 更多被配置为具有第一晶体管沟道长度的集成电路晶体管元件，并且第 二晶体管包括两个或更多被配置为具有第二晶体管沟道长度的集成电 路晶体管元件。
8、 根据权利要求1所述的晶体管电路，其中晶体管电路包括射频混 合器电路的部分。
9、 根据权利要求1所述的晶体管电路，其中晶体管电路包括射频低 噪放大器电路的部分。
10、 根据权利要求1所述的晶体管电路，其中晶体管电路包括射频功 率放大器电路的部分。
11、 一种实现晶体管电路的方法，其包括将第一和第二晶体管以并联方式耦合，所述第一和第二晶体管具有基 本相同的作为晶体管沟道长度函数的阈值电压曲线；将第一晶体管配置为具有第一晶体管沟道长度，所述第一晶体管沟道长度与由反向短沟道效应引起的阈值电压曲线中的阈值电压峰值相匹 配；和将第二晶体管配置为具有大于第一晶体管沟道长度的第二晶体管沟 道长度，使得第二晶体管的阈值电压低于第一晶体管的阈值电压，因此 改善晶体管电路在给定操作条件范围上的线性。
12、 根据权利要求11所述的方法，其中将第二晶体管配置为具有大 于第 一沟道长度的第二晶体管沟道长度包括，将第二晶体管沟道长度配 置为是第 一晶体管沟道长度的至少大约两倍，并且优选地将第二晶体管 沟道长度配置为是第 一 晶体管沟道长度的至少三倍。
13、 根据权利要求11所述的方法，其中晶体管电路在金属氧化物半 导体(M0S)工艺中实现，并且其中配置第一晶体管包括将第一晶体管 沟道长度配置. 1 Mm或大约为0. 1 jum,并且其中配置第二晶体管包括将第二晶体管沟道长度配置为大于0. 1 jum并优选地在大约0. 3pm到 大约0. 6Mm的范围内。
14、 根据权利要求11所述的方法，进一步包括配置第一和第二晶体 管沟道长度，使得第 一 晶体管和第二晶体管之间的阈值电压之差减小晶 体管电路跨导中的非线性。
15、 根据权利要求U所述的方法，进一步包括配置第一和第二晶体管沟道长度，使得第一和第二晶体管的阈值电压之差可操作地平衡第一 和第二晶体管的导通电流作用。
16、 根据权利要求11所述的方法，其中第一晶体管包括两个或更多 被配置为具有笫一晶体管沟道长度的集成电路晶体管元件，并且第二晶 体管包括两个或更多被配置为具有笫二晶体管沟道长度的集成电路晶 体管元件。
17、 根据权利要求11所述的方法，其中晶体管电路包括射频混合器 电路的部分。
18、 根据权利要求11所述的方法，其中晶体管电路包括射频低噪放 大器电路的部分。
19、 根据权利要求11所述的方法，进一步包括以导致用于第一和第 二晶体管的基本相同跨导和闪烁噪声值的栅极偏压值对晶体管电路偏 压。
20、 根据权利要求19所述的方法，进一步包括计算作为第一和第二 晶体管沟道长度和第一和第二晶体管的阈值电压函数的栅极偏压值。
21、 根据权利要求11所述的方法，进一步在呈现相对较宽电压阈值 峰值的半导体工艺中实现第一和笫二晶体管，由此减小第一晶体管对于 第 一 晶体管沟道长度制造变化的电压阈值灵敏度。
22、根据权利要求11所述的方法，进一步包括将第一和第二晶体管沟道配置为具有基本相同的沟道面积。
全文摘要
实现晶体管电路的方法包括将第一和第二晶体管以并联方式耦合，其中第一晶体管具有对应于由反向短沟道效应引起的晶体管电压阈值曲线中的峰值的沟道长度，而第二晶体管具有较长的沟道长度并因此具有较低的阈值电压。以这种方式利用反向短沟道效应使得能够实现呈现改善线性的“复合”晶体管电路。
文档编号H01L27/088GK101467255SQ200780021117
公开日2009年6月24日 申请日期2007年6月5日 优先权日2006年6月8日
发明者T·亚伦伯 申请人:艾利森电话股份有限公司