专利名称：在具有受控界面特性和扩散尾的第Ⅳ族衬底上制造半导体器件的方法
技术领域：
本发明通常涉及电子和光电子器件的外延沉积。更具体地，本发明涉
及在第IV族衬底上沉积第m/v族电子和光电子器件结构。
背景技术：
在第iv族衬底上沉积用于第in/v族光电/电子器件如多结太阳能电池
和发光二极管(LED)的层序列是已知的。这种器件的电子和光学性能正
在被广泛研究，并且这些性能和衬底外延层界面特性之间的关联性受到极大关注。对于衬底外延层界面给予关注的原因多半是由于这些器件的性能
由该界面的品质决定。
当在第IV族衬底例如Ge上外延沉积第III/V族材料例如GaAs时，不易于形成第III和V族层的合适的原子层序列。第IV族位点(Ge原子)可结合第III族或第V族原子。实际上，第IV族衬底的某些区域会结合第III族原子，而一些其它区域会结合第V族原子。这些不同的生长区之间的边界区产生相当的结构缺陷，如反相畴(anti-phase domains)，这不利地影响器件的性能。
为减少这些不希望事件中的一些，第IV族衬底通常是晶向偏角(off cutangle)为0-15。的斜切衬底(vicinal substrate)。这些斜切衬底提供其中原子能够与不同掩^结构相附着的台面(terrace )和台阶边缘(step edge)，因此在生长工艺中提供更高级别。
在器件例如具有在第IV族衬底上外延沉积的第III/V族化合物的太阳能电池中，经常需要通过在第IV族衬底中扩散例如第V族物质从而在第IV族村底中产生器件本身的一部分。作为一个实例，对于太阳能电池，如果在p-型Ge衬底中扩散第V族元素，那么形成n-型区域，产生p-n结。该p-n结变成光活性的并且可以是单一或多结太阳能电池的一部分。然而，当;通常工艺温度(500-750。C )下在Ge衬底上沉积第HI/V族化合物时，化合物的第V族元素在衬底中趋于难以控制地扩散，由此4吏得可预期的p-n结的形成变得困难。在包括具有预先存在的p-n结的Ge衬底的情况下，例如可以是在Ge、 SiGe和SiC电子电路上的A质集成第III-V族光电/电子器件的情况下，沉积覆盖第III/V族化合物可改变预先存在的p-n结的掺杂分布，导致p-n结与器件的性能低于正常标准。因此，电特性难以控制。在此情况下，获得和保持衬底p-n结的期望的掺杂分布和电特性可变得相当困难，甚至是不可能，在太阳能电池的情况下，这些电特性包括开路电压(V。e)。此外，第IV族原子会从衬底扩散i^外延沉积的第III/V族层。因此，当没有通过使用适合的成核条件和材料来减小第IV族原子的过度扩散时，初始0.5 ~ ljim的第III/V层序列内的层可高度掺杂有第IV族元素。第IV族原子例如Si和Ge在适中的浓度下通常是第III/V族半导体材料中的n-型掺杂剂。然而，这些原子由于它们的两性本质，因此在以显著大于2xl018 cm—s的浓度引入时，可导致大程度的补偿(组合引入n画和p-型杂质)，经常导致J^质半导体层的电性能和光学性能的显著劣化。
Ermer等人的美国专利6，380，601Bl (以下称为Ermer)教导在p-型
Ge衬底上的n掺杂的中间层上沉积GalnP，并在所述GalnP层上后续沉
积GaAs 二元化合物。GalnP层的磷在Ge衬底中的扩散不趋于如GaAs
层的砷一样深。因此，磷掺杂和GalnP层的后续沉积使得能够较好地控制
Ge衬底的n-型层的掺杂分布，并因此导致较好地控制在Ge衬底中形成的
p-n结的电特性。然而，在Ge衬底界面处具有GalnP界面层的问M:在用于这些材料的典型外延工艺条件下制备的器件的形态不理想经常存
在很多缺陷。似乎需要GalnP界面层的极端成核条件(温度、沉积速率、第V族过压)以获得具有适当形态的器件。
因此，需要提供在典型外延工艺条件下制造半导体器件的方法，所述半导体器件具有在第IV族衬底上外延沉积的第HI/V族化合物，所述器件具有合适的形态，并且所述方法允许更好地控制光学和电学的界面特性以及在第IV族衬底中的扩M。
发明内容
本发明的一个目的是避免或减轻具有在第iv族衬底上的外延第m/v
族层的上述器件的至少一个缺点。第一方面中，本发明提供一种半导体器件，所述半导体器件包括第IV族层；和在所述第IV族层上形成的成核层。所述成核层包括第III-V族化合物，所述第III-V族化合物具有至少铝(Al)作为第III族元素以及砷(As)、氮(N)和锑(Sb)中的至少一种作为第V族元素。
第二方面中，本发明l^供一种在第IV族层上制造半导体结构的方法。所述方法包括:在第IV族层上形成成核层的步骤，所述成核层包括第III-V族化合物，所述第III-V族化合物具有至少铝(Al)作为笫III族元素以及砷(As)、氮(N)和锑(Sb)中的至少一种作为第V族元素。所述方法还包括在成核层上形成第一第III-V族化合物层的步骤。
第三方面中，本发明提供一种控制在笫IV族衬底中形成的p-n结掺杂分布(doping profile)的方法。所述方法包括在第IV族衬底上形成成核层的步骤，所述成核层包括第III-V族化合物，所述第III-V族化合物具有至少铝(Al)作为第III族元素以及砷(As)、氮(N)和锑(Sb)中的至少一种作为第V族元素。所述方法还包括在成核层上形成第III-V族化合物层的步骤，所述成核层用于控制第V族元素扩散进入第IV族衬底和用于控制第IV族元素从第IV族衬底中扩散出来。
当参考下文结合附图对本发明的具体实施方案的描述时，本发明的其它方面和特征对于本领域技术人员将变得显而易见。
现在将参考附图，通过仅作为示例的方式来描述本发明的实施方案，其中
图l是本发明的一个实施方案的侧视图2A和2B是本发明实施方案的具有不同厚度的AlAs成核层的照片；
图3是图1的实施方案的雾度测量值作为AlAs成核层厚度的函数图4是在斜切Ge村底上AlAs的沉积工艺的说明图5是当AlAs层的厚度是零时，对于图1实施方案的结构的不同原子物质的SIMS数据图6是当AlAs层的厚度是11.6A时，对于图1实施方案的结构的不同原子物质的SIMS数据图7是本发明方法的流程图8是作为图1实施方案的结构的AlAs厚度的函数的磷SIMS数据图；图9是作为图1实施方案的结构的AlAs厚度的函数的砷SIMS数据图；图10是作为图1实施方案的结构的AlAs厚度的函数的Ge SIMS数据
图11显示作为图1实施方案结构的四个不同的AlAs厚度的样品深度的函数的裤浓度；
图12显示作为图1实施方案结构的四个不同的AlAs厚度的样品深度的函数的砷浓度；
图13显示作为图1实施方案结构的四个不同的AlAs厚度的样品深度的函数的Ge浓度；
图14是具有类似于图1实施方案中显示的结构的光伏电池的电流对电压的图；和
图15是对于没有利用AlAs成核层制造的光生伏打电池和利用AlAs成核层制造的光生伏打电池的一系列电流对电压的图。
具体实施例方式
通常，本发明提供制造具有其上沉积第in/v族层结构的第iv族衬底
的电子或光电子器件的方法。所述方法4吏得能够制造具有改善的形态和进
入第IV族衬底的第V族组分和^第III/V族层的第IV族组分的受控掺
杂分布的器件。
图1显示本发明包括的一个示例性三结半导体结构18。这种结构可用
于多结太阳能电池例如三结太阳能电池中。此外，本领域技术人员可容易
理解，类似的结构可用于发光二极管(LEDs)及其它电子和/或光电子器件。在斜切Ge衬底20顶上沉积厚度t的AlAs层22。本领域技术人员可理解，术语"斜切，，此处指的是在基面(fundamental plane)附近取向的晶面。斜切Ge衬底的角度可以为0。-20°; Ge衬底的晶体取向可以是朝向最近的<111>平面例如为6。或任何其它适合的取向。在AlAs层22顶上A;f 度为t2的GalnP层24和厚度为t3的GaAs层26。 AlAs层22、 GalnP层 24和GaAs层26的沉积可通过诸如金属有机化学气相沉积(MOCVD )、 化学束外延(CBE)、分子束外延(MBE)、固相外延(SPE)、氢化物 气相外延或其它类似的混合系统或其组合的任何适当方法来实现。虽然显 示Ge衬底20，但是也可以使用任何其它适合的第IV族衬底例如Si、 SiGe 或SiC衬底。此外，本领域技术人员可理解，上述说明也适用于以下情况 其中使用需要从第IV族材料到第III-V族化合物的过渡的器件，而不是笫 IV族衬底。类似地，可用具有高浓度Al其它的第III-V族化合物半导体 合金例如A1N、 AlSb或Al(Ga)As的来取代AlAs层，而没有脱离本发明的 范围。
在图2A和2B中，比较了 AlAs层22的两个不同厚度^的结构18的 形态。在图2A和2B中，试验结构28对应于t产0的结构18，试验结构 30对应于具有t产4的单层AlAs的试验结构18。图2A和2B显示试验结 构28和30的顶表面的显微照片，其中在所有情况下tf0.025 jun， t3=0.2 jun。通过MOCVD在650-730 。C的温度下，以GaAs、 GalnP和AlAs的 沉积速率分别为4 jim/小时、0.8 nm/小时和0.7-0.42 nm/小时来制造试验结 构28和30。
如图2A (Ge上的GalnP)所示，显示为白色斑点的缺陷数目显著比 图2B (Ge上的AlAs)中较多。缺陷密度的数量^图2A中为每平方厘 米(cm2)数千而在图2B中基本上为0。这类缺陷在图2B上完全不存在。 在图2B中部的大的斑点归因于在试验结构30上的杂质粒子，这不是成核 工艺固有的。
图3显示结构18的雾度作为AlAs层22厚度^的函数的图。所述测 量采用由California的KLA-Tencor制造的SurfscanTM雾度测量设备来实 施。由雾度图清楚可见加入仅仅一小部分的单层AlAs即显著改善结构 18的表面形态。
在后续第III / V族化合物之间具有中间AlAs层22的在斜切Ge衬底 上沉积的第in/V族化合物的形态改善的原因如下。如图4A和4B所示， Al原子相对于As原子较小。因而，Al原子电化学势，该电化学势有利于 这些Al原子位于在斜切Ge衬底加上存在的台阶(step ) 40处。因此， 假如由于衬底温度而导致表面能足够高以允许发生表面重构，则在生长腔 室中引入Al和As并允许经历充分的时间，将使得台阶40主要被Al原子占据。这使得能够建立均匀的生长序列，导致形态完好的样品，如图2B 所示，其中适当地建立成核序列并因此反相畴缺陷显著减少。该工艺是已 知的成核工艺并且在图4A和4B示出的情况下可在沉积AlAs层外延层的 典型温度(例如，650-730。C)下发生。
图5显示对类似于图2A的试验结构28的试验结构即^ = 0的结构18 实施的二次离子质镨(SIMS)测量。线50表示Ge衬底20和第III/V 族化合物之间的边界。由图5的SIMS图可看出，测量原子质量72 (Ge)、 75 (As) 、 31 (P) 、 27 (Al) 、 69 (Ga)和115 (In)，作为暴露于通 过3 kV电压加速的Cs原子束的时间的函数。显示了通过SIMS束探测的 暴露时间对深度的关系的深度标尺。值得注意的是测量的是锗同位素72 而不是普通的锗74。以此来避免原子质量为75的As的测量的任何干扰。
如图的区域52所示，P扩散it^ Ge衬底并相对于所有其它的物质扩 散占优势。这导致在Ge衬底中高水平的ii-型导电率，这并不总是所需要 的。在Ge衬底中存在这种水平的P可导致低的反向击穿电压，这是不能 容许的。在这种结构中，在Ge衬底中P的扩散只能通过在Ge衬底上GalnP 成核层的温度和厚度(生长时间)来控制。这使得m^控制Ge衬底中p-n 结的M。
因此，诸如在图2A中所示其中^-0的结构不仅显示出差的形态品质 而且具有基本上无法控制的深入Ge衬底的n-型掺杂，所述结构具有在 650-730。C下以0.8 jim/小时的生^it率在Ge衬底上直接沉积的GalnP。
在其中掺杂分布是可接受的情况下，所得器件的差的形态通常会产生较低 的光电子性能。
图6显示对图2B的试验结构30即在Ge衬底20顶上具有^ = 4单层 (AlAs )的样品来实施的SIMS测量。线50表示Ge衬底20和第III / V 族化合物之间的边界。由图6的SIMS图可看出，测量原子量72 ( Ge)、 75 (As) 、 31+31+31 (三离子体P) 、 69 (Ga)和115 (In)，作为暴露 于通过3kV电压加速的Cs原子束的时间的函数。
显然，在Ge衬底中P的扩散显著小于图5中所示。在Ge衬底中P 的扩散深度为约0.02 nm,在Ge衬底中As的扩散为约O.lO jim。因此， 当制造类似于用于太阳能电池、LED或其它光电子或电子器件的结构18 的结构时，更加非常容易在使用高Al含量合金诸如AlAs作为成核层时控 制在Ge衬底中的掺杂分布。
9图7显示用于结构如图1的结构18的工艺步骤。在步骤60,在p-型 第IV族衬底上形成包含AlAs的成核层。在步骤62,实施包^^磷的第IH /V族层的外延沉积，同时在村底表面附近形成p-n结。随后为步骤64， 其中根据需要实施另外的半导体材料的外延沉积。
图8-10显示对于四个不同厚度^的AlAs层22的类似于结构18的结 构的其它SIMS数据。图8是显示采用仅仅1.4A的AlAs厚度在多大程度 上减小了在Ge衬底中磷扩散的P分布。图9是显示极少As扩散it^ Ge 衬底的As分布。图10是显示AlAs层的存在显著减小Ge向外扩散i^第 III/ V族层的底部的Ge分布。Ge通常是在第III/V族材料中的n-型摻杂 剂。Ge的增强的向外扩散将防止p-n结位置接近于成核层。图8-10中的 每一个显示AlAs质量分布的轨迹以确定利用^ = 1.4A至t产5.6A所沉积的 结构的界面位置。在^ = 0的沉积结构18的情况下，在界面显然没有检测 到Al，但是其在半导体内部的位置可接近于72 Ge或31P分布。图11-13 显示相同数据组，但是这次根据材料标准进行分析，这允许賊射时间转换 为分布深度和计数速率转换为原子浓度(对取样的同位素的相对丰度校 正)。如图8-10所示，它们显示AlAs层厚度分别对作为样品深度函数的 P、 Ge和As原子浓度的影响。垂直的点画线标记第III-V族层和Ge衬底 之间的边界。图11显示P扩散进入Ge衬底如何随着AlAs层的厚度增加 而减小。图12显示如何通过选择AlAs层的合适厚度可调节As扩散it^ Ge衬底。图13显示Ge扩散进入第III-V族层如何随着AlAs层的厚度增 加而减小。 一个AlAs的单层足以使得从与Ge衬底的界面的150 nm内的 Ge原子浓度下降到乃至低于lxl017 cirT3。
图14显示具有类似于18的结构的Ge太阳能电池的作为电压函数的 电流图。该Ge太阳能电池的开路电压(V。c)为0.247 mV,在V。。下的电 阻为7.2欧姆，短路电流密度(Jsc)为-36mA/cm2，串联电阻为2欧姆， 填充因子(fill factor)为60.5%，所述填充因子为电流/电压图的垂直度 (squareness)的度量。这些>|*1 Ge二极管具有良好性能的指示。
图15表示对于利用或不利用AlAs成核层制造的Ge太阳能电池的一 系列的电^4目对于电压的图。没有AlAs成核层的太阳能电池的两个电流/ 电压图由箭头指示。对于这些电池，V。c=280 mV， Jsc=-36 mA/cm2，串联 电阻为2欧姆，填充因子为63%。在正向偏压也表现出良好的二极管性能， 但是，如箭头所示，反向击穿电压非常差(约-(UV)。具有AlAs成核层 的太阳能电池的电5^电压图没有显示击穿电压，表明AlAs成核提供整体上优异的二极管性能。更重要的是，在当使用AlAs成核层的情况下获得 更平滑的形态，这对于在该p/n结上生长的其它有源元件性能而言通常将 是关健的，例如在太阳能电池中通常如此。
虽然上述示例性实施方案显示在Ge衬底上生长第III/V族结构，本领 域技术人员可容易地理解，可使用其它类型的第IV族衬底。类似地，虽 然使用二元的AlAs化合物作为成核层，也应理解，包含AlAs的三元或四 元的第HI/V族化合物也可以用作成核层，而没有脱离本发明的范围。本 领域技术人员可理解本发明同样可适用于在包括或者不包括p-n结的所 有种类的第IV族衬底上制造器件。此外，本领域技术人员可理解当在 第III和第V族原子之间在用于表面结合的电化学势或尺寸上存在显著差 异时，第III-V族化合物的其它组合可以取代AlAs。这种第III-V族化合 物包括例如A1N、 、 AlSb或BAs、 BSb、 GaN、 、 GaSb、 InN、、或InAs。
本领域技术人员可理解虽然上述描述指的是p-型第IV族衬底，也 可使用其它类型的第IV族衬底。这种衬底包括n-型、未掺杂的和半绝缘 的衬底。
本发明提供制造具有其上沉积第ni/v族层结构的第iv族衬底的电子
或光电子器件的方法。所述方法使得能够制造具有改善的形态以及ii^第 IV族衬底的第V族组分和进入第III/V族层的笫IV族组分的受控掺杂分
布的器件。根据本发明制造的器件具有很好的反向击穿电压特性和极好的
正向偏压特性，还具有平滑的形态，该形态对于在成核序列期间产生的p/n 结上(或没有)外延生长另外的有源层是理想的。
本发明的上述实施方案意图是仅仅示例。本领域技术人员可对特定的 实施方案进行改变、变更和变化，而没有脱离仅由所附的权利要求限定的 本发明的范围。
权利要求
1. 一种半导体器件，包括第IV族层；和在所述第IV族层上形成的成核层，所述成核层包括第III-V族化合物，所述第III-V族化合物具有至少铝(Al)作为第III族元素以及砷(As)、氮(N)和锑(Sb)中的至少一种作为第V族元素。
2. 根据权利要求1所述的器件，其中所述第III-V族化合物还包括敏Ga) 和铟(In)中的至少一种作为第III族元素。
3. 根据权利要求1所述的器件，还包括在所述成核层上形成的第一第 III-V族化合物层。
4. 根据权利要求3所述的器件，其中所述笫一第III / V族化合物层包括 GalnP、 AlInP和AlGalnP中的至少一种。
5. 根据权利要求3所述的器件，还包括在所述第 一笫III / V族化合物层上形成的第二第in-v族化合物层。
6. 根据权利要求5所述的器件，其中所述第二第in-v族化合物层包括GaAs。
7. 根据权利要求1所述的器件，其中所述第IV族层具有邻近所述成核层 的p画n结。
8. 根据权利要求1所述的器件，其中所述笫IV族层是p-型层、n-型层和 未掺杂的层中的一种。
9. 根据权利要求l所述的器件，其中所述器件是电子器件。
10. 根据权利要求9所述的器件，其中所述电子器件是光电子器件。
11. 根据权利要求10所述的器件，其中所述光电子器件是太阳能电池或发 光二极管。
12. 根据权利要求1所述的器件，其中所述第IV族层选自由Ge层、Si层、 SiGe和SiC层组成的组。
13. 根据权利要求1所述的器件，其中所述第IV族层是第IV族衬底。
14. 根据权利要求13所述的器件，其中所述第IV族衬底是斜切衬底。
15. 根据权利要求14所述的器件，其中所述斜切村底具有0 ~20。的角度。
16. 根据权利要求5所述的器件，其中所述成核层、所述第一笫III/V族 化合物层和所述第二第III/V族化合物层中的至少一个通过外延生长工艺形成o
17. 根据权利要求1所述的方法，其中所述成核层的厚度为1 ~20个单层。
18. —种在第IV族层上制造半导体结构的方法，所述方法包括以下步骤在所述第IV族层上形成成核层，所述成核层包括第III-V族化合物， 所述第III-V族化合物具有至少铝(Al)作为第III族元素以及砷(As)、 氮(N)和锑(Sb)中的至少一种作为第V族元素；和在所述成核层上形成第一第III-V族化合物层。
19. 根据权利要求17所述的方法，还包括在所述第一第HI/V族化合物层上形成第二第in/v族化合物层结构的步骤。
20. —种控制在第IV族衬底中形成的p-n结掺杂分布的方法，所述方法包 括以下步骤在所述第IV族衬底上形成成核层，所述成核层包括第III-V族化合物， 所述第III-V族化合物具有至少铝(Al)作为第III族元素以及砷(As)、 氮(N)和锑(Sb)中的至少一种作为第V族元素；和在所述成核层上形成第in-v族化合物层，所述成核层用于控制第V 族元素扩散进入所述第IV族衬底和用于控制第IV族元素从所述第IV族 衬底中扩散出来。
全文摘要
在斜切第IV族衬底上具有外延沉积的第III/V族化合物的电子和光电子器件及其制造方法。所述器件包括在Ge衬底上的AlAs成核层。所述第IV族衬底包含p-n结，在含As层的外延生长期间其特性的改变通过AlAs成核层得到最小化。所述AlAs成核层提供器件的改善的形态以及一种手段，以通过扩散As和/或P来控制p-n结位置接近第IV族衬底表面和通过最小化第IV族元素的扩散来控制p-n结位置接近第III/V族结构的底部。
文档编号H01L29/12GK101501819SQ200780029521
公开日2009年8月5日 申请日期2007年7月19日 优先权日2006年8月11日
发明者约瑟夫·勒内·布鲁诺·瑞尔, 西蒙·法法德, 诺贝特·皮茨 申请人:瑟雷姆技术公司