专利名称：：封装的金属电阻器的制作方法
技术领域：
：本发明涉及半导体制造技术，并特别涉及在集成电路中使用的金属电阻器的制造。本发明更加特别地涉及以夹层布置方式设置的金属电阻器，其中外层用来保护该电阻器。
背景技术：
：在集成电路(IC)处理中的许多情形下，针对各种电路功能需要不同值的电阻器。特别地，温度测量需要具有相对高的电阻温度系数(TCR)以及低噪声的电阻器。虽然金属膜不具有最高的TCR，但它们具有非常低的固有噪声，因而能够有利地应用于温度变化小的测量中。一个具体的应用4^吏用微机电(MEMS)型结构来检测红外辐射以及使用MEMS型结构的热辐射测量或量热测量。这样的金属膜电阻器的使用在用于形成IC中该些电阻器的制造工艺期间引发问题。在该制造工艺以及其他相容工艺中，金属(例如钛，Ti)的薄膜当暴露于在这些工艺期间遭遇的高温环境时，它们的TCR特性劣化。传统上形成为薄膜(典型地为100-1000nm)的金属膜在首次沉积时表现出最初良好的TCR水平(大约0.25-0.35%C—1)，但是在随后的处理期间劣化到通常不适于预期应用的水平。关于为什么此现象可能发生，考虑了几个原因，包括基于可能会影响TCR的微结构变化(晶粒尺寸和生长)的理论，以及还有向形成的金属膜中引入氧和/或氮可能会影响观测到的TCR的理论。微晶的生长取决于a)下层的"基底"材料，特别是其平滑度，b)高温处理步骤，金属层的后沉积，其能够直接影响晶粒生长，c)污染粒子，例如氮或氧，氩或其他掺杂材料。污染粒子通常聚集到晶粒边界，并改变允许晶粒生长所需的能量，由此影响晶粒生长。它们还具有不同的载流子输运特性，因此会导致材料的电阻特性发生改变，进而TCR发生改变。膜厚本身4^p会影响整体电阻特过多层半导体结构IOO的典型截面图。该结构包括基衬底材料105(其中可形成有多个电子元件，例如晶体管等；而且其可以具有一个或更多个金属层)。由电阻性材料的薄膜来形成电阻性元件110。在将金属膜施加到衬底时，上和下表面115a、115b可看作是相同的，所述表面具有增强的载流子散射特性。在两个表面之间形成金属膜的体区120，体区120具有基于大量微晶和晶粒边界存在于膜内的性能，电阻率和TCR由通过大量微晶并跨越晶粒边界的栽流子输运的相对数量来控制，且与具有1务正的构造机理(constructionmechanism)的膜表面有关。如图2所示，通过改变表面与体之间的载流子输运并且利用不同的沉积条件，获得TCR和电阻率之间的观测关系。诸如所用溅射气体的类型、腔室压力和温度的沉积条件都会对所形成的膜的总体特性的确定产生影响。如果采用除溅射以外的方法，例如蒸发、化学气相沉积等，那么这些方法也会影响所形成的膜的总体特性。因此可以理解，存在与在半导体工艺中形成金属膜有关的、特别是与处理条件和环境对膜的最终特性造成的影响有关的若干问题。一种解决方案会是采用金属膜作为工艺中的最终层，从而使它在高温下等的暴露最少。然而，这并不总是可行的方案，因为许多应用需要将金属膜用作中间层。因此，需要提供按照不导致它们的TCR或电阻特性劣化的方式进行的金属膜电阻器的制造。
发明内容这些和其他问题由根据本发明教导的工艺来解决，该工艺规定了把金属膜电阻层设为集成电路内的中间层，该金属膜层在工艺期间被封装在保护膜或阻挡内。该阻挡用于保护电阻层不被污染，该污染由来自相邻层的污染物材料的扩散所造成，典型是在制造工艺期间。本发明还提供了一种具有多个层的集成电路，该电路包括金属电阻器层，其被设置在其他层或多个层之间而作为中间层，金属电阻器由保护性阻挡层所界定。在本发明的上下文中，还教导了怎样在衬底上的热隔离区域内设置这样的多层结构，使得金属膜电阻器的响应不受衬底内热效应的影响。参考下面的附图来理解本发明的这些和其他特征。现在将参考附图来描述本发明，在附图中图l是穿过已知金属膜的截面图2是以示意性的方式示出在沉积和衬底条件发生变化的情况下所沉积的金属膜的观测到的TCR和电阻率之间关系的曲线图3是示出根据本发明教导所形成的半导体叠层的示意图4示出了根据本发明教导的工艺流程的一个例子；图5示出了双沉积技术的例子，可以采用该技术来提供阻挡材料的侧面角(sidefillets),图5a示出了沉积层^Li更置的叠层，和图5b示出了在第一回蚀刻工艺后的该叠层；以及图6示出根据本发明教导如何在衬底内的热隔离区域上可形成叠层。具体实施例方式现在参考为了解释的目的而提供的图3至6来解释本发明的教导。下文描述并不旨在以任何方式对本发明进行限制，除非按照所附的权利要求书可以视为是必要的。如闺3所示，根据本发明教导的多层半导体结构300包括多个层305或层面。对于已经参照图l描述过的元件，4吏用相同的附图标记。特定的层用于不同目的，例如导电层或绝缘层，本领域的技术人员可以理解。在本发明的上下文中，作为该多层结构的制造工艺的一部分，由在上和下两个方向上通it^面115a、115b被界定的体材料115所形成的电阻层110被形成为该结构内的中间层。电阻层110在上和下方向上通过阻挡层310a、310b被界定，而且这三个层共同形成叠层布置。阻挡层用于封装电阻层110,并且优选地由抗拒来自相邻层的氧或其他污染物的扩散的材料形成。为电阻层选择的典型金属是钬(Ti)，并且已经发现适合的阻挡材料是氮化钛(TiN)。TiN是已知的半导体兼容膜，并且作为此工艺的一部分，它被转化为抗拒其他材料的扩散的致密类陶瓷膜。尽管它明显是叠层内氮的来源，但是已经发现氮的存在对于电阻层性能的危害小于例如氧扩散进入而与Ti金属层接触所造成的危害。TiN对于阻挡氧的扩散特别有效。在多层结构300内，典型i史置两个或多个金属互连层，在图3中示出为第一金属层315和第二金属层320。该些金属层分别位于电阻性叠层布置的下方和上方，并通过提M属间电^h质层325a、325b而与叠层绝缘。当根据本发明教导理想地形成结构时，如图4所示，完成直到形成第一金属层的传统集成电路处理步骤(步骤400)。在第一金属层之上设置金属间电介质，例如多种化学气相沉积(CVD)的二氧化硅的大约l微米的层(步骤410)。然后，使用溅射技术形成叠层布置(步骤420)。然后，在该叠层布置之上提供第二金属间电介质层(步骤430)和第二金属层(步骤440)。使用本发明的教导，已经观测到，通过合适地选择TiN材料厚度和沉积条件，有可能确保Ti电阻器的TCR特性即使在10分钟的大约460°C的热循环后仍保持在0.25%C—、乂上。较厚的Ti膜将用于改善膜对于热暴露的适应力，但是却付出了总方块电P且(overallsheetresistance)减小的成本，因为内部材料的电导率通常被认为优于表面层的电导率。虽然已经使用图3和4来大体上解释了具有位于上方和下方的阻挡层的金属电阻层的布置，但通常该制造仅为总制造处理步骤中的一小部分。下面的例子说明了取决于期望应用的详情的事实，将采用步骤的不同组合。在所采用的工艺步骤是传统且/>知的类型的情况下，不对它们进行详细讨论，但详情对于本领域的技术人员来说是众所周知的。虽然在较大的叠层布置的背景中可以把金属膜层称为中间层，但是可以理解的是，该中间层可以被i/w为是形成该叠层内一个完整层的全部或部分。1/TiN/Ti/TiN叠层的形成<table>tableseeoriginaldocumentpage8</column></row><table>(腦-l)RF溅射对要形成电阻器的区域进行平滑溅射TiN/Ti/TiN叠层典型地为25nm/150nm/25nm光掩模电阻器限定电阻器的形状蚀刻电阻器限定电阻器的形状沉积电阻器盖电^^质典型地为100-200nm，提供电阻器和金属2之间的绝缘光掩模过孔1在电阻器盖层和下层IMD-1中创建过孔，以允许金属1到金属2的互连蚀刻过孔1典型地为穿透这些电^h质层的RIE蚀刻。它必须对TiN和Ti具有高选择性，从而在蚀刻下层IMD-1所需的延长时间期间，蚀刻不会穿透这些层溅射金属2典型地是400nm的各种铝合金光掩模金属2等等虽然上文所概述的步骤在许多情况下可以是实用的，但得到的结构对于TiN具有高度选择性。存在可以被采用的若干可能的替4义，包括如下2/把Ti叠层向下移动以减少过孔过蚀刻时间步骤注释直到并包括金属1的主要ic工艺步骤完成所有的晶体管等，直到形成金属互连沉积100-200nm的基底氧化物使后续的Ti叠层与Ml绝缘RF减射对要形成电阻器的区域进行平滑賊射TiN/Ti/TiN叠层典型地为25nm/150nm/25nm光4^模电阻器限定电阻器的形状蚀刻电阻器限定电阻器的形状9<table>tableseeoriginaldocumentpage10</column></row><table><table>tableseeoriginaldocumentpage11</column></row><table>4/如果在叠层的侧壁处仍然会进入过多的氧或氮，则出现另一版本。上文提出的方案使得Ti侧壁在后续处理期间^1暴露的。氮或氧可能会充分地穿透膜，从而影响电阻率和TCR。在这种情况下，有可能在两个步骤中沉积和图案化叠层，如下所示<table>tableseeoriginaldocumentpage11</column></row><table>从而在蚀刻下层IMD-1所需的延长时间期间，蚀刻不会穿透这些层濺射金属2典型地是400nm的各种铝^ir光掩模金属2等等很听显，该方法的缺点是复杂性增加，以及由于覆盖的盖和它对其下的Ti线的套刻容限，电阻器宽度增大。然而，它对于高灵敏度应用来说尤其有用，在高灵^t度应用的情况下，污染物有可能穿过侧壁i^并JU吏该进入最小化是重要的。5/可以定义另一个重要的变体，图5示出了该变体的一个例子，其中顶部TiN层在两个阶段中沉积，这两个阶段之间进行回蚀，从而限定了侧壁保护层，该保护层会限制污染物从侧面扩散到电阻器中，同时仍旧允许窄的走线和空间，不需要用于未对准的额外间距。步猓注释直到并包括金属1的主要IC工艺步骤完成所有的晶体管等，直到形成金属互连沉积金属间电介质(IMD-1)典型地为ljim的多种CVD二氧化硅RF溅射对要形成电阻器的区域进行平滑溅射TiN/Ti/TiN典型地为25nm/150咖/35咖，注意增大了顶部TiN层的厚度以允许随后的过蚀刻；该顶部TiN层必须被沉积为〗吏得存在先前蚀刻且暴露的TiN/Ti/TiN侧壁的良好覆盖光^^模电阻器限定电阻器的形状蚀刻电阻器限定电阻器的形状溅射TiN顶盖典型地为25nm，以密封Ti膜的顶部和边缘以方向性蚀刻(例如RIE)的方式来回蚀TiN顶层当下层IMD表面暴露时停止，留下TiN的侧壁保护层12<table>tableseeoriginaldocumentpage13</column></row><table>如果将电阻器置于金属互连叠层中的其他位置，或者如果该工艺中4吏用过孔塞，那么其他变体和次序也是可能的。然而可以理解的是，总体规划《一相同的。使用TiN作为半导体兼容膜是得到承认的，而且本发明的发明人利用了TiN的特性的优点，TiN被转化为相对地抗拒其他材料的扩散的致密类陶瓷膜，以提供与电阻性材料相邻的保护性阻挡，电阻性材料在此示范性布置中被选择是Ti。虽然TiN显然是材料叠层中氮的重大来源，然而相比于它的排除其他材料(例如氧)的能力来说，这显得不那么重要。然而可以理解，所描述的TiN/Ti叠层纯粹是在本发明教导的背景中可使用的阻挡布置的类型示例，而且其他阻挡材料也可提供类似的或改进的性能。根据本发明的教导，已经发现通过适当地选择TiN(或其他阻挡材料)的厚度和沉积条件，能够确保Ti电阻器的TCR即使在IO分钟的大约460°C的热循环后仍处于0.25VC以上。^的Ti膜改善了膜对于热暴露的适应力，但是却付出了方块电阻減小的成本。提供根据本发明教导的叠层布置对于若干应用来iXA有利的，但尤其有利于这样的应用所形成的电阻器的小的阻抗变化指示需要感测的实际测量。根据本发明教导的形成有阻挡层的电阻器对于入射信号具有改进的灵敏度，因而能够用于需要这样灵敏度的环境中。同样可以理解，使用本发明教导而利用金属膜形成的电阻器被配置为具有高电阻率，从而它们对于入射信号的小变化是灵敏的。该信号典型地会由电阻器的辐射提供，电阻器的输出指示入射到电阻器上的热辐射的变化。一种这样的应用或环境是在热敏环境中，其中，电阻性材料的总信号输出基于温度的波动。在所述应用中，已知的方式是使用电阻性材料的热特性作为被感测的环境变化的指示器。关于所提供的电阻性材料的响应特性方面的改进，重要的是所提供的响应不是基于来自电阻器被S^其中的实际村底的假信号。本发明通it^衬底区域(其与衬底的余下部分热隔离)中提供电阻性叠层而解决了此问题。图6示出了这样一种结构的例子。在图6A中，示出了包括根据本发明教导而形成的两个电阻器的衬底的平面图，而图6B示出了截面图。如图6的视图中所示，在电阻性叠层结构和与它耦合的电路的余下部分之间提供热隔离的一种方法是提供热隔离台610，该热隔离台610通过在珪衬底105中蚀刻腔605而形成。通过4吏用能够控制蚀刻工艺的范围的沟槽6U，可以限定腔的范围。该腔用于使热隔离台610与下面的衬底绝缘。可以设置狭缝615来使该台与台旁边的芯片部分中的任何热梯度绝缘,在图6所示的例子中，第一电阻器620和第二电阻器625设置在台上，而且虽然在两个图中均未示出，然而可以理解的是，这些电阻器以叠层布置的形式制造，例如图4中所描绘的。在这个示出的示意性实施例中，对电阻器进行图案化和蚀刻，使得它们的最终构型是迂回式构型，特别是蛇形(S)构型。可以理解，电阻器的实际构型并不重要，重要的是所制造的电阻器的主要部^i殳置在热隔离台上。两个电阻器中的每一个都设有触点630，便于将电阻器连接到电路中的余下部分(未示出)。可以理解，在这个实施例中，虽然图6示出了具有两个电阻器的台的形成，然而可以设置任意数目的电阻器，并且重要的是该台为其上设置的电阻器提供了热隔离水平。如果电路采用额外的热敏组件，这些组件也可以被设置在专门的热隔离区域上，那么每一个组件理想地采用MEMS制造技术来形成。在热辐射传感器的情况下，在衬底内的热隔离区域上提供电阻性元件来确保电阻器的输出取决于给定的输入辐射流密度，其与来自位于衬底上的其他元件的热效应成对比。如上文已经提到的，热敏电阻器的特征在于具有已知的电阻温度系数(TCR)，而且它们如果被输入辐射照射，会吸收来自该输入辐射的热量。通过4吏用这样的叠层布置，即电阻性元件的TCR^经过制造工艺后没有发生劣化，然后使那样形成的叠层位于热隔离区域上，来改善电阻性元件以及它形成了其一部分的电路的响应特性。台的构it^辐射敏感元件在其上的设置确保了该台被不良热耦合，同时确保了辐射敏感电阻器响应能够被回联系到它^L设计用于感测的量。在两个或多个电阻器被设置在台上的情况下，它们的环境是等温的。可以理解的是，尽管台的热隔离会对所述布置用于高性能器件的应用稍m成不好影响，但是这可以通过改变台腿的纵横比(aspectratio)来加以4务正。台的热导率主要由台腿的纵横比来决定，因此^J^宽来容纳两个电阻器将会导致从台到衬底(所述系统中的主要散热)的可实现的热阻的减小。因此可以理解的是，由于腿影响总DC响应和传感器响应的时间常数，因此在系统的设计者可以根据与系统所需精度相对的响应速度来选择不同尺寸的腿的情况下，存在某种可能的折衷。虽然已经参考其中两个电阻性元件被设置在热隔离台上的优选实现方式对该实施例进行了描述，但是可以理解的是，该说明是使用本发明教导可以实现的优势的类型示范。该教导可以被看作在第一区域(其与衬底的余下部分热隔离)上设置热敏电子元件。该热隔离已经参考其中台被制造在衬底中的实施例进行了描述，但是可以理解，等同地，台可以制it^村底上。该结构例如可以通过如下步骤来提供在衬底的上表面上沉积牺牲层，然后4>传感器元件层(包括支撑层)，然后去除牺牲层，留下独立的台。替代实施方式是，取代牺牲层而设置具有高热导率的沉积层，以便它用于佳L在其上方形成的传感器元件与衬底中存在的热效应热隔离。作为在需要高热隔离度的情况下提供电子元件下面的热阻挡的手段，这些和其他修^f于本领域的技术人员来说是明显的。可以理解，由于本发明教导了提供一种多层布置，因此本说明书中广泛使用的词语(上和下)用于说明在多层结构内的层的相对位置。这些语言用于示范性的描述目的，而不是旨在对本发明进行任何形式的限制，除非按照所附权利要求可以视为是必要的。虽然已经参考图3至6中的示范性实施例对本发明进行了描述，但是可以理解的是，提供这些描述是为了理解本发明的教导，而不是旨在对本发明进行任何形式的限制，除非按照所附权利要求可以视为是必要的。本领域的技术人员可以理解，在参考任意一个实施例描述了整体或组成部分的情况下，这些整体或组成部分可以与其它的整体或组成部分互换，而不背离本发明的精神或范围，本发明的精神或范围M释为仅仅在按照所附15权利要求被视为必要的范围内是限制的。本说明书中使用的词语"包括"是用于指出所论述特征、M、步骤或组成部分的存在，但并不排除一个或更多个其他特征、整体、步骤、组成部分或它们的组的存在或增加。权利要求1.一种多层半导体结构，包括形成为所述结构内的中间层的金属膜电阻性元件，所述电阻性元件被封装在阻挡材料内，所述阻挡材料保护所述电阻性元件不受来自相邻层的污染物的扩散的影响。2.如权利要求l所述的结构，其中所述电阻性元件在所述阻挡材料内的封装限定了所述结构内的叠层，所述叠层具有由所述阻挡材料形成的第一层和第二层，第一层和第二层把所述电阻性元件夹在其间，所述电阻性元件是所述叠层内的第三层。3.如权利要求2所述的结构，其中，第一层和第二层中每个的深度都显著小于第三层的深度。4.如权利要求3所述的结构，其中，第一层和第二层中每个的深度都在比第三层的深度低的数量级。5.如权利要求4所述的结构，其中，第三层的深度具有数百纳米的数量级。6.如权利要求l所述的结构，其中，所述电阻性元件由钬膜形成。7.如权利要求6所述的结构，其中，所述阻挡材料由氮化钛形成。8.如权利要求2所述的结构，其中，所述叠层使用賊射技术形成。9.如权利要求l所述的结构，其中，电阻性金属是热敏感的。10.如权利要求2所述的结构，其中，所述叠层被设置在第一金属互连层和第二金属互连层之间。11.一种热传感器，包括如权利要求1所述的半导体结构。12.如权利要求2所述的结构，其中，所述结构形成在半导体衬底上制造的电路的一部分，所述电阻性元件是提供对所述电路的总输出有作用的输出的热敏电子元件，并且所述结构位于所述衬底的第一区域上，所述第一区域与所述衬底的余下部分热隔离。13.如权利要求12所述的结构，其中，所述第一区域被形成在所述衬底中。14.如权利要求12所述的结构，其中，所述笫一区域被形成在所述衬底上。15.如权利要求12所述的结构，其中，通过提供在所述第一区域下面的抽空的腔，使所述第一区域与所述衬底热隔离。16.如权利要求12所述的结构，其中，通过在所述笫一区域和其下面的衬底之间提供绝缘层，使所述第一区域与所述衬底热隔离。17.如权利要求12所述的结构，其中，所述第一区域相对于所述衬底是悬置的。18.如权利要求12所述的结构，其中，所述第一区域提供了基本等温的结构。19.如权利要求12所述的结构，其中，所述第一区域在一个或更多个边缘部分^1耦合到所述衬底。20.如权利要求19所述的结构，其中，所述第一区域被"没置为台，所述台通过提供一个或更多个腿^M目对于所述衬底被支撑，所述腿^Li更置在所述台的边缘部分处。21.—种在半导体衬底上制造的热传感器，所述传感器包拾没置在叠层结构中的电阻性元件，所述电阻性元件包括在所述结构内作为中间层而形成的金属膜电阻性元件，所述电阻性元件被封装在阻挡材料内，所述阻挡材料保护所述电阻性元件不受来自所述叠层的相邻层的污染物的扩散的影响，所述电阻性元件提供对所述热传感器的总输出有作用的输出，其中，所述叠层结构形成在第一区域上，所述第一区域与所述半导体衬底热隔离。22.—种形成多层半导体结构的方法，所述方法包括如下序列步骤a)对半导体进行处理，以形成第一金属互连层；b)在所述笫一金属互连层之上提供叠层布置，所述叠层布置包^t封装在阻挡材料内的电阻性元件，所述阻挡材料用于保护所述电阻性元件免受来自多层结构的相邻层的污染物的扩散的影响，c)在所述叠层布置之上提供第二金属互连层。23.如权利要求22所述的方法，其中，在提供第二金属互连层之前，所述方法包括如下步骤a)对所述叠层布置进行掩模处理和蚀刻，以揭^供预定构型的电阻器。24.如权利要求22所述的方法，其中，所述叠层布置的^i供4吏用溅射沉积技术来实施。25.如权利要求22所述的方法，其中，所述叠层布置由阻挡材料的第一膜、位于第一膜之上的电阻性材料膜以及位于所述电阻性材料膜之上的阻挡材料的第二膜形成。26.如权利要求25所述的方法，其中，所述阻挡材料由氮化钛形成，而且所述电阻性材料由钛形成。27.如权利要求26所述的方法，其中，在提供所述叠层布置之前，所述方法包括如下步骤对要形成叠层的区域中的半导体结构的表面进行平滑。28.如权利要求27所述的方法，其中，使用RF溅射技术来实现所述平滑。29.如权利要求22所述的方法，其中，在形成所述叠层布置之后并在形成所述第二金属互连层之前，所述方法包括如下步骤形成在该叠层之上并在该互连之下的电介质层。30.如权利要求22所述的方法，包括一个或更多个蚀刻步骤，所述蚀刻步骤被实施以在两个金属层之间提供一个或更多个过孔，从而允许随后的金属与金属的互连。31.如权利要求30所述的方法，其中，所使用的蚀刻技术对于所述叠层布置中使用的材料具有高选择性，使得该蚀刻不会穿透限定所述叠层布置的材料。32.如权利要求31所述的方法，其中，所述蚀刻U应离子蚀刻(RIE)。33.如权利要求22所述的方法，其中，所述结构被形成在半导体衬底上，所述方法包括如下附加步骤:使叠层与所述衬底的其他部分热隔离。34.如权利要求33所述的方法，其中，使叠层热隔离的步骤包括对所述叠层下面的所述衬底的蚀刻，从而限定在所述叠层下面的腔。35.如权利要求34所述的方法，其中，所述蚀刻限定了所述叠层位于其上的台，所述台通过一个或更多个腿被耦合到所述衬底。36.如权利要求23所述的方法，其中，所述预定构型是迂回图案。全文摘要本方法提供了一种半导体结构和用于形成该结构的方法，其保护在结构内形成的电阻性层免受来自相邻层的污染的影响。通过把电阻性层封装在抗拒污染物扩散的材料中，有可能在制造该结构所需的处理期间保护电阻性材料。文档编号H01L23/522GK101632174SQ200780047348公开日2010年1月20日申请日期2007年10月17日优先权日2006年10月20日发明者伯纳德·P·斯滕松,埃蒙·海因斯,威廉·莱恩申请人:模拟装置公司