半导体封装及其制造方法

专利名称：半导体封装及其制造方法
技术领域：
本发明涉及一种半导体封装及其制造方法。
背景技术：
通常，制造半导体封装包括三个工艺半导体芯片制造工艺、电气检验 工艺、以及封装工艺。在半导体芯片制造工艺中，例如晶体管、电阻器、以 及电容器的元件形成于晶片上。在电气检验工艺中，半导体芯片受到电气检 验以区分好的与不良的半导体芯片。封装工艺防止脆弱的半导体芯片不受到 外界施加的沖击与/或振动。
具有这些半导体元件的半导体封装被应用到个人计算机、电视接收器、 家用电器、信息与通讯设备等。
100~ 105%的尺寸的"芯片级封装"。此发展亦衍生出层叠多个半导体芯片与/ 或半导体封装的"叠层半导体封装"。"叠层半导体封装"能够改善数据储存容 量和数据处理速度。

发明内容
本发明提供一种半导体封装，更具体而言提供一种具有可改进的尺寸、 可靠性、翘曲防止与散热等特性的半导体封装。
本发明还提供一种具有这些改进的特性的半导体封装的制造方法。
本发明的半导体封装包括半导体封装模块，该半导体封装模块具有形 成于绝缘基板上的电路图案；至少两个半导体芯片，电连接至每个该电路图 案；以及绝缘构件，填入该半导体封装模块的开放空间之间。穿透电极随后 穿透该半导体封装的全部厚度，且该穿透电极电连接至该电路图案。
在该半导体封装中，该电路图案可含有铜。
镀层覆盖该电路图案的外表面。覆盖电路图案的该镀层包含金、把、以 及镍其中之一。
多个外部电路图案形成于该绝缘基板的下表面上。该外部电路图案电连 接至该穿透电极。该绝缘基板还包含电连接至该外部电路图案的导电球。此 外，电学元件形成于该绝缘基板的上表面上。该电学元件可以为晶体管、电 阻器、以及电容器，且该电学元件电连接至该电路图案。
该半导体封装中包括覆盖该半导体封装模块的盖板。
粘着构件形成于该半导体封装的盖板上，用以将该盖板附着到该半导体 芯片。
该半导体封装的盖板还可包含散热构件。该散热构件形成于半导体芯片
和盖板之间，并且用来散逸自该半导体芯片产生的热。
连接到该穿透电,的外部电路图案另外布置于该半导体封装的盖板上。 该半导体封装的穿透电极包含布置于该穿透电极的表面上的金属种晶图案。
该半导体封装的半导体芯片包含用于通过倒装焊方法将该半导体芯片 连接至该电路图案的凸块。
备选地，该半导体封装的半导体芯片可形成于绝缘基板上。半导体芯片 的结合焊垫通过导电可1线连接至该电路图案。
半导体封装的多个半导体封装^f莫块可以层叠。
本发明的半导体封装的制造方法包括步骤通过在绝缘基板中形成电路 图案，在每个电路图案上形成凸块，在该凸块上放置至少两个半导体芯片， 将绝缘构件填入该半导体封装模块的任何间隙之间而形成半导体封装模块； 以盖板覆盖该半导体封装模块；以及形成穿透该半导体封装才莫块的全部厚度 的穿透电极。
在该半导体封装的制造方法中，形成半导体封装^f莫块的步骤包含在电路 图案上形成镀层的步骤。该镀层包含选自金、钯、以及镍的金属。
在该半导体封装的制造方法中，凸块电连接该半导体芯片的结合焊垫， 由此将该半导体芯片电连接至该电路图案。
在该半导体封装的制造方法中，在半导体芯片之间布置绝缘构件的步骤
之前，例如晶体管、电阻器、以及电容器的电学元件可添加至该绝缘基板。 该电学元件电连接至该电路图案。
在该半导体封装的制造方法中，在填入该绝缘构件的步骤之后，可抛光 该半导体芯片和该绝缘构件的顶面。
在制造该半导体封装时，在添加盖板的步骤之前，可在该盖板的底面上 形成散热构件。该散热构件在围绕该穿透电极的区域中可包含穿透孔以防止 短路。该散热构件用来散逸由该半导体芯片产生的热。
在该半导体封装的制造方法中，当将该粘着构件施加于盖板(或者备选 地施加于该半导体芯片)时，粘着材^H"受热熔化。
在该半导体封装的制造方法中，在形成半导体封装模块的步骤之后，外 部电路图案可形成于该绝缘基板的外表面上。该外部电路图案电连接至该穿 透电极。
在该半导体封装的制造方法中，形成外部电路图案的步骤还包含在绝缘 基板的外表面上形成金属膜以及图案化该金属膜的步^^。
在该半导体封装的制造方法中，形成穿透电极的步骤包含步骤形成穿
透绝缘基板的全部厚度以及绝缘构件及盖板的通路孔；在该通路孔的内表面 上形成金属种晶层；以及利用金属种晶层将导电材料填入该通路孔内。
在该半导体封装的制造方法中，可形成多个穿透电极，而非仅形成一个
穿透电才及。
在半导体封装的备选制造方法中，半导体芯片可形成于该绝缘基板的表 面上，且该电路图案随后利用导电引线彼此电连接。
在该制造方法中，当绝缘构件填入该半导体封装模块内的空的空间时， 该导电引线被该绝缘构件覆盖。
在该半导体封装的制造方法中，可在附着该盖板之前层叠多个半导体封 装模块。
当依照上述方式层叠半导体芯片时，粘着构件夹置于半导体封装模块之间。


图1为显示根据本发明的第一实施例的半导体封装的剖面图。
图2为显示布置于图1所示的绝缘基板上的外部电路图案的剖面图。
图3为显示布置于图1所示的绝缘基板上的电学元件的剖面图。
图4为显示布置于图1所示的盖板上的散热构件的剖面图。
图5为显示形成于图1所示的盖板上形成的附加电路图案的剖面图。
图6为显示包含多个半导体封装模块的半导体封装的剖面图。
图7为显示根据本发明的第二实施例的半导体封装的剖面图。 图8至17为显示根据本发明的第三实施例半导体封装的制造方法的剖 面图。
附图标记i兌明
400:半导体封装123:焊料凸块
122:第一半导体芯片120:半导体芯片
300:穿透电极125:焊料凸块
124:第二半导体芯片200:盖板
210:粘着构件130:绝缘构件
112:绝缘基板的第一表面114:绝缘基板的第二表面
116:电路图案118:镀层
310:金属种晶层315:导电球
110:绝缘基板100:半导体封装模块
117:电学元件用电路图案119c、119b:镀层
119a:导电球119:外部电路图案
140:电学元件220:散热构件
230:附加电路图案180:粘着构件
127a、,129a:导电引线127、129:结合焊垫
210:粘着构件115:电路图案
126、128:半导体芯片116a:金属膜
132:初始绝缘构件
具体实施例方式
图1为显示根据本发明的第一实施例的半导体封装的剖面图。
参考图1，半导体封装400包含半导体封装模块100和穿透电极300。 此外，半导体封装400还包含盖板200。
半导体封装模块100包含绝缘基板110、半导体芯片120、以及绝缘构 件130。
绝缘基板110可为例如板状。绝缘基板110具有第一表面112和与第一 表面112相对的第二表面114。
电路图案116位于绝缘基板IIO上。从图2可看出，外部电路图案119
和导电球199a也可被包含在绝缘基板110上。
往回参考图1,电路图案116布置于绝缘基板110的第一表面112上。 电路图案116电连接至半导体芯片120和穿透电极300 (二者均在下文更详 细描述)。电路图案116例如可包含铜。
镀层118可形成于电路图案116的表面上，以改进电路图案116和每个 半导体芯片120的焊料凸块的附着力。可用作镀层118的材料的示例包含金、 镍、钯、以及这些材料的合金。
图2为显示布置于图1所示的绝缘基板上的外部电路图案的剖面图。
参考图2，外部电路图案119布置于绝缘基板110的第二表面114上。 外部电路图案119可包含例如铜并电连接至穿透电极300 (将在下文更详细 描述)。
为了改进外部电路图案119和导电球119a的附着力，可在外部电路图 案119a的表面上形成镀层119b。可用作镀层119b的材料的示例包含金、镍、 钯、以及这些材料的合金。
导电球119a电连接至外部电路图案119。因此，当信号经由导电球119a 而被接收时，该信号随后经由外部电路图案119和穿透电极300而被提供至 半导体芯片120。
图3为显示布置于图1所示的绝缘基板上的电学元件的剖面图。
参考图3,电学元件用电路图案117可布置于绝缘基板IIO上。电学元 件140电连接至电学元件用电路图案117。电学元件用电路图案117亦可布 置于绝缘基板110的第一表面112上。电学元件用电路图案U7电连接至布 置于绝缘基板IIO的第一表面112上的电路图案116。
在本实施例中，电学元件140可包含例如晶体管、电容器、电阻器、以 及电感器等的电学元件。
再次参考图1,半导体封装模块IOO的半导体芯片120电连接至每个电 路图案116。下文中，将半导体芯片120定义为第一半导体芯片122和第二 半导体芯片124。
在本实施例中，第一和第二半导体芯片122、 124是从晶片(未示出) 切下并且使用电子管芯分类(EDS )工艺选出的具有良好品质的半导体芯片。
第一半导体芯片122和第二半导体芯片124包含例如结合焊垫(未示出) 和电连接至每个结合焊垫的凸块123及125。在本实施例中，凸块123及125
通过倒装焊方法而电连接至电路图案116。通过在电路图案116上形成镀层
118,可大幅提升电路图案116和凸块123及125的附着力。
在本实施例中，当第一半导体芯片122和第二半导体芯片124直接电连 接至电路图案116时，输入到第一半导体芯片122和第二半导体芯片124的 数据的传输路径以及从第一半导体芯片122和第二半导体芯片124输出的数 据的传输路径被缩短。通过缩短传输路径，第一半导体芯片122和第二半导 体芯片124可以较高速度输入和输出数据。
通过以倒装焊方法将第一半导体芯片122和第二半导体芯片124的凸块 123及125连接至电路图案116,可以减少半导体封装模块100的厚度，并 且可以改进半导体封装模块100的可靠性。
再次参考图1，半导体封装模块100的绝缘构件130形成于半导体芯片 122、 124和绝缘基板110的第一表面112之间的区域内，亦形成于第一和第 二半导体芯片122、 124的侧边区域内。绝缘构件130封闭半导体芯片122、 124和绝缘基板110的第一表面112之间的间隙，并改进半导体芯片122、 124和绝缘基板110之间的附着力。
在本实施例中，第一半导体芯片122和第二半导体芯片124的侧面均被 绝缘构件130覆盖，其上布置有凸块125、 123的第一半导体芯片122和第 二半导体芯片124的底面部分当然没有被绝缘构件130覆盖。
绝缘构件130可包含例如通过受热而硬化的热硬化材料和通过例如紫外 线的光而硬化的光硬化材料。
盖板200布置于具有绝缘基板110、半导体芯片120、以及绝缘构件130 的半导体封装模块IOO上。
盖板200 —般例如为板状。盖板200接触第一半导体芯片122和第二半 导体芯片124的底面。盖板200保护第一半导体芯片122和第二半导体芯片 124不受外界的沖击与/或振动。
粘着构件210位于盖板200的底部。粘着构件210用来将盖板200附着 到半导体封装模块100。如图1所示，粘着构件210夹置于盖板200和第一 和第二半导体芯片122、 124之间。通常对粘着构件210施加热量以将盖板 200物理附着到半导体封装模块100。
图4为显示布置于图1所示的盖板上的散热构件的剖面图。
参考图4，当第一半导体芯片122和第二半导体芯片124高速输入或输
出数据时，大量的热从第一半导体芯片122和第二半导体芯片124产生。这 些热导致第一半导体芯片122和第二半导体芯片124的数据处理速度降低。
为了迅速将第一半导体芯片122和第二半导体芯片124产生的热散逸到 半导体封装模块100外部，盖板200包舍歉热构件220。
散热构件220可包含具有较高热导率的金属。可用于散热构件220的材 料的示例包含铜、铜合金、铝、铝合金、银、银合金等。
散热构件220可夹置于盖板200和半导体芯片122、 124之间。在图4 中，散热构件220布置于半导体芯片122、 124和粘着构件210之间。
为了防止导电散热构件220和穿透电极300之间短路，穿透孔形成于围 绕穿透电极的区域内，使得散热构件220不接触穿透电极300。散热构件220 中穿透孔的直径大于穿透电极300。
图5为显示形成于图1所示的盖板上的附加电路图案的剖面图。
参考图5,盖板200可包含附加电路图案230。
附加电路图案230布置于盖板200的外表面上。附加电路图案230电连 接至穿透电极300 (将在下文详细描述)。
附加电路图案230可电连接至例如晶体管、电阻器、电容器、以及电感 器的电学元件。附加电路图案亦可电连接至另 一半导体封装。
再次参考图1，穿透电极300穿透盖板200、绝缘构件130、电路图案 116、以及绝缘基板IIO。穿透电极300电连接至电路图案116。
在本实施例中，穿透电极300可为镀层。可用作穿透电极300的材料的 示例为铜，不过铜并非可用作穿透电极的唯一材料。为了使用镀覆方法形成 穿透电极300，在穿透电极300的表面上形成金属种晶层310。
包括半导体封装模块100和盖板200的半导体封装400已经在上文描述 并示于图1。参考图6，通过层叠多个半导体封装模块100，并利用下半导体 封装模块的盖板200作为上半导体封装模块100的绝缘基板，则可以容易地 实现叠层半导体封装310
图7为显示根据本发明的第二实施例的半导体封装的剖面图。根据本发 明的第二实施例的半导体封装，除了半导体芯片和电路图案的配置不同之
外，基本上与第一实施例的半导体封装相似。因此，将省略对重复部件的解 释，对于重复部件给予同样的描述和附图标记。
在第二实施例，至少两个半导体芯片可以布置于绝缘基板上。出于解释
的目的，将描述两个半导体芯片的设计。参考图7,两个半导体芯片126、 128布置于绝缘基板110上。结合焊垫127、 129布置于半导体芯片126、 128 的顶面上。半导体芯片126、 128的底面附着到绝缘基板110。
电路图案115布置于绝缘基板110上。电路图案115布置为毗邻半导体 芯片126、 128。每个半导体芯片电连接至每个电路图案115。导电引线127a、 120a可用来将半导体芯片126、 128连接至电路图案115。
绝缘构件130覆盖导电引线127a、 129a和半导体芯片126、 128。
穿透电极300穿透布置于半导体芯片126、 128之间的电路图案115，结 果穿透电极300电连接至布置于半导体芯片126、 128之间的电路图案115, 且电路图案115通过穿透电极而彼此电连接。
图8至17为显示根据本发明的第三实施例半导体封装的制造方法的剖 面图。
图8和9为显示根据本发明的第三实施例在绝缘基板上产生电路图案的 工艺的剖面图。
参考图8,为了在绝缘基板IIO上产生电路图案，在绝缘基板110上形 成金属膜116a。
在本实施例中，金属膜116a可为铜膜。金属膜116a可使用粘着介质而 附着到绝缘基板110的第一表面112。备选地，金属膜116a可使用镀覆方法 例如无电镀覆方法而形成于绝缘基板110的第一表面112上。
在金属膜116a附着到绝缘基板110或形成于绝缘基板110上后，光致 抗蚀剂膜(未示出)形成于金属膜116a上。光致抗蚀剂膜通过包含曝光和 显影工艺的光工艺而被图案化，以在金属膜116a上形成光致抗蚀剂图案。
参考图9,金属膜116a使用光致抗蚀剂图案作为蚀刻掩模而被图案化， 以在绝缘基板110的第一表面112上形成电路图案116。
电路图案116形成于绝缘基板110的第一表面112上后，镀层118可形 成于电路图案116的表面上。可用于镀层118的材料的示例包含金、镍、钇、 这些材料的合金等等。
图IO为显示电连接至图9所示的电路图案的半导体芯片的剖面图。
参考图10，在电路图案形成之后，至少两个半导体芯片电连接至电路图 案116。出于i兌明的目的，图IO显示两个半导体芯片122、 124。半导体芯 片122、 124电连接至电路图案116。下文中，将半导体芯片122、 124称作
第一半导体芯片122和第二半导体芯片124。
在本实施例中，结合焊垫(未示出)布置于第一半导体芯片122和第二 半导体芯片124的顶面上，且焊料凸块123及125电连接至该结合焊垫。
第一半导体芯片122和第二半导体芯片124的焊料凸块123及125以倒 装焊方式连接至电路图案116。
图11为显示电连接至图IO所示的电路图案的电学元件的剖面图。
参考图11，当电路图案116形成于绝缘基板110的第一表面112上时， 电学元件用电路图案117可与电路图案116—起形成。电学元件用电路图案 117可电连接至电路图案116。
电学元件用电路图案117电连接至电学元件140。电学元件140可为例 如晶体管、电容器、电阻器、电感器等。
图12为显示涂布于图IO所示绝缘基板上的初始绝缘构件的剖面图。
参考图12,在形成于绝缘基板110的第一表面112上的电路图案116电 连接至第一半导体芯片122和第二半导体芯片124之后，初始绝缘构件132 形成于绝缘基板110的第一表面112上。
为了形成初始绝缘构件132,包含溶剂的流体绝缘材料被涂布于绝缘基 板110的第一表面112上。该绝缘材料例如可以夹置于绝缘基板110的第一 表面112和半导体芯片122、 124之间，且此外，该绝缘材料可覆盖半导体 芯片122、 124的侧面。
在本实施例中，初始第一绝缘构件132中包含的绝缘材料被硬化。例如， 该绝缘材料可包含受热而硬化的热硬化材料。
图13为显示经抛光的图12所示的半导体芯片和初始绝缘构件的剖面图。
参考图13，例如可以使用化学机械抛光(CMP)工艺来抛光半导体芯 片122、 124的背面。因此，可大幅减少半导体芯片122、 124的厚度。
另外，当半导体芯片122、 124通过化学机械抛光(CMP)工艺被抛光 时，初始绝缘构件132也被抛光，形成如图13所示的经过抛光的绝缘构件 130。当图8至13所示的工艺完成时，即产生半导体封装模块100。
图14为显示布置于图13所示的半导体封装模块上的盖板的剖面图。
参考图14,在如图13所示的半导体封装模块IOO产生后，盖板200放 置于经过抛光的半导体封装模块100的半导体芯片122、 124上。
盖板200可为例如板状的绝缘基板。盖板200保护半导体封装模块100 的半导体芯片122、 124不受外界所施加的冲击与/或振动。
粘着构件210形成于盖板200的底面(即，面对半导体封装模块100的 表面)上。粘着构件210将半导体封装模块100附着到盖板200。粘着构件 210可包含例如受热熔化的粘着材料。
半导体封装模块100的半导体芯片122、 124通过盖板200、绝缘基板 110、以及绝缘构件130与外部隔离。
图15为显示附着到图14所示盖板的散热构件的剖面图。
参考图15,当半导体封装模块IOO的半导体芯片122、 124高速处理数 据时，半导体芯片122、 124产生大量的热。从半导体芯片122、 124产生的 热严重损害半导体芯片122、 124的性能。
为了迅速地散逸由半导体芯片122、 124产生的热，散热构件220被附 着到面对半导体芯片122、 124的盖板200的底面。
散热构件220具有板状，并包含具有比半导体芯片122、 124高的热导 率的金属。可用于散热构件220的材料的示例包含铜、铜合金、铝、以及铝 合金。
穿透孔可形成于与穿透电极300对应的导电散热构件220的部分(将在 下文更详细描述)。散热构件220内的穿透孔大于穿透电极300,因此防止穿 透电极300接触散热构件220。穿透孔因此可以防止在导电散热构件220和 穿透电极300之间发生短路。
图16为显示穿透图14所示的半导体封装模块和盖板的穿透电极的剖面图。
参考图16,在盖板200附着到半导体封装模块IOO之后，形成穿透盖板 200和半导体封装模块100的通路孔。在本实施例中，还可形成多个通路孔。
成。通路孔穿透盖板200、绝缘构件130、电路图案116、以及绝缘基板IIO。 在形成通路孔之后，利用无电镀覆方法在通路孔的内表面上形成金属种
晶层310。接着金属种晶层310被用于在通路孔中形成穿透电极300。
图17为显示形成于图16所示的半导体封装的绝缘基板上的外部电路图
案的剖面图。
参考图17,在制备具有半导体封装模块100、盖板200、以及穿透电极
300的半导体封装400之后，外部电路图案119形成于半导体封装模块100 的绝缘基板110的外表面上。为了形成外部电路图案119，金属膜(未示出) 首先形成或布置于半导体封装400的绝缘基板110的外表面上。
可利用镀覆方法在绝缘基板110的外表面上形成该金属膜，或者使用粘 着剂将该金属膜附着到绝缘基板110的外表面。
在该金属膜形成或附着到绝缘基板110的外表面之后，光致抗蚀剂膜形 成于该金属膜上。该光致抗蚀剂膜使用包含曝光和显影工艺的光工艺而被图 案化，以在金属膜上形成光致抗蚀剂图案。
接着该金属膜使用光致抗蚀剂图案作为掩模而被图案化，以在绝缘基板 IIO上形成外部电路图案119。外部电路图案119电连接至穿透电极300。
虽然如图17所示的外部电路图案119被描述为在图8至16所示的工艺 之后形成，外部电路图案119亦可在电路图案116形成于绝缘基板110上时 形成于绝缘基板119上。
在上述工艺步骤中，虽然已说明和描述了电路图案116以倒装焊方法连 接至半导体芯片122、 124的凸块；如图7所示，也可以将半导体芯片U6、 128附着到绝缘基板110。半导体芯片126、 128随后可使用导电引线U7a、 129a电连接至布置为毗邻半导体芯片126、 128的电^各图案115。绝缘构件 130随后可用于覆盖导电引线127a、 129a和半导体芯片127、 129。
另外，如图6所示，通过将多个半导体封装才莫块IOO相互层叠并且使用 粘着构件来附着半导体封装模块，且随后在最上面的半导体封装模块100上 形成盖板200,由此可形成叠层半导体封装。
如上详述，当制造半导体封装时，基板的制造工艺可以与封装半导体芯 片的工艺一起实施。以此方式制造半导体封装具有各种有益效果，包括减 少半导体封装的尺寸、显著地改进半导体封装的数据处理速度和数据储存容
量、改进半导体封装的可靠性、防止翘曲、以及迅速地散逸由半导体芯片产 生的热。
虽然本公开中结合具体实施例说明和描述了本发明，但是本发明不限于 这些实施例。本领域4支术人员将理解，可以进行各种改进、添加和替换而不 背离权利要求所披露的本发明的范围和精神。
本申请主张2007年9月10日提出的韩国专利申请No. 10-2007-0091754
的优先权，其全文引用结合于此。
权利要求
1. 一种半导体封装，包括半导体封装模块，包括绝缘基板，具有上表面和下表面；多个电路图案，形成于所述绝缘基板的上表面上；至少两个半导体芯片，电连接至每个所述电路图案；以及绝缘构件，至少填入所述半导体芯片和所述电路图案的任何组合之间的任何空间内，以及穿透电极，形成为穿透介于所述上表面和下表面之间的所述半导体封装模块的一部分，其中所述穿透电极电连接至所述电路图案。
2. 如权利要求1所述的半导体封装，其中所述电路图案包含铜。
3. 如权利要求1所述的半导体封装，还包括形成于所述电路图案的表面 上的镀层，其中所述镀层包括金、把、和镍其中之一。
4. 如权利要求1所述的半导体封装，还包括形成于所述绝缘基板的下表面上的多个外部电路图案，其中所述外部电 路图案电连接至所述穿透电极，多个导电球，每个分别形成于每个外部电路图案上，使得所述导电球电 连接至所述外部电路图案。
5. 如权利要求1所述的半导体封装，还包括设置于所述绝缘基板的上表 面上的至少一个电学元件，其中所述电学元件电连接至所述电路图案，且其 中每个电学元件包含晶体管、电阻器、以及电容器其中之一。
6. 如权利要求1所述的半导体封装，还包括置于所述半导体封装模块上 和所述半导体芯片上方的盖板。
7. 如权利要求6所述的半导体封装，其中所述盖板包括附着到面对所述 半导体封装模块的内表面上的散热构件，以散逸由所述半导体芯片产生的 热。
8. 如权利要求6所述的半导体封装，还包括形成于所述盖板的外表面上 的多个附加电路图案，其中所述附加电路图案电连接至所述穿透电极。
9. 如权利要求1所述的半导体封装，还包括形成于所述穿透电极的表面 上的金属种晶层。
10. 如权利要求1所述的半导体封装，其中每个半导体芯片包括多个凸 块，所述半导体芯片通过所述凸块电连接至所述电路图案。
11. 如权利要求1所述的半导体封装，其中具有结合焊垫的所述半导体芯 片形成于所述绝缘基板上，使得所述半导体芯片通过连接所述结合焊垫和所 述电路图案的导电引线而电连接到每个所述电路图案。
12. 如权利要求1所述的半导体封装，其中所述半导体封装包括相互层叠 的多个所述半导体封装^莫块，使得所述穿透电极穿透每个半导体封装^^莫块。
13. —种半导体封装的制造方法，包括步骤 形成半导体封装模块，包括在绝缘基板的上表面上形成多个电路图案；在所述电路图案的上方放置至少两个半导体芯片，其中每个所述半 导体芯片电连接至每个所述电路图案；以及将绝缘构件至少填入所述半导体芯片和所述电路图案的任何组合 之间的4壬^]"空间内，将盖板放置于所述半导体芯片上方以覆盖所述半导体封装模块；以及 形成穿透电极，使得所述穿透电极穿透介于所述上表面和下表面之间的 所述半导体封装模块的一部分，其中所述穿透电极电连接至所述电路图案。
14. 如权利要求13所述的半导体封装的制造方法，其中形成半导体封装 模块的步骤还包括在所述电路图案上形成镀层，其中所述镀层包含金、4巴、以及镍其中之
15. 如权利要求13所述的半导体封装的制造方法，其中形成半导体封装模块的步骤还包括在填入绝缘构件的步骤之前，将多个电学元件电连接至所述绝缘基板的 上表面，其中所述电学元件电连接至所述电路图案，且所述电学元件包含晶 体管、电阻器、以及电容器其中之一。
16. 如权利要求13所述的半导体封装的制造方法，其中形成半导体封装模块的步骤还包括抛光所述半导体芯片和所述绝缘构件的上表面。
17. 如权利要求13所述的半导体封装的制造方法，其中形成半导体封装 模块的步骤还包括将散热构件附着到面对所述半导体封装模块的所述盖板的内表面，其中穿透孔在围绕所述穿透电极的区域内形成于所述散热构件内。
18. 如权利要求13所述的半导体封装的制造方法，其中使用盖板覆盖所 述半导体封装模块的顶面的步骤包括将粘着构件施加于所述盖板的内表面或在所述半导体芯片上，其中所述 粘着构件包含受热熔化的粘着材料。
19. 如权利要求13所述的半导体封装的制造方法，还包括 在形成半导体封装模块的步骤之后，在所述绝缘基板的外表面上形成多个外部电路图案，其中所述外部电路图案电连接至所述穿透电极。
20. 如权利要求19所述的半导体封装的制造方法，其中形成外部电路图 案的步骤包含步骤在所述绝缘基板的外表面上形成金属层；以及 图案化所述金属层。
21. 如权利要求13所述的半导体封装的制造方法，其中形成穿透电极的 步骤包括形成穿透所述绝缘基板、所述绝缘构件、以及所述盖板的通路孔； 在所述通路孔的内表面上形成金属种晶层；以及 用导电材料填充所述通路孔。
22. 如权利要求13所述的半导体封装的制造方法，其中形成多个所述穿 透电才及。
23. 如权利要求13所述的半导体封装的制造方法，其中所述半导体芯片 和所述电路图案通过导电S1线相互电连接。
24. 如权利要求13所述的半导体封装的制造方法，还包括在用盖板覆盖所述半导体封装模块的步骤之前，层叠多个所述半导体封 装模块。
25. 如权利要求24所述的半导体封装的制造方法，其中粘着构件夹置于 所述半导体封装模块之间。
全文摘要
本发明公开了一种半导体封装及其制造方法。该半导体封装包含半导体封装模块，该半导体封装模块具有形成于绝缘基板上的电路图案，通过凸块电连接至每个电路图案的至少两个半导体芯片，以及填入该半导体模块的任何开放空间中的绝缘构件。盖板形成于半导体封装模块的上部，穿透电极穿透半导体封装。穿透电极电连接至电路图案。所述半导体封装改进了例如尺寸、可靠性、翘曲防止与迅速散热的重要特性。
文档编号H01L23/02GK101388383SQ20081000243
公开日2009年3月18日 申请日期2008年1月7日 优先权日2007年9月10日
发明者郑冠镐 申请人:海力士半导体有限公司