专利名称：覆晶式四方扁平无引脚型态封装结构及其制程的制作方法
技术领域：
本发明是有关于一种封装制程与封装结构，且特别是有关于一种覆晶式四方 扁平无引脚型态封装结构及其封装制程。
背景技术：
在半导体产业中，集成电路(integrated circuits, IC)的生产主要可分为三 个阶段集成电路的设计(IC design)、集成电路的制作(IC process)及集成电路 的封装(IC package)。其中，封装的目的在于，防止芯片受到外界温度、湿气的影 响以及杂尘污染，并提供芯片与外部电路之间电性连接的媒介。
在半导体封装制程当中，包含有许多种封装形态。目前，以四方扁平无接脚 (Quad Flat Non-Leaded, QFN)封装结构因具有较短的信号传递路径，且具有较 快的信号传递速度等优点，因此一直是低脚位构装型态的主流之一，适用于高频传 输(例如射频频带)的芯片封装结构之中。
但是，现行的四方扁平无接脚封装结构，大多是采用打线接合(wire bonding) 的方式，以使芯片电性连接至承载器上，而承载器例如为一导线架(lead frame) 或一封装基板(package substrate)。然而，此种封装结构形态的缺点在于制作 成本较高与体积较大。
此外，目前一般覆晶形式的QFN封装体，芯片焊垫都通过凸块而直接与引脚 电性接触，因此该覆晶QFN封装体的芯片尺寸的大小就必定得跟该导线架引脚的尺 寸大小相同，而无法使用小尺寸芯片来降低封装成本。然而，目前芯片尺寸已经朝 向微小化，因此在集成电路封装技术中，如何利用小尺寸芯片形成QFN封装体以 及如何使四方扁平无接脚封装结构更为小型化，实为一待解决的问题。另外传统的 QFN封装引脚于切割成型时，切割道均包含金属成分，很容易耗损切割刀具寿命， 因而如何降低切割刀具的寿命也是一个问题。
发明内容
有鉴于此，本发明的目的就是在提供一种覆晶式四方扁平无引脚型态封装制 程，能够更为降低封装体厚度，且可提高制程便利性。
本发明的另一目的是提供一种覆晶式四方扁平无引脚型态封装结构，能够通 过介电层、重配置线路层及辅助基板的设计使封装体积縮小，且可应用于不同型态 的芯片。
基于上述目的，本发明提出一种覆晶式四方扁平无引脚型态封装制程。首先， 提供一辅助基板。然后，在辅助基板上形成多个引脚。接着，形成一介电层，以覆 盖辅助基板，且至少暴露出这些引脚的上表面。之后，在介电层上形成一重配置线 路层，而重配置线路层包含多个焊垫以及多条连接这些焊垫和这些引脚的上表面的 导线。随后，形成一防焊层，覆盖重配置线路层、介电层与这些引脚，且防焊层暴 露出这些焊垫的表面。继之，在防焊层上形成一粘着层。之后，提供一芯片，芯片 上具有凸块。而且，通过粘着层使芯片贴附于防焊层上，以使各凸块分别与其中一
个焊垫电性连接。
依照本发明的实施例所述所述的覆晶式四方扁平无引脚型态封装制程，还包 括形成一封装胶体，以包覆芯片与防焊层，以及填满芯片与防焊层所包围形成的空 间。另外，在形成封装胶体之后，还可进一步移除辅助基板，以裸露出这些引脚的 下表面。
依照本发明的实施例所述的覆晶式四方扁平无引脚型态封装制程，其中辅助 基板的材质例如是高分子材料或金属。
依照本发明的实施例所述的覆晶式四方扁平无引脚型态封装制程，其中形成 重配置线路层的方法例如是溅镀制程。
依照本发明的实施例所述的覆晶式四方扁平无引脚型态封装制程，其中介电 层的材质例如是环氧树脂。
依照本发明的实施例所述的覆晶式四方扁平无引脚型态封装制程，其中粘着 层的材质例如是环氧树脂或具双阶特性的热固性胶材。
依照本发明的实施例所述的覆晶式四方扁平无引脚型态封装制程，其中介电 层的厚度约略等于或等于这些引脚的高度。
依照本发明的实施例所述的覆晶式四方扁平无引脚型态封装制程，其中形成防焊层的方法例如是涂布制程。
基于上述目的，本发明另提出一种覆晶式四方扁平无引脚型态封装结构，包 括 一介电层、多个引脚、 一重配置线路层、 一防焊层、 一粘着层以及芯片。其中， 多个引脚配置在介电层中，且暴露出其上表面与下表面。重配置线路层配置在介电 层上，而重配置线路层包含多个焊垫以及多条连接这些焊垫和这些引脚的上表面的 导线。防焊层覆盖重配置线路层、介电层与这些引脚，且防焊层暴露出这些焊垫的 表面。另外，粘着层配置在防焊层上。芯片上具有多个凸块，且通过粘着层以贴附 于防焊层上，而各凸块分别与其中一个焊垫电性连接。
依照本发明的实施例所述的覆晶式四方扁平无引脚型态封装结构，还包括一 封装胶体，包覆芯片与防焊层，以及配置于芯片与防焊层所包围形成的空间。
依照本发明的实施例所述的覆晶式四方扁平无引脚型态封装结构，其中介电 层的上下表面与这些引脚的上下表面切齐。
依照本发明的实施例所述的覆晶式四方扁平无引脚型态封装结构，其中介电 层的材质例如是环氧树脂。
依照本发明的实施例所述的覆晶式四方扁平无引脚型态封装结构，这些引脚 为至少一环状排列，或者是为阵列排列。
依照本发明的实施例所述的覆晶式四方扁平无引脚型态封装结构，其中粘着 层的材质例如是环氧树脂或具双阶特性之热固性胶材。
本发明的介电层及其上方的重配置线路层，可取代传统封装制程中的基板， 以使后续所贴附的芯片可通过重配置线路层与引脚电性连接，且可适用于不同型态 的芯片。另外，本发明可通过辅助基板的设计，实现多排脚与阵列型的封装架构， 且在切割道无须存留金属层，而可增加切割制程的刀具的寿命。而且，本发明是利 用粘着层(例如，具有双阶特性的热固性胶材)以固定芯片，因此可降低成本，并容 易地且有效地制造封装体结构。此外，本发明是利用覆晶式封装技术来代替传统的 打线接合技术，因此可进一步使封装后的体积较为縮小，即可降低封装体厚度。
为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举较佳实 施例，并配合附图，作详细说明如下。
图1至图6为依照本发明的一实施例所绘示的覆晶式四方扁平无引脚型态封 装制程的剖面示意图。其中，图1至图6的子图(a)为绘示上视示意图，图1至图2 的子图(b)为绘示图1至图2的子图(a)的结构沿着线I-I'的剖面示意图，图3至图6 的子图(b)为绘示图3至图6的子图(a)的结构沿着线II-n'的剖面示意图。
图7为绘示本发明一实施例的芯片的示意图。
图8为依照本发明一实施例所绘示的覆晶式四方扁平无引脚型态封装结构的 剖面示意图。
具体实施例方式
图1至图6为依照本发明的一实施例所绘示的覆晶式四方扁平无引脚(Quad Flat Non-Leaded， QFN)型态封装制程的剖面示意图。其中，图1至图6的子图(a) 为绘示上视示意图，图1至图2的子图(b)为绘示图1至图2的子图(a)的结构沿着 线I-r的剖面示意图，图3至图6的子图(b)为绘示图3至图6的子图(a)的结构沿着
线n-ir的剖面示意图。
首先，请参照图l(a)与图l(b)，本实施例的封装制程包括下列步骤。首先，提 供一辅助基板102。辅助基板102的材质例如是金属或高分子材料，而高分子材料 例如是聚酰亚胺。
然后，在辅助基板102上形成多个引脚104。这些引脚104的材质例如是铜、 铜合金、镍铁合金等金属材料。这些引脚104的形成方法例如是，先提供一金属材 料层，然后对此金属材料层进行图案化制程、 一次性地完成微影、蚀刻等步骤而形 成所需的图案，或者是以电镀/溅镀方式在辅助基板102上形成引脚104。在本实施 例中，这些引脚104可例如是呈阵列排列，或者是呈单排、多排的环状排列。为了 便于说明，此实施例的这些引脚104仅绘示呈双排的环状排列。
然后，请参照图2(a)与图2(b)，形成一介电层106，以覆盖辅助基板102以及 这些引脚104。介电层106的材质例如是环氧树脂或其他合适的介电材料。而且， 此介电层106至少暴露出这些引脚104的上表面。介电层106的厚度约略等于或等 于这些引脚104的高度。
接着，请参照图3(a)与图3(b)，在介电层106上形成一重配置线路层112，以 改变芯片上对外电性连接的线路布局。重配置线路层112包含多个焊垫108以及多
7条导线110，而导线110为连接焊垫108与引脚104的上表面。此重配置线路层112 的形成方法可例如是利用溅镀制程。在本实施例中，重配置线路层112的材质例如 是铜或是其他合适的金属材料。此外，本发明在此亦不限制重配置线路层112上焊 垫108与导线110的排列方式或分布位置。
值得注意的是，本实施例的介电层106及其上方所形成的重配置线路层112， 即可具备有与传统封装制程中的基板的相同作用，使后续所贴附的芯片可通过重配 置线路层112与引脚104电性连接。
之后，请参照图4(a)与图4(b),形成一防焊层(solderresist)114，以覆盖住重配 置线路层112、介电层106以及引脚104，且防焊层114暴露出重配置线路层112 的焊垫108的表面。防焊层114的材质例如是以环氧树脂，且其形成方法例如是利 用涂布制程。
然后，在形成防焊层114之后，接着在防焊层114上形成一粘着层116。粘着 层116的材质例如是环氧树脂、具有双阶特性的热固性胶材(B阶胶材)，或是其他 粘着材质。
随后，请参照图5(a)、图5(b)与图7，提供一芯片U8(如图7所示)，其上的 焊垫的分布可例如是周围分布型(peripheral pad)或中央分布型(central pad)等。在本 实施例中，则是以绘示焊垫的分布为中央分布型来做说明。在芯片118的主动表面 上具有多个凸块120，且每一个凸块120则是形成于芯片118的焊垫119之上，这 些凸块的材质例如是金、铜、镍、铝、锡、铅或者为上述其一金属所组合而成的合 金。然后，将芯片118翻覆，以使主动表面朝下，而芯片118可通过粘着层116 而贴附于防焊层114上，芯片118上的各凸块120则分别与重配置线路层112的其 中一个焊垫108电性连接。
特别要说明的是，在本实施例中，通过形成于防焊层上的粘着层，例如，具 有双阶特性的热固性胶材，可使芯片固定至包含防焊层、重配置线路层、介电层与 引脚的堆迭体上，因此也更方便于各制程站别的输送过程，并容易地且有效地制造 封装体结构，除此之外，利用重配置线路层U6，而使本发明可以使用其他具有不 同焊垫排列型态的芯片。。
而且，本实施例是利用覆晶式封装技术，代替传统四方扁平无引脚型态封装 的打线接合，因此可进一步使封装后的体积较为縮小，即可降低封装体厚度。接着，请参照图6(a)与图6(b)，本实施例的封装制程还可包括形成有一封装胶 体122。封装胶体122则是包覆芯片118与防焊层114，较佳的更可以填满芯片118 与防焊层114所包围形成的空间124。封装胶体122的材质为环氧树脂或其他合适 的高分子材料。
另外，在一实施例中，请参照图8，于封装胶体122形成之后，还可进一步将 辅助基板102移除，以裸露出引脚104的下表面。
由于，本发明的封装制程中具有辅助基板的设计，因此可使得本发明能够实 现多排脚与阵列型的封装架构，而且在后续的切割制程时，则在切割道无须存留金 属层，进而可增加刀具寿命。
接下来，以图8说明利用上述的封装制程所形成的本发明的覆晶式四方扁平 无引脚型态封装结构，其中封装结构的各构件的材料及其形成方法已于上述中做详 细说明，故于此不再赘述。
本实施例的封装结构包括介电层106、多个引脚104、重配置线路层112、防 焊层114、粘着层116以及芯片118。其中，如图l(a)与图l(b)所示，弓l脚102可 例如是呈阵列排列，或者是呈单排、多排的环状排列。在本实施例中，这些引脚 104仅绘示呈双排的环状排列为例做说明。
承上述，引脚104是配置于介电层106中，且暴露出其上表面与下表面。而 且，介电层106的上下表面与这些引脚104的上下表面切齐。
另外，重配置线路层112配置在介电层106上，此重配置线路层112包含多 个焊垫108以及多条导线110。防焊层114覆盖重配置线路层112、介电层106与 引脚104，且防焊层114暴露出重配置线路层112的焊垫108的表面。粘着层116 配置在防焊层114上。芯片118具有多个凸块120，且通过粘着层116以贴附于防 焊层114上，而各凸块120分别与重配置线路层112的其中一个焊垫119电性连接。
此外，本实施例的封装结构还可包括配置有封装胶体122，其包覆芯片118、 防焊层114与介电层106，以及填满芯片118与防焊层114所包围形成的空间124
综上所述，在本发明的封装制程与封装结构中，具有一介电层，其可与引脚 结合，且在其上可形成重配置线路，而可适用于具有不同形式焊垫的芯片。另外， 介电层及其上方的重配置线路层，亦可取代传统封装制程中的基板，使芯片可通过 重配置线路层与引脚电性连接。而且，本发明可通过辅助基板的设计，以实现多排
9脚与阵列型的封装架构，且在切割道无须存留金属层，因此可增加切割制程的刀具 的寿命。
虽然本发明已以较佳实施例揭示如上，然其并非用以限定本发明，任何熟习 此技艺者，在不脱离本发明的精神和范围内，当可作些许更动与润饰，因此本发明 的保护范围当以权利要求所界定的为准。
权利要求
1. 一种覆晶式四方扁平无引脚型态封装制程，包括提供一辅助基板；在该辅助基板上形成多个引脚；形成一介电层，以覆盖该辅助基板，且至少暴露出该些引脚的上表面；在该介电层上形成一重配置线路层，该重配置线路层包含多个焊垫以及多条连接该些焊垫和该些引脚的上表面的导线；形成一防焊层，覆盖该重配置线路层、该介电层与该些引脚，且该防焊层暴露出该些焊垫的表面；在该防焊层上形成一粘着层；提供一芯片，该芯片上具有凸块；以及通过该粘着层使该芯片贴附于该防焊层上，以使各该凸块分别与其中一个焊垫电性连接。
2. 如权利要求1所述的覆晶式四方扁平无引脚型态封装制程，其特征在于，还 包括形成一封装胶体，以包覆该芯片与该防焊层，以及填满该芯片与该防焊层所包 围形成的空间。
3. 如权利要求2所述的覆晶式四方扁平无引脚型态封装制程，其特征在于，还 包括移除该辅助基板，以裸露出该些引脚的下表面。
4. 如权利要求1所述的覆晶式四方扁平无引脚型态封装制程，其特征在于，该 辅助基板的材质包括高分子材料或金属。
5. 如权利要求1所述的覆晶式四方扁平无引脚型态封装制程，其特征在于，该 粘着层的材质包括环氧树脂或具双阶特性的热固性胶材。
6. 如权利要求1所述的覆晶式四方扁平无引脚型态封装制程，其特征在于，该 介电层的厚度约略等于或等于该些引脚的高度。
7. —种覆晶式四方扁平无引脚型态封装结构，包括 一介电层；多个引脚，配置在该介电层中，且暴露出其上表面与下表面； 一重配置线路层，配置在该介电层上，该重配置线路层包含多个焊垫以及多条连接该些焊垫和该些引脚的上表面的导线；一防焊层，覆盖该重配置线路层、该介电层与该些引脚，且该防焊层暴露出该些焊垫的表面；一粘着层，配置在该防焊层上；以及一芯片，该芯片上具有多个凸块，且通过该粘着层以贴附于该防焊层上，而 各该凸块分别与其中一个焊垫电性连接。
8. 如权利要求7所述的覆晶式四方扁平无引脚型态封装结构，其特征在于，还 包括一封装胶体，包覆该芯片与该防焊层，以及配置于该芯片与该防焊层所包围形 成的空间。
9. 如权利要求7所述的覆晶式四方扁平无引脚型态封装结构，其特征在于，该 介电层的上下表面与该些引脚的上下表面切齐。
10. 如权利要求7所述的覆晶式四方扁平无引脚型态封装结构，其特征在于， 该粘着层的材质包括环氧树脂或具双阶特性的热固性胶材。
全文摘要
本发明公开了一种覆晶式四方扁平无引脚型态封装制程。首先，提供一辅助基板。然后，在辅助基板上形成多个引脚。接着，形成一介电层，以覆盖辅助基板，且至少暴露出这些引脚的上表面。之后，在介电层上形成重配置线路层，而重配置线路层包含多个焊垫以及多条连接这些焊垫和这些引脚的上表面的导线。随后，形成一防焊层，覆盖重配置线路层、介电层与这些引脚，且防焊层暴露出这些焊垫的表面。继之，在防焊层上形成粘着层。之后，提供一芯片，芯片上具有凸块。而且，通过粘着层使芯片贴附于防焊层上，以使各凸块分别与其中一个焊垫电性连接。
文档编号H01L21/60GK101510519SQ20081000977
公开日2009年8月19日 申请日期2008年2月15日 优先权日2008年2月15日
发明者吴政庭, 林峻莹, 林鸿村, 陈煜仁 申请人:南茂科技股份有限公司