专利名称：自对准叠加双层多晶硅栅结构的制备方法
技术领域：
本发明涉及半导体集成电路制造领域，特别是涉及一种栅结构的制备工艺。
背景技术：
自对准叠加双层多晶硅栅结构(Self-alignment Stack Gate,简称SASG结构)用途较为广泛，例如EEPROM的特定区域就需要制备SASG结构。请参阅图1， SASG结构900包括上层的控制栅极930、中间的隔离薄膜920和下层的写入栅极910。其中双层栅极930、910均为多晶硅，隔离薄膜920为ONO (Oxide-Nitride-Oxide，氧化物-氮化物-氧化物)薄膜。SASG结构900的下方是栅氧化层(gate oxide)3和有源区(active area)l。
在SASG结构制备之前，硅片形态如图2a所示。有源区1包括硅衬底、外延层和其上的双阱等，有源区1上已经制备有STI(浅槽隔离)结构2。硅片上已经生长了栅氧化层3，并在栅氧化层上淀积了多晶硅4。多晶硅4将用于制备SASG结构的写入栅极。
请参阅图2b 图2g，传统的SASG结构的制备工艺包括如下步骤
第1步，请参阅图2b，在多晶硅4上涂光刻胶6。通常在多晶硅4和光刻胶6之间还涂有一层抗反射涂层(ARC) 5以减少不希望的反射。曝光显影后去除STI结构2上方的光刻胶以露出刻蚀窗口 100，保留其余区域的光刻胶6。刻蚀窗口 100用于制备SASG结构的写入栅极隔离区。 第2步，请参阅图2c，采用干法等离子体刻蚀工艺，在刻蚀窗口 100刻蚀掉抗反射涂层5和多晶硅4，在刻蚀掉薄薄的一层STI结构2后刻蚀停止，然后去除光刻胶6和抗反射涂层5。这一步定义出SASG结构的写入栅极隔离区911。刻蚀掉的STI结构2的深度可以等同于栅氧化层3的厚度。 第3步，请参阅图2d，采用化学气相淀积工艺，在硅片表面淀积ONO薄膜7，这一层薄膜7将用来为SASG结构的双层栅极作隔离。值得注意的是，在刻蚀窗口 100的侧壁(也是写入栅极隔离区911的边缘)上，ONO薄膜7形成侧墙71，侧墙71具有垂直(或近似于垂直)侧壁。 第4步，请参阅图2e，在硅片表面淀积多晶硅8，这一层多晶硅8将用于制备SASG结构的控制栅极。 第5步，请参阅图2f和图2g，在多晶硅8上涂光刻胶10，多晶硅8和光刻胶10之间还可有抗反射涂层9。曝光显影后去除STI结构2上方的光刻胶以露出刻蚀窗口 200，保留其余区域的光刻胶IO。 第6步，请参阅图2h，用干法等离子体刻蚀工艺，在刻蚀窗口 200刻蚀掉抗反射涂层9、多晶硅8和0N0薄膜7，直至0N0薄膜的水平底部被刻蚀掉露出STI结构2时刻蚀停止，然后去除光刻胶10和抗反射涂层9。 请参阅图2i，这是上述第1步至第4步过程中硅片的俯视图，图2b 图2e均是图2i的A-A位置的剖视图。为清楚起见，图2i上仅表示了有源区1、 STI结构2和刻蚀窗口 IOO，而省略了其他结构。刻蚀窗口 100以椭圆形示意，其完全落在STI结构2的范围内。写入栅极隔离区911就是刻蚀窗口 100的位置。值得注意的是，0N0薄膜7在刻蚀窗口 100
的一周侧壁上都形成侧墙71，而不仅仅局限于图2i中A-A剖切线的位置。 请参阅图2j，这是上述第5步至第6步过程中硅片的俯视图，图2f是图2j的A-A
位置的剖视图，图2g和图2h是图2j的B-B位置的剖视图。为清楚起见，图2j上仅表示了
有源区1、STI结构2、写入栅极隔离区911、光刻胶10和刻蚀窗口 200，而省略了其他结构。
光刻胶10贯穿硅片左右，覆盖着写入栅极隔离区911的中间部分，露出写入栅极隔离区911
的两端。刻蚀窗口 200贯穿硅片左右。 经过上述6步之后，SASG结构已制备完成，多晶硅4、8经刻蚀后分别是SASG结构900的写入栅极910和930， ONO薄膜7经刻蚀后是双层栅极930、910的隔离薄膜920。
上述SASG结构的制备过程中，由于第3步所淀积的ONO薄膜7在写入栅极隔离区911的一周边缘都形成了较高的垂直侧墙71，导致在第6步刻蚀时在写入栅极隔离区911的两端会有残留的ONO薄膜侧墙72。 ONO薄膜的残留侧墙72不止出现在图2j的B-B剖切线位置，而是出现在所有写入栅极隔离区911的一周侧壁与刻蚀窗口 200相重合的部分。侧墙72较高，其中的氮化硅会在其后各种工艺中成为缺陷(defect)，影响了 SASG结构的器件稳定性和相关工艺的工作窗口。 ONO薄膜的残留侧墙72很难清除，若试图以过刻蚀(over etch)来去除此处的残留侧墙72，则会刻穿有源区1上方的栅氧化层3，从而对有源区1产生等离子损伤。
发明内容
本发明所要解决的技术问题是提供一种SASG结构的制备方法，该方法可以显著改善SASG制备过程中的ONO薄膜残留的情况。 为解决上述技术问题，本发明自对准叠加双层多晶硅栅结构的制备方法是硅片的有源区1之间具有浅槽隔离结构2，硅片上生长有栅氧化层3，栅氧化层3上淀积有多晶硅4，所述方法包括如下步骤 第1步，在多晶硅4上涂光刻胶6，曝光显影后去除STI结构2上方的光刻胶6露出刻蚀窗口 100，保留其余区域的光刻胶6 ; 第2步，在刻蚀窗口 100刻蚀多晶硅4直至露出STI结构2，形成写入栅极隔离区911，去除光刻胶6 ; 第3步，在硅片表面淀积氧化硅11 ; 第4步，反刻该层氧化硅11直至该层氧化硅11的底部被完全刻蚀掉；
第5步，在硅片表面淀积ONO薄膜7 ;
第6步，在硅片表面淀积多晶硅8 ; 第7步，在多晶硅8上涂光刻胶10，曝光显影后去除浅槽隔离结构2上方的光刻胶10露出刻蚀窗口 200，保留其余区域的光刻胶10 ; 第8步，在刻蚀窗口 200刻蚀多晶硅8、 ONO薄膜7和残留的氧化硅111直至ONO薄膜7的底部被完全刻蚀掉，去除光刻胶10。 本发明在传统SASG制备工艺的基础上，在淀积ONO薄膜7之前增加了先淀积一层氧化硅11、再反刻该层氧化硅11的步骤。从而在写入栅极隔离区911的一周边缘都形成具有倾斜侧壁的残留的氧化硅侧墙111。残留的氧化硅侧墙111可以帮助ONO薄膜7在此处也形成具有倾斜侧壁的一周侧墙73，从而有利于SASG结构制备完成后尽可能完全地去除0N0薄膜7的残留。最终即使有部分氧化硅残留112和/或ONO薄膜残留74，由于是落在同是氧化硅的STI结构2上，也不会构成缺陷。
下面结合附图和实施例对本发明作进一步详细的说明
图1是SASG结构的简单示意图； 图2a 图2j是传统的SASG结构制备工艺各步骤的硅片示意 图3a 图3g是本发明SASG结构制备工艺各步骤的硅片示意图。
图中附图标记为l-有源区；2-STI结构；3_栅氧化层；4、8-多晶硅；5、9_抗反
射涂层；6、10-光刻胶；7-0N0薄膜；71、73_0N0薄膜的侧墙；72、74_0N0薄膜的残留侧墙；11-氧化硅；lll-氧化硅的首次残留侧墙；112-氧化硅的再次残留侧墙；100、200-刻蚀窗口 ；900-SASG结构；910-写入栅极；911-写入栅极隔离区；920-隔离薄膜；930-控制栅极。
具体实施例方式
在进行在SASG结构制备之前，硅片形态如图2a所示。有源区1包括硅衬底、外延层和其上的双阱等，有源区1上已经制备有STI(浅槽隔离)结构2。硅片上已经生长了栅氧化层3，并在栅氧化层上淀积了多晶硅4。多晶硅4将用于制备SASG结构的写入栅极。
本发明SASG结构的制备工艺包括如下步骤 第1步，请参阅图2b，在多晶硅4上涂光刻胶6。曝光显影后去除STI结构2上方的光刻胶以露出刻蚀窗口 100，保留其余区域的光刻胶6。刻蚀窗口 IOO用于制备SASG结构的写入栅极隔离区。 第2步，请参阅图2c，采用干法等离子体刻蚀工艺，在刻蚀窗口 100刻蚀掉多晶硅4，直至露出STI结构2时刻蚀停止。实际上，通常是在刻蚀掉一层薄薄的STI结构2之后刻蚀才停止。例如可在刻蚀STI结构2的刻蚀深度等于栅氧化层3的厚度时，刻蚀停止。这一步定义出SASG结构的写入栅极隔离区911。
第3步，请参阅图3a，在硅片表面淀积一层氧化硅11。 第4步，请参阅图3b，反刻该层氧化硅11直至该层氧化硅11的底部被完全刻蚀掉。反刻可以采用对氧化硅和多晶硅的选择比大于1的干法等离子体刻蚀工艺，即选择的刻蚀工艺对氧化硅的刻蚀速率大于对多晶硅的刻蚀速率。 反应条件可设为反应腔的压力为30 100mT(毫托)，上部电源功率设为800 1500w，偏转功率设为800 1500w，通入氟碳化合物气体(如CHF3， CF4等)流量为50 250sccm，通入氩气(Ar)为50 150sccm，通入氧气为4 10sccm。 氧化硅11的底部被完全刻蚀掉时，在写入栅极隔离区911的一周边缘仍有残留的氧化硅侧墙lll，氧化硅侧墙残留111具有倾斜侧壁。更具体地说，在写入栅极隔离区911的一周边缘的任意位置，残留的氧化硅侧墙lll的侧壁与刻蚀窗口 ioo底部的夹角e大于刻蚀窗口 IOO的侧壁与底部的夹角a 。夹角a通常是90度或近似90度。夹角P则明显大于90度。 第5步，请参阅图3c，在硅片表面淀积ONO薄膜7。
6
0N0薄膜7在写入栅极隔离区911的一周边缘有侧墙73， ONO薄膜侧墙73具有倾斜侧壁。正是由于本发明所增加的第3步、第4步，改善了 ONO薄膜侧墙73的形貌，使得ONO薄膜侧墙73开始具有倾斜侧壁(传统SASG制备工艺中，ONO薄膜侧墙71具有垂直侧壁)，便于后续工艺的去除。 更具体地说，在写入栅极隔离区911的一周边缘的任意位置，ONO薄膜的侧墙73的侧壁与刻蚀窗口 IOO的底部的夹角Y2明显大于90度，夹角Y2等于或近似于夹角13。而在传统SASG制备工艺的第3步中，ONO薄膜的侧墙71的侧壁与刻蚀窗口 100的底部的夹角Yl为90度或近似于90度，夹角Yl等于或近似于夹角a。夹角Y2大于夹角Yl。
第6步，请参阅图3d，在硅片表面淀积多晶硅8，这一层多晶硅8将用于制备SASG结构的控制栅极。 第7步，请参阅图3e，在多晶硅8上涂光刻胶10。曝光显影后去除STI结构2上方的光刻胶以露出刻蚀窗口 200，保留其余区域的光刻胶10。 第8步，请参阅图3f ，用干法等离子体刻蚀工艺，在刻蚀窗口 200刻蚀掉多晶硅8、0N0薄膜7和第4步残留的氧化硅侧墙lll，直至ONO薄膜的水平底部被刻蚀掉露出STI结构2时刻蚀停止。然后去除光刻胶。 上述第1步至第6步过程中硅片的俯视图请参阅图2i，图3a 图3d均是图2i的A-A位置的剖视图。为清楚起见，图2i上仅表示了有源区l、STI结构2和刻蚀窗口 IOO，而省略了其他结构。刻蚀窗口 100以椭圆形示意，其完全落在STI结构2的范围内。写入栅极隔离区911就是刻蚀窗口 100的位置。值得注意的是，氧化硅11在写入栅极隔离区911的一周侧壁上都有残留的侧墙111，0N0薄膜7也在写入栅极隔离区911的一周侧壁上都形成侧墙73，而不仅仅局限于图2i中A-A剖切线的位置。 上述第7步至第8步过程中硅片的俯视图请参阅图2j，图3e是图2j的A_A位置的剖视图，图3f和图3g是图2j的B-B位置的剖视图。为清楚起见，图2j上仅表示了有源区1、STI结构2、写入栅极隔离区911、光刻胶10和刻蚀窗口 200，而省略了其他结构。光刻胶10贯穿硅片左右，覆盖着写入栅极隔离区911的中间部分，露出写入栅极隔离区911的两端。刻蚀窗口 200贯穿硅片左右。 经过上述8步之后，SASG结构已制备完成，多晶硅4、8经刻蚀后分别是SASG结构900的写入栅极910和930， 0N0薄膜7经刻蚀后是双层栅极930、910的隔离薄膜920。
本发明中，第4步首次残留的氧化硅侧墙111经第8步刻蚀后可能会留下再次残留的氧化硅侧墙112，也可能被完全刻蚀掉。第5步淀积的0N0薄膜的侧墙73经第8步刻蚀后可能会留下残留的0N0薄膜侧墙74，也可能被完全刻蚀掉。即使在有残留的情况下，由于ONO薄膜侧墙残留74较低，其中的氮化硅已被完全刻蚀掉，仅留下部分氧化硅。仅留下氧化硅的0N0薄膜侧墙残留74与氧化硅侧墙的再次残留112均落在了 STI结构2的上方，STI结构2也是氧化硅，因此这些残留在其后各种工艺中均不会成为缺陷。
通常在所述方法的第1步中，多晶硅4和光刻胶6之间还有一层抗反射涂层5。所述方法的第2步中，在刻蚀窗口 100刻蚀抗反射涂层5和多晶硅4直至露出浅槽隔离结构2，去除光刻胶6和抗反射涂层5。所述方法的第7步中，在多晶硅8和光刻胶10之间还有一层抗反射涂层9。所述方法的第8步中，在刻蚀窗口 200刻蚀抗反射涂层9、多晶硅8、0N0薄膜7和残留的氧化硅11直至0N0薄膜7的底部被完全刻蚀掉，去除光刻胶10和抗反射涂层9。 综上所述，本发明SASG结构的制备方法在传统工艺的基础上，在淀积0N0薄膜7之前增加了淀积氧化硅11、反刻氧化硅11的步骤，在写入栅极隔离区911的一周边缘留下了一周具有倾斜侧壁的残留111。这使其后的淀积0N0薄膜7在写入栅极隔离区911的一周边缘也形成一周具有倾斜侧壁的侧墙73，为尽可能彻底去除0N0薄膜7的侧墙带来了极大的便利。采用本发明所述方法制备的SASG结构，即便有部分氧化硅残留112和/或0N0薄膜残留74，由于同落在氧化硅的STI结构2上，在后续工艺中也不会成为缺陷。本发明所述SASG结构的制备方法实乃对现有工艺的一大改进。
8
权利要求
一种自对准叠加双层多晶硅栅结构的制备方法，硅片的有源区(1)之间具有浅槽隔离结构(2)，硅片上生长有栅氧化层(3)，栅氧化层(3)上淀积有多晶硅(4)，其特征是所述方法包括如下步骤第1步，在多晶硅(4)上涂光刻胶(6)，曝光显影后露出刻蚀窗口(100)，保留其余区域的光刻胶(6)；第2步，在刻蚀窗口(100)刻蚀多晶硅(4)直至露出浅槽隔离结构(2)，形成写入栅极隔离区(911)，去除光刻胶(6)；第3步，在硅片表面淀积氧化硅(11)；第4步，反刻该层氧化硅(11)直至该层氧化硅(11)的底部被完全刻蚀掉；第5步，在硅片表面淀积ONO薄膜(7)；第6步，在硅片表面淀积多晶硅(8)；第7步，在多晶硅(8)上涂光刻胶(10)，曝光显影后露出刻蚀窗口(200)，保留其余区域的光刻胶(10)；第8步，在刻蚀窗口(200)刻蚀多晶硅(8)、ONO薄膜(7)和残留的氧化硅(111)直至ONO薄膜(7)的底部被完全刻蚀掉，去除光刻胶(10)。
2. 根据权利要求1所述的自对准叠加双层多晶硅栅结构的制备方法，其特征是所述 方法的第2步中，刻蚀多晶硅(4)直至浅槽隔离结构(2)的刻蚀深度等于栅氧化层(3)的 厚度时，刻蚀停止。
3. 根据权利要求1所述的自对准叠加双层多晶硅栅结构的制备方法，其特征是所述 方法的第4步中，反刻氧化硅(11)采用对氧化硅和多晶硅的选择比大于1的干法等离子体 刻蚀工艺。
4. 根据权利要求3所述的自对准叠加双层多晶硅栅结构的制备方法，其特征是所述 方法的第4步中，反应腔的压力为30 lOOmT，上部电源功率设为800 1500w，偏转功率 设为800 1500w，通入氟碳化合物气体流量为50 250sccm，通入氩气为50 150sccm， 通入氧气为4 10sccm。
5. 根据权利要求1所述的自对准叠加双层多晶硅栅结构的制备方法，其特征是所述 方法的第4步中，氧化硅(11)的底部被完全刻蚀掉时，在写入栅极隔离区(911)的一周边 缘仍有残留的氧化硅侧墙(lll)，所述氧化硅侧墙(111)具有倾斜侧壁。
6. 根据权利要求1所述的自对准叠加双层多晶硅栅结构的制备方法，其特征是所述 方法的第5步中，ONO薄膜(7)在写入栅极隔离区(911)的一周边缘都有侧墙(73)，所述 ONO薄膜侧墙(73)具有倾斜侧壁。
7. 根据权利要求1所述的自对准叠加双层多晶硅栅结构的制备方法，其特征是所述 方法的第8步中，0N0薄膜(7)的底部被完全刻蚀掉时，在写入栅极隔离区(911)的一周边 缘与刻蚀窗口 (200)相重合的部分仍有残留的氧化硅侧墙(112)和/或残留的ONO薄膜侧 墙(74)。
8. 根据权利要求1所述的自对准叠加双层多晶硅栅结构的制备方法，其特征是所述 方法的第1步中，在多晶硅(4)和光刻胶(6)之间还有一层抗反射涂层(5);所述方法的第 2步中，在刻蚀窗口 (100)刻蚀抗反射涂层(5)和多晶硅(4)直至露出浅槽隔离结构(2)， 去除光刻胶(6)和抗反射涂层(5);所述方法的第7步中，在多晶硅(8)和光刻胶(10)之间还有一层抗反射涂层(9);所述方法的第8步中，在刻蚀窗口 (200)刻蚀抗反射涂层(9)、 多晶硅(8)、 0N0薄膜(7)和残留的氧化硅(111)直至0N0薄膜(7)的底部被完全刻蚀掉， 去除光刻胶(10)和抗反射涂层(9)。
9. 根据权利要求1所述的自对准叠加双层多晶硅栅结构的制备方法，其特征是所述 刻蚀窗口 (100)与写入栅极隔离区(911)的位置重合，刻蚀窗口 (100)的一周均在浅槽隔 离结构(2)的范围之内。
10. 根据权利要求1所述的自对准叠加双层多晶硅栅结构的制备方法，其特征是所述 刻蚀窗口 (200)横向贯穿硅片的有源区(1)、浅槽隔离结构(2)的上方。
全文摘要
本发明公开了一种自对准叠加双层多晶硅栅结构的制备方法，在传统SASG制备工艺的基础上，增加了淀积ONO薄膜(7)之前先淀积一层氧化硅(11)、再反刻该层氧化硅(11)的步骤。从而在写入栅极隔离区(911)的一周边缘形成一周具有倾斜侧壁的氧化硅侧墙残留(111)。该氧化硅侧墙残留(111)可以帮助ONO薄膜(7)在此处形成一周也具有倾斜侧壁的侧墙(73)，从而有利于SASG结构制备过程中尽可能完全地去除ONO薄膜(7)的残留。最终即使有部分氧化硅残留(112)和/或ONO薄膜残留(74)，由于是落在同是氧化硅的STI结构(2)上，也不会构成缺陷。
文档编号H01L21/8247GK101740520SQ200810043950
公开日2010年6月16日 申请日期2008年11月20日 优先权日2008年11月20日
发明者吕煜坤, 孙娟 申请人:上海华虹Nec电子有限公司