专利名称：结构以及集成电路制造方法
技术领域：
本发明通常涉及SIT (侧壁图像转移)方法，以及更具体而言，涉及 用于形成多个线宽的SIT方法。
背景技术：
在现有技术中，可以使用常规光刻方法形成大于或等于与光刻方法有 关的最小CD (临界尺寸)的第一线宽，或可以使用SIT方法形成小于CD 的笫二线宽。因此，需要用于同时形成大于和小于CD的多个线宽的方法。发明内容本发明提供了一种结构制造方法，包括提供一种结构，所述结构包括 (a)记忆层，以及(b)在所述记忆层的顶上的侧壁图像转移(SIT)层； 构图所述SIT层，产生SIT区域，其中所述构图包括光刻方法；使用所述 SIT区域作为掩模定向蚀刻所述记忆层，产生第一记忆区域；以及沿参考 方向以缩进距离D缩进所述SIT区域的侧壁，产生包括所述侧壁的SIT部 分，其中所述缩进距离D小于与所述光刻方法有关的临界尺寸CD，其中 所述第一记忆区域包括沿所述参考方向的第一尺寸W2和笫二尺寸W3， 并且其中CD<W2<2D<W3。本发明提供了用于同时形成大于和小于CD的多个线宽的方法。
图l-l4A示例了根据本发明的实施例形成笫一半导体结构；以及图15-23示例了根据本发明的实施例形成第二半导体结构。
具体实施方式
根据本发明的实施例，图l-14A (透视图)示例了制造集成电路单元 100。可以从图1的单元100开始集成电路单元100的制造，图1的单元 100包括(i)栅极电极层110， (ii)在栅极电极层110的顶上的记忆层 120，以及(iii)在记忆层120的顶上的SIT(侧壁图像转移)层130。应该 注意，在晶片上形成栅极电极层110，但为简单起见未示出晶片。在一个 实施例中，栅极电极层110包括多晶硅，记忆层120包括氮化硅，以及SIT 层130包括Si02 (二氧化硅)。接下来，参考图2,在一个实施例中，在SIT层130的顶上形成光致 抗蚀剂层210。可以通过将光致抗蚀剂材料旋涂施加到图1的集成电路单 元100的顶上来形成光致抗蚀剂层210。接下来，在一个实施例中，使用常规光刻方法构图光致抗蚀剂层210, 产生构图的光致抗蚀剂层210，，如图3所示。参考图3,假设W1和W2是构图的光致抗蚀剂层210，的两个尺寸。 应该注意，Wl和W2大于CD (临界尺寸)，临界尺寸是在半导体器件/ 电路制造期间实际形成而无任何变形或扭曲的几何特征(互连线、接触、 沟槽等的宽度)的最小尺寸。应当注意，临界尺寸与图3所描迷的构图方 法有关。接下来，参考图3，在一个实施例中，在SIT层130的定向蚀刻期间 使用构图的光致抗蚀剂层210，作为掩模，产生SIT区域130，，如图4所示。 该定向蚀刻方法可以是RIE (反应离子蚀刻)方法。接下来，参考图4,在一个实施例中，使用湿法蚀刻方法去除构图的 光致抗蚀剂层210，，产生图5的单元100。接下来，参考图5，在一个实施例中，在记忆层120的定向蚀刻期间 使用SIT区域130，作为掩模，产生记忆区域120，，如图6所示。该蚀刻方 法可以是RIE方法。接下来，参考图6，在一个实施例中，使用例如COR (化学氧化物去除)的方法，各向同性蚀刻SIT区域130，，产生SIT区域130"，如图7所示。参考图7，应该注意，记忆区域120，的部分125和部分126分别具有 宽度W1和W2。作为COR方法的结果，D是SIT区域130"的侧壁从其 初始位置缩进的距离。假设D<W1<W2<2D<W3，其中W3是记忆区域120， 的部分127的宽度。还假设D〈CD。结果，COR方法仅在记忆区域120， 的部分127上产生SIT区域130'(图6)的SIT部分130"，如图7所示。 例如，CD-10nm(纳米)，Wl=14nm， W2=16nm， W3=30nm以及D=9nm。接下来，参考图8，在一个实施例中，在图7的单元100的顶上形成 保护层810。保护层810可以包括聚合物。示例地，通过在图7的单元100 的顶上旋涂施加聚合物形成保护层810。接下来，在一个实施例中，如图9所示，回蚀刻保护层810以便将SIT 区域130，，的顶表面暴露到周围环境。该蚀刻方法可以是湿法蚀刻或RIE 方法。在一个实施例中，蚀刻方法对于SIT区域130"具有选择性。如图 9所示，在该蚀刻工艺之后，图8的保护层810的剩余部分称为保护层810，。 在该蚀刻工艺之后，必须保留保护层810，所保护的记忆层120，(图7)。接下来，参考图9，在一个实施例中，去除SIT区域130"。可以使用 湿法蚀刻方法去除SIT区域130",在保护层810，中产生孔1010，如图10 所示。在一个实施例中，该湿法蚀刻方法对于保护层810，和记忆区域120， 是选择性的，以〗更通过孔1010将记忆区域120，的顶表面121，(还可以在 图7中观察)暴露到周围环境。接下来，参考图IO，在一个实施例中，在记忆区域120，的定向蚀刻期 间使用保护层810，作为阻挡掩模，产生孔1010，以及记忆区域120",如图 11所示。更具体而言，使用RIE方法蚀刻记忆区域120，(图10)以便通 过孔1010，(图11)将栅极电极层110的顶表面111暴露到周围环境。接下来，参考图u，在一个实施例中，去除保护层810',产生图12 的单元IOO。更具体而言，通过湿法蚀刻方法去除保护层810，。接下来，参考图12，在一个实施例中，进一步构图记忆区域120"，产生记忆区域120"，，如图13所示。更具体而言，可以使用光刻以及蚀刻 方法构图记忆区域120"。该构图去除了记忆区域120"的不需要的部分。接下来，参考图13，在一个实施例中，在栅极电极层110的定向蚀刻 期间使用记忆区域120"，作为阻挡掩模，产生构图的栅极电极区域110，， 如图14所示。示例地，可以^使用RIE方法蚀刻栅^f及电极层110。接下来，参考图14，在一个实施例中，使用湿法蚀刻方法去除记忆区 域120，"，产生图14A的单元100的构图的栅极电极区域110'。作为从图l到图14A的制造方法的结果，构图的栅极电极层110，的部 分115、部分116以及部分117分别具有宽度Wl， W2和D。如上迷所述， 宽度D小于临界尺寸。另外，宽度W1和W2大于CD。换言之，图l-14A的制造方法形成了这样的构图的栅极电极区域110，，其具有大于和小 于CD的不同的尺寸。在一个实施例中，可以使用部分115来形成pFET (未示出)的栅极电极，可以使用部分116来形成接触，以及使用部分117 来形成nFET (未示出)的栅极电极。总之，图1 - 14A的制造方法提供了这样的图14A的单元100，其具 有大于和小于CD ( W1>CD, W2>CD， D<CD)的尺寸。可以使用这些部分用于不同的目的。图15-20(透视图)示例了根据本发明的实施例的集成电路单元1500 的制造方法。更具体而言，参考图15,制造方法可以从提供栅极电极层1510 开始。栅极电极层1510可以包括多晶硅。应当注意，在晶片上形成栅极电 极层1510，但为简单起见未示出晶片。接下来，参考图16，在一个实施例中，在栅极电极层1510的顶上形 成芯轴(mandrel)层1610。可以通过在栅极电极层1510的顶上的Si02 的CVD (化学气相淀积)形成芯轴层1610。接下来，在一个实施例中，构图芯轴层1610,产生芯轴区域1610a和 1610b,如图17所示。更具体而言，可以使用光刻和蚀刻方法构图芯轴层 1610。应当注意，尺寸W5是在芯轴区域1610a与1610b之间的距离。尺寸W5大于与上述光刻方法相关的CD。接下来，参考图18,在一个实施例中，在图17的单元1500的顶上形 成间隔物层1810。间隔物层1810可以包括氮化硅。在一个实施例中，通 过在图17的单元1500的顶上的氮化硅的CVD形成间隔物层1810，使氮 化硅材料覆盖所有的芯轴区域1610a和1610b。接下来，在一个实施例中，各向异性回蚀刻间隔物层1810，分别在芯 轴区域1610a和1610b的侧壁上产生间隔物区域1810a和1810b，如图19 所示。更具体而言，可以使用RIE方法蚀刻间隔物层1810。应该注意，尺寸W5是间隔物区域1810a和1810b的宽度。在一个实 施例中，进行该回蚀刻方法使D5〈CD，和W5〈2xD5。条件W5<2xD5可 以确保两个间隔物区域1810a和1810b彼此保持直接物理接触。例如，CD =10nm， W5 = 14腿以及D5-8nm。接下来，参考图19，在一个实施例中，去除芯轴区域1610a和1610b， 产生图20的单元1500。更具体而言，可以使用湿法蚀刻方法去除芯轴区 域1610a和1610b。该湿法蚀刻方法对于间隔物区域1810a和1810b是选 择性的。接下来，参考图20，在一个实施例中，在栅极电极层1510的定向蚀 刻期间使用间隔物区域1810a和1810b作为掩模，产生栅极电极区域1510a 和1510b,如图21所示。可以使用RIE方法构图栅极电极层1510。接下来，参考图21,在一个实施例中，去除间隔物区域1810a和1810b， 产生图22的单元1500。更具体而言，可以使用湿法蚀刻方法去除间隔物 区域1810a和1810b。接下来，参考图22,在一个实施例中，使用光刻和蚀刻方法进一步构 图栅极电极区域1510a和1510b，产生图23的栅极电极区域1510，。该进 一步的构图去除了间隔物区域1810a和1810b的不需要的部分。接下来，在一个实施例中，可以在图23的栅极电极区域1510，的不同 的部分上进行附加的制造步骤以形成不同的半导体器件(未示出)。总之，图15 - 23的制造方法提供了图23的单元1500，其具有大于和小于CD ( W5>CD和D5<CD )的不同尺寸的不同部分。可以使用这些单 元用于不同的目的。虽然在此描述了本发明的特定的实施例用于示例的目的，但是许多修 改和改变对于本领域的技术人员将变得显而易见。因此，旨在所附权利要 求涵盖落入本发明的精神和范围内的所有这样的修改和改变。
权利要求
1.一种结构制造方法，包括以下步骤提供一种结构，所述结构包括(a)记忆层，以及(b)侧壁图像转移(SIT)层，在所述记忆层的顶上；构图所述SIT层，产生SIT区域，其中所述构图包括光刻方法；使用SIT区域作为掩模定向蚀刻所述记忆层，产生第一记忆区域；以及沿参考方向以缩进距离D缩进所述SIT区域的侧壁，产生包括所述侧壁的SIT部分，其中所述缩进距离D小于与所述光刻方法有关的临界尺寸CD，其中所述第一记忆区域包括沿所述参考方向的第一尺寸W2和第二尺寸W3，以及其中CD＜W2＜2D＜W3。
2. 根据权利要求1的方法，还包括，在进行所述缩进之后，将所述 SIT部分的所述侧壁的图像转移到所述第一记忆区域，产生第二记忆区域。
3. 根据权利要求2的方法，其中所述转移包括 在所述笫一记忆区域和所述SIT部分的顶上形成保护层；然后 回蚀刻所述保护层，将所述SIT部分的顶表面暴露到周围环境，其中所述回蚀刻对于SIT部分具有选择性；然后去除所述SIT部分，使所述去除对于所述蚀刻的保护层和所述第一记 忆区域具有选择性；然后使用所述蚀刻的保护层作为阻挡掩^^莫定向蚀刻所述第一记忆区域，产 生所述第二记忆区域；以及然后去除所述蚀刻的保护层。
4. 根据权利要求3的方法，其中定向蚀刻所述第一记忆区域包括所述第一记忆区域的反应离子蚀刻(RIE)。
5. 根据权利要求3的方法，其中所述保护层包括聚合物。
6. 根据权利要求2的方法，其中所述第二记忆区域包括封闭的环路。
7. 根据权利要求6的方法，还包括构图所述第二记忆区域，使所述封 闭的环路开方文。
8. 根据权利要求l的方法，其中所述SIT区域还包括沿参考方向的第三尺寸Wl,并且 其中CD<W1<W2。
9. 根据权利要求1的方法，其中所述缩进包括对所述SIT区域进行的 化学氧化物去除(COR)方法。
10. 根据权利要求l的方法，其中所述记忆层包括氮化硅。
11. 根据权利要求1的方法，其中所述SIT层包括介质材料。
12. —种集成电路单元制造方法，包括以下步骤提供一种结构，所述结构包括(a) 将构图的层，以及(b) 芯轴层，在所述将构图的层的顶上； 构图所述芯轴层，产生第一芯轴区域和第二芯轴区域，其中构图所述芯轴层包括光刻方法，其中所述第一芯轴区域的第一側壁和所述第二芯轴区域的第二侧壁基本上彼此平行，其中所述第一侧壁限定了与所述第一侧壁垂直的参考方向，以及 其中在所述笫 一侧壁与第二侧壁之间沿所述参考方向的芯轴距离W5大于与所述光刻方法有关的临界尺寸CD;以及在所述第一芯轴区域的所述第一侧壁上形成笫一间隔物区域和在所述 第二芯轴区域的所述第二侧壁上形成笫二间隔物区域，其中所述第一和第二间隔物区域跨过距离为所述芯轴距离W5的 距离彼此直接物理接触，以及其中沿所述参考方向的所述第一和第二间隔物区域的宽度D5小 于所述CD并满足公式2xD5>W5。
13. 根据权利要求12的方法，其中形成所述第一和第二间隔物区域包括在所述第一和第二芯轴区域和所述将构图的层的顶上形成间隔物层； 以及然后直接回蚀刻所述间隔物层，产生所述第 一 和第二间隔物区域。
14. 根据权利要求12的方法，还包括将所迷第一和第二间隔物区域的 图像转移到所述将构图的层，产生构图的区域，其中所述构图的区域是进 行了所述转移之后所述将构图的层的剩余部分。
15. 根据权利要求14的方法，其中所述转移包括 去除所述第一和第二芯轴区域，以便通过由去除所述第一和第二芯轴区域所产生的空间将所迷将构图的层暴露到周围环境；然后使用所述第一和第二间隔物区域作为掩模定向蚀刻所述将构图的层，产生所述构图的区域；以及然后去除所迷第一和第二间隔物区域。
16. 根据权利要求15的方法，其中所述构图的区域包括两个封闭的环路。
17. 根据权利要求16的方法，还包括构图所迷构图的区域，使所述两 个封闭的环路开放。
18. 根据权利要求12的方法，其中所迷将构图的层包括多晶硅。 19，根据权利要求12的所述方法，其中所述芯轴层包括二氧化硅。 20.根据权利要求12的所述方法，其中所述第一和笫二间隔物区域包括氮化硅。
全文摘要
本发明涉及一种结构和集成电路制造方法。一种用于同时形成多个线宽的方法，其中所述多个线宽中的一个小于采用常规光刻方法可得到的线宽。所述方法包括提供一种结构，所述结构包括记忆层和在所述记忆层的顶上的侧壁图像转移(SIT)层。然后，构图所述SIT层，产生SIT区域。然后，在所述记忆层的定向蚀刻期间使用所述SIT区域作为阻挡掩模产生第一记忆区域。然后，沿参考方向以缩进距离D缩进所述SIT区域的侧壁，产生SIT部分。所述构图包括光刻方法。所述缩进距离D小于与所述光刻方法有关的临界尺寸CD。所述SIT区域包括沿所述参考方向的第一尺寸W2和第二尺寸W3，其中CD＜W2＜2D＜W3。
文档编号H01L21/02GK101256939SQ200810080839
公开日2008年9月3日 申请日期2008年2月21日 优先权日2007年2月28日
发明者C·W·科布格尔三世, D·V·霍拉克, J·G·高迪亚罗, M·C·哈基, 古川俊治 申请人:国际商业机器公司