专利名称：四方扁平无引脚型态封装结构以及导线架的制作方法
技术领域：
本发明是有关于一种芯片封装结构，且特别是有关于一种四方扁平无引脚
型态封装(quad flat non-leaded package, QFN package)结构以及导线架。
背景技术：
在半导体产业中，集成电路(integmted circuits, IC)的生产主要可分为三个阶段集成电路的设计(IC design)、集成电路的制作(IC process)及集成电路的封装(IC package)。
在集成电路的封装中，裸芯片是先经由晶圆(wafer)制作、电路设计、掩模制作以及切割晶圆等步骤而完成，而每一颗由晶圆切割所形成的裸芯片，经由裸芯片上的焊垫(bonding pad)与封装基材(substrate)电性连接，再以封装胶体(molding compound)将裸芯片加以包覆，以构成 一 芯片封装(chip package)结构。封装的目的在于，防止裸芯片受到外界温度、湿气的影响以及杂尘污染，并提供裸芯片与外部电路之间电性连接的媒介。
请参考图1A，其绘示现有的一种四方扁平无引脚(quad flat non-leaded，QFN)型态的封装结构(以下简称QFN封装结构)的剖面示意图。现有QFN封装结构IOO包括一芯片110、 一芯片座(die pad)122、多个引脚(lead)124、多个焊线(bonding wire) 130与一封装胶体(molding compound) 140。其中，每一个引脚124具有上表面123a与对应的一下表面123b，而这些引脚124环绕芯片座122配置。芯片110配置于芯片座122上，且芯片110可借由这些焊线130的其中的一而电性连接至这些引脚124的其中的一。另外，封装胶体140包覆芯片110、这些焊线130、芯片座122与各个引脚124的一部分。
而且，如图1B与图1C所示，其分别绘示图1的QFN封装结构的底视图与立体图。现有QFN封装结构100的引脚124的下表面123b暴露于封装胶体140之外，且引脚124切齐于封装胶体140的四边的侧缘(如图1B的虚线所围
3区域150所示)，以作为芯片封装结构对外的接点。
然而，目前的芯片封装结构的引脚是切齐于封装胶体的四方，因此在后续
的上板制程中，焊料(solder paste)与芯片封装结构接触的面积仅包含芯片封装结构的底部面积，其会使得上板制程的可靠度受限而无法提升。而且，此种芯片封装结构也容易造成切割刀具的使用寿命降低。由上述可知，现有芯片封装结构实有进一步改进的必要性。
发明内容
有鉴于此，本发明的目的就是在提供一种四方扁平无引脚型态封装结构，能够提升后续的上板制程的可靠度，且可避免切割刀具的受损以及提高其使用寿命。
基于上述目的，本发明提出一种四方扁平无引脚型态封装结构，包括芯片座、多个引脚、芯片以及封装胶体。其中，芯片座具有一顶面以及相对应的一底面，而多个引脚环绕芯片座配置，且每一个引脚的末端外缘具有一凹部。芯片配置在芯片座的顶面上，且与这些引脚电性连接。另外，封装胶体包覆芯片、部分的这些引脚与芯片座，且封装胶体填充于相邻的引脚之间。
依照本发明的实施例所述的四方扁平无引脚型态封装结构，上述的封装胶体还包括配置于这些引脚的凹部。
依照本发明的实施例所述的四方扁平无引脚型态封装结构，上述的每一个引脚的凹部为圆弧形凹部。
依照本发明的实施例所述的四方扁平无引脚型态封装结构，上述的芯片座的底面具有一多层阶梯状的第一开口及/或邻近芯片座的至少一引脚的一端具有一多层阶梯状的第二开口。
依照本发明的实施例所述的四方扁平无引脚型态封装结构，可进一步包括一粘着层，其配置在芯片与芯片座之间。其中，粘着层的材料例如是银胶。
依照本发明的实施例所述的四方扁平无引脚型态封装结构，可进一步包括多条焊线，其分别连接芯片与引脚的一端。其中，封装胶体的材质为高分子。
本发明另提出一种导线架，其包括芯片座、多个引脚、多条切割道。这些引脚环绕在芯片座的周围，每一条切割道连接部分的引脚。其中，每一个引脚与每一条切割道交接处具有贯孔。
由于本发明的引脚的末端外缘具有凹部的特殊设计，因此可提升后续的上 板制程的可靠度，且可避免切割刀具的受损以及提高其使用寿命。另外，在芯 片座的底面及/或邻近芯片座的至少一引脚的一端还可具有多层阶梯状的开口， 其可增加与封装胶体接触的面积，进而可避免因水气或污染物的侵入，或是封 装胶体破裂而影响封装结构的可靠度。
为让本发明的上述目的、特征和优点能更明显易懂，以下结合附图对本发 明的具体实施方式
作详细说明，其中
图1A所绘示为现有的一种四方扁平无引脚型态的封装结构的剖面示意图。
图1B所绘示为图1的四方扁平无引脚型态封装结构的底视图。
图1C所绘示为图1的四方扁平无引脚型态封装结构的立体图。 图2A为依照本发明的一实施例所绘示的四方扁平无引脚型态封装结构的 剖面示意图。
图2B为绘示图2A的四方扁平无引脚型态封装结构的底视图。 图2C为图2A的部分放大的放大上视平面图。
图3为依照本发明的另一实施例所绘示的四方扁平无引脚型态封装结构的 底视图。
图4A、图4B与图4C所绘示为本发明的芯片座与引脚的剖面示意图。 图5所绘示为本发明的芯片座与引脚未切割前的示意图。
主要元件符号说明 100: QFN封装结构 110、 206:芯片 122、 202:芯片座 123a:上表面 123b:下表面124、 204:引脚
130:焊线
140、 208:封装胶体 150、 250:虚线所围区域 201a:顶面 201b:底面
205:凹部 210:焊垫 212:粘着层 214:焊线
222、 224:开口 502:贯孔
具体实施例方式
以下将列举多个封装结构以进一步说明本发明，但这些例子并非用以限定 本发明的范围。
图2A为依照本发明的一实施例所绘示的四方扁平无引脚型态封装结构的 剖面示意图。图2B为绘示图2A的底视图。
请参考图2A与图2B，本实施例的封装结构包括芯片座202、多个引脚204、 芯片206以及封装胶体208。其中，芯片座202具有一顶面201a以及对应的一 底面201b，而这些引脚204环绕在此芯片座202的周围进行配置。芯片座202 与这些引脚204的材料例如是铜、铜合金、镍铁合金等金属材料。
在芯片206上可配置有多个焊垫210(bonding pad)，而芯片206是配置在 芯片座202的顶面201a。在一实施例中，在芯片206与芯片座202之间可配置 有一粘着层212，而芯片206可借由此粘着层212而贴附在芯片座202上。此 粘着层212的材料例如是银胶(siWerpaste)。另外，本实施例的封装结构还可包 括多条焊线214。每一条焊线214为连接芯片206的焊垫210与这些引脚204 的一端，以使芯片206电性连接这些引脚204的其中之一。焊线214的材质例 如是金或其他合适的导电材料。
6另外，封装胶体208则是包覆芯片206、部分的引脚204与芯片座202， 并暴露出芯片座202的底面201b以及引脚204的下表面。封装胶体208的材 质为环氧树脂或其他合适的高分子材料。
特别要注意的是，本实施例的引脚204的末端外缘具有一凹部205，其如 图2B的虚线所围的区域250所示。凹部205可例如是利用冲压(punch)方式所 形成。另外，引脚204的凹部205可例如是圆弧状凹部，当然，本发明不限定 凹部205的尺寸及形状，因此任何些微的变化均可视为未脱离本发明所涵盖的 范围。而且，请参考图2C，其为图2A的部分放大250的放大上视平面图。如 图2C所示，封装胶体208可填充于相邻的引脚204之间。
因此，相较于现有的封装结构，在后续的上板制程中，焊料(solder paste) 与封装结构接触的面积除了封装结构的底部面积外，还可包括本实施例的引脚 的侧边面积。如此一来，于回焊(reflow)步骤时，焊料会因虹吸现象而流至引脚 的侧边，以提升后续的上板制程的可靠度。
在另一实施例中，如图3所示，在引脚204的凹部205可进一步配置有封 装胶体208。因此，本实施例的封装结构的特殊设计，有助于避免切割刀具的 受损以及提高其使用寿命。
在又一实施例中，请参照图4A、图4B与图4C，其绘示本发明的芯片座 与引脚的剖面示意图。为了便于说明，图式中仅绘示出芯片座、引脚与封装胶 体，而省略绘示出其他构件，且以图l来做进一步说明。
如图4A所示，在芯片座202的底面201b可具有一开口 222，此开口222 为多层阶梯状的开口，亦即是指开口 222为两层或两层以上的阶梯状开口。承 上述，相较于现有的封装结构，这样的设计可进一步增加与封装胶体接触的面 积。换句话说，其可使水气或污染物进入到封装结构内部的元件区域的路径增 加，或是使封装胶体的破裂路径增加，如此可避免因水气或污染物的侵入，或 是封装胶体破裂而影响封装结构的可靠度。另外，如图4B所示，在邻近芯片 座202的至少一引脚204的一端亦可具有一开口 224，开口 224亦为多层阶梯 状的开口。如图4C所示，在芯片座202的底面201b与邻近芯片座202的至少 一引脚204的一与尺寸做限制。
接下来，为了使本领域具有通常知识者能具体实施本发明，特以多个实施 例具体详细说明本发明的具有凹部的引脚的制作方法。
以图2A的结构为例，其制造方法为在完成现有的封胶制程之后，接着
利用冲压(punch)方式去除引脚204末端的一部份，以形成凹部205。其中，现 有的封胶制程为本领域具有通常知识者所熟知，故于此不再赘述。
另外，以图3的结构为例，其制造方法为对导线架501的金属材料层进 行图案化制程，以形成芯片座202、引脚204与切割道503，其中每一条切割 道503连接部分的引脚204。接着，利用蚀刻或冲压等步骤，于引脚204及切 割道503中形成一贯孔502(如图5所示)。然后，依序进行粘晶、打线、封胶、 切割等步骤，即可形成图3的结构。其中，上述的粘晶、打线、封胶等步骤为 本领域具有通常知识者所熟知，故于此不再赘述。
综上所述，本发明借由引脚的末端外缘具有凹部的特殊设计，可提升后续 的上板制程的可靠度，且因为切割时，切割道所存在的金属部分大为减少，因 此可避免切割刀具的受损以及提高其使用寿命。另外，本发明的芯片座的底面 及/或邻近芯片座的至少一引脚的一端具有多层阶梯状的开口，其可增加与封装 胶体接触的面积，以避免因水气或污染物的侵入，或是封装胶体破裂而影响封 装结构的可靠度。
虽然本发明已以较佳实施例揭示如上，然其并非用以限定本发明，任何本 领域技术人员，在不脱离本发明的精神和范围内，当可作些许的修改和完善， 因此本发明的保护范围当以权利要求书所界定的为准。
权利要求
1.一种四方扁平无引脚型态封装结构，包括一芯片座，具有一顶面以及相对应的一底面；多个引脚，环绕该芯片座配置，其中每一该些引脚的末端外缘具有一凹部；一芯片，配置在该芯片座的该顶面上，且与该些引脚电性连接；以及一封装胶体，包覆该芯片、部分该些引脚与该芯片座，且该封装胶体填充于相邻的该些引脚之间。
2. 如权利要求1所述的四方扁平无引脚型态封装结构，其特征在于，该封装胶体还包括配置于该些引脚的凹部。
3. 如权利要求1所述的四方扁平无引脚型态封装结构，其特征在于，每一该些引脚的该凹部为圆弧形凹部。
4. 如权利要求1所述的四方扁平无引脚型态封装结构，其特征在于，该芯片座的该底面具有一多层阶梯状的第一开口及/或邻近该芯片座的至少一该些引脚的一端具有一多层阶梯状的第二开口。
5. 如权利要求1所述的四方扁平无引脚型态封装结构，其特征在于还包括一粘着层，配置在该芯片与该芯片座之间。
6. 如权利要求5所述的四方扁平无引脚型态封装结构，其特征在于，该粘着层包括银胶。
7. 如权利要求1所述的四方扁平无引脚型态封装结构，其特征在于还包括多条焊线，分别连接该芯片与该些引脚的一端。
8. 如权利要求1所述的四方扁平无引脚型态封装结构，其特征在于，该封装胶体的材质为高分子。
9. 一种导线架，包括一芯片座；多个引脚，环绕在该芯片座的周围；以及多条切割道，每一该些切割道连接部分的该些引脚，其中每一该些引脚与每一该些切割道交接处具有贯孔。
全文摘要
本发明揭示一种四方扁平无引脚型态封装结构，包括芯片座、多个引脚、芯片以及封装胶体。其中，芯片座具有一顶面以及相对应的一底面，而多个引脚环绕芯片座配置，且每一个引脚的末端外缘具有一凹部。芯片配置在芯片座的顶面上，且与这些引脚电性连接。另外，封装胶体包覆芯片、部分的这些引脚与芯片座，且封装胶体填充于相邻的引脚之间。
文档编号H01L23/495GK101527293SQ200810083289
公开日2009年9月9日 申请日期2008年3月3日 优先权日2008年3月3日
发明者吴政庭 申请人:南茂科技股份有限公司