半导体器件的制造方法

专利名称：半导体器件的制造方法
技术领域：
本发明涉及半导体器件的制造方法，特别是涉及包含高熔点金属的 布线的形成方法。
背景技术：
包含钨等高熔点金属的布线和包含铝合金的布线相比较，具有电迁
移(electromigration)寿命长、成本低等优点。因此，作为半导体器件 中形成的布线，包含高熔点金属的布线受到人们的关注。
参照图11~13，对以往的半导体器件的制造方法进行说明(参照专 利文献l)。图11~13为用于说明以往的半导体器件的制造方法的工序 图，示出了在各工序中形成的主要部分的截面。
首先，准备基底100。在这里，基底100具有形成有晶体管等元件 的半导体基板，和半导体基板上的层间绝缘膜。此外，在层间绝缘膜上 形成有导电插塞，该导电插塞用于对在半导体基板上形成的元件和在后 续工序中形成的布线进行电连接。
然后，在基底100上通过溅射法形成氮化钛膜。以下将该氮化钛膜 称为屏障膜120。
然后，在屏障膜120上，通过CVD法淀积鵠，形成布线膜130。然 后，在布线膜130上，通过CVD法形成硅氮化膜145 (图11 (A))。
然后，在硅氮化膜145上，通过涂敷抗蚀剂形成抗蚀剂膜，之后， 通过光刻进行图形化，形成抗蚀剂掩模160。抗蚀剂掩模160覆盖布线 形成区域105并露出布线非形成区域107 (图11 (B))。
然后，通过使用了抗蚀剂掩模160的反应性离子蚀刻(RIE)，对硅 氮化膜145和布线膜130进行蚀刻。作为蚀刻气体，例如使用SF6 (图 ll(C))。因为鴒与抗蚀剂的蚀刻选择比为2左右，所以当形成鴒膜作 为布线膜130的情况下，进行钨的蚀刻，并且对抗蚀剂掩模160进行向垂直方向的蚀刻。此外，因为如后述所示，抗蚀剂掩模160的等离子体 耐受性差，所以水平方向上也被进行蚀刻。在图11 (C)中，分别利用 符号162和147来表示抗蚀剂掩模和硅氮化膜各自的蚀刻残留部。
在使用SF6的蚀刻中，鴒与氮化钛的蚀刻选择比大。因此，在除去 布线非形成区域107的布线膜130并且露出屏障膜120的时刻来停止布 线膜130的蚀刻。即，屏障膜120起到停止蚀刻的功能(图12 (A))。 以下，将通过RIE而残留的布线膜130部分称为钨布线136。并且，在 以下的说明中，也有时将鵠布线136简单地称为布线。此外，在这里， 分别利用符号164和148来表示抗蚀剂掩模和硅氮化膜各自的蚀刻残留 部分。
然后，通过使用Cl2气体为蚀刻气体的RIE，除去布线非形成区域 107的屏障膜120部分，在布线形成区域105上残留屏障膜的蚀刻残留 部分122。在使用Cl2气体的蚀刻中，氮化钛与鴒的蚀刻选择比大。因 此，在进行屏障膜120的蚀刻时，鴒布线136基本不被蚀刻(图12(B))。
然后，在基底100上，通过CVD法淀积NSG ( Non - doped Silicate Glass),形成嵌入布线136的层间绝缘膜170 (图12 (C))。
接下来，通过光刻和干式蚀刻，在布线136上的层间绝缘膜170上 形成通孔171的开口 (图13 (A))。
然后，通过CVD法或濺射法依次形成氮化钛膜182和金属膜184， 并嵌入通孔171。将嵌入该通孔171的氮化钛膜182和金属膜184称为 上层金属布线180。将该上层金属布线180和作为下层布线的钨布线136 进行电连接(如13 (B))。
专利文献l:日本特开平6 - 275625号7>才艮
然而，在上述以往例子的布线形成方法中，对于鴒的下层布线的截 面形状而言，其基底侧(下侧)的底端136a的宽度比抗蚀剂掩模侧(上 侧)的顶端136b的宽度宽，即，呈现所谓的正置的锥形。这是由于下 述原因而形成的。
当形成布线136的宽度小于等于150nm的微细布线的情况下，使用 KrF受激准分子激光器(excimer laser)或ArF受激准分子激光器为步进啄光装置(stepper )。这里所采用的KrF类抗蚀剂或ArF类抗蚀剂， 等离子体耐受性差。因此，在进行RIE时，抗蚀剂掩模不仅在垂直方向 上(图11 (C)中用箭头G表示)被蚀刻，而且水平方向(图11 (C) 中用箭头H表示)也被蚀刻。因此，在进行鴒布线膜130的蚀刻时，抗 蚀剂掩模160的水平方向的宽度减少。因此，随着钨布线膜130的蚀刻 的进行，抗蚀剂掩模160的宽度减少，其结果是，如图12(B)所示， 鴒布线136的截面形状变为正置的锥形，并且布线136的侧面138相对 于基底100的上表面102的角度p为80度左右。
在鴒布线136的截面形状变为正置的锥形之后，鵠布线136的截面 积随着布线136在抗蚀剂掩模侧的顶端136b的宽度的变窄而相应地减 少。该截面积的减少，使得鵠布线136的布线电阻增加，有时会引起器 件的性能劣化。
此外，在钨布线136的截面形状变为正置的锥形之后，形成通孔171 时，沿着钨布线136的侧面138进行蚀刻，其结果是，在钨布线136的 侧面138产生间隙(图13 ( A)中用X表示)。该间隙X在形成上层的 氮化钛膜182时有时不会被嵌入氮化钛膜182，而是作为空洞(图13(B) 中用Y表示)而残留着。在此情况下，残留在空洞Y内的气体、药品 可能会引起布线136的劣化。
此外，在鴒布线136的截面形状变为正直的锥形之后，因为和上层 的氮化钛膜182之间的接触面积减少，所以，通孔171内的电阻增大， 有时会引起器件的劣化。
因此，本申请的发明人经专心研究后发现，通过在鴒布线膜上形成 氮化钛膜，即使在抗蚀剂掩模的宽度减少的情况下，也能得到良好的截 面形状。

发明内容
本发明就是鉴于上述问题而做出的，本发明的目的在于提供一种通 过设置良好的鵠布线的截面形状，来防止布线电阻的增大和布线可靠性 的下降的半导体器件的制造方法。
为了实现上述目的，本发明的半导体器件的制造方法具有以下工序。
首先准备基底。然后在基底上形成依次层叠了屏障膜、布线膜和掩 模膜的多层膜。该多层膜的屏障膜和掩模膜为氮化钛膜，布线膜为钨膜。
然后，在掩模膜上形成抗蚀剂掩模。抗蚀剂掩模覆盖布线形成区域, 并且露出布线非形成区域。
然后通过使用氮化钛与鵠的蚀刻选择比大的第1气体的蚀刻进行掩 模膜的图形化。在该图形化中，除去布线非形成区域的掩模膜部分，在 布线形成区域残留掩模膜的蚀刻残留部分。
然后，通过使用鴒与氮化钛的蚀刻选择比大的第2气体的蚀刻来进 行布线膜的图形化。在该图形化中，除去布线非形成区域的布线膜部分， 在布线形成区域残留布线膜的蚀刻残留部分，形成布线。
根据本发明的半导体器件的制造方法，在作为布线膜的钨膜上，作 为掩模而形成有氮化钛膜。使用钨与氮化钛的蚀刻选择比大的气体进行 鴒膜的蚀刻。因此，在进行鵠膜的蚀刻时，即使在抗蚀剂掩模的宽度减 少、或者抗蚀剂掩模消失的情况下，氮化钛膜也能起到蚀刻掩模的作用。
其结果是，钨布线的截面形状良好，可以防止布线电阻的增大，并 且可以防止布线可靠性的降低。


图l是用于说明半导体器件的制造方法的工序图(其l)。 图2是用于说明半导体器件的制造方法的工序图(其2)。 图3是用于说明半导体器件的制造方法的工序图(其3)。 图4是用于说明半导体器件的制造方法的工序图(其4)。 图5是用于说明半导体器件的制造方法的工序图(其5)。 图6是布线形成后的表面图像(其l)。 图7是表示偏置功率和完成尺寸之间的关系的特性图。图8是用于说明半导体器件的制造方法的工序图(其6)。 图9是布线形成后的表面图像(其2)。
图IO是表示CHF3气体流量和完成尺寸之间的关系的特性图。 图ll是用于说明以往的半导体器件的制造方法的工序图(其l)。 图12是用于说明以往的半导体器件的制造方法的工序图(其2)。 图13是用于说明以往的半导体器件的制造方法的工序图(其3)。 符号说明
20:半导体基板；70、 70a、 70b、 70c:层间绝缘膜；71、 71a、 71b、 71c:通孔；72、 72a、 72b、 72c:导电插塞；74a、 74b:布线图案；100、 100a:基底；105:布线形成区域；107:布线非形成区域；110:多层 膜；120:屏障膜；121、 131、 141、 151:露出部分；122、 142、 152、 162:蚀刻残留部分；130:布线膜；132:布线(蚀刻残留部分)；140: 掩模膜；150:反射防止膜；160:抗蚀剂掩模；170:层间绝缘膜；171: 通孔；180:上层金属布线；182:氮化钛(TiN)膜；184:金属膜
具体实施例方式
以下，参照附图，对本发明的实施方式进行说明，不过，关于各结 构要素的形状、尺寸和配置关系，仅概略地表示为可以理解本发明的程 度。此外，对本发明的优选结构例子进行说明，不过各结构的组成(材 质)以及数值条件等仅为单纯的优选例子。因此，本发明并不限于以下 实施方式，在不脱离本发明结构的范围内，可以进行可实现本发明效果 的多种变更和变形。
参照图1~图4，对本发明的半导体器件的制造方法进行说明。图1 ~ 图4是用于说明半导体器件的制造方法的工序图，表示各工序中形成的 主要部分的剖切端面。
首先，准备基底100。基底100例如构成为具有形成有晶体管等 元件的半导体基板20和其上的层间绝缘膜70。
层间绝缘膜70上形成有导电插塞72，该导电插塞72用于对形成于半导体基板20上的元件和在后续工序中形成的布线进行电连接。导电 插塞72，是通过利用例如鴒等嵌入在层间绝缘膜70上形成的通孔71 而形成的(图1 (A))。
并且，基底也可以具有多层布线结构。作为具有多层布线结构的基 底的例子，对具有2层布线结构的基底进行说明。
基底100a构成为具有依次层叠在半导体基板20上的第1层间绝缘 膜70a、第2层间绝缘膜70b以及第3层间绝缘膜70c。半导体基板20 和参照图1 (A)说明的基板相同，形成有元件(省略图示)。
在第1层间绝缘膜70a上形成有第1布线图案74a，在第2层间绝 缘膜70b上形成有第2布线图案74b。在第1层间绝缘膜70a中形成有 第l导电插塞72a，导电插塞72a用于在形成于基板20上的元件和第1 布线图案74a之间进行电连接。第l导电插塞72a是以利用例如钨等嵌 入在第1层间绝缘膜70a上形成的通孔71a的方式形成的。
此外，在第2层间绝缘膜70b中形成有第2导电插塞72b，导电插 塞72b用于对第l布线图案74a和第2布线图案74b进行电连接。第2 导电插塞72b是以利用例如钨等嵌入在第2层间绝缘膜70b上形成的通 孔71b的方式形成的。
在第3层间绝缘膜70c中形成有导电插塞72c，导电插塞72c例如 用于对第2布线图案74b和在后续工序中形成的布线进行电连接。第3 导电插塞72c是以利用例如钨等嵌入在第3层间绝缘膜70c上形成的通 孔71c的方式形成的(图1 (B))。
然后，在准备好的基底100上，依次层叠屏障膜120、布线膜130 以及掩模膜140，从而形成由这些膜120、 130以及140构成的多层膜 110。
屏障膜120，例如可以是利用以往众所周知的溅射法层叠的氮化钛 膜。例如，可以以50nm左右的厚度形成屏障膜120。
布线膜130，例如可以是利用以往众所周知的CVD法层叠的钨膜。 例如可以以300~400nm的厚度形成布线膜130。掩模膜140,例如可以是利用以往众所周知的溅射法层叠的氮化钛 膜。例如，可以以50nm左右的厚度形成掩模膜140 (图2 (A))。
然后，在掩模膜140上涂敷反射防止膜150。反射防止膜150可以 使用以往众所周知的有机树脂材料来形成。反射防止膜150，包含有吸 收光刻中的瀑光波长的光的染料。
然后，在反射防止膜150上通过涂敷抗蚀剂而形成抗蚀剂膜，之后， 通过光刻进行图形化，形成抗蚀剂掩模160。该抗蚀剂掩模160覆盖形 成布线的布线形成区域105,并且露出不形成布线的布线非形成区域 107。因此，在这种情况下，反射防止膜150的一部分151从抗蚀剂掩 模160中露出。另外，上述布线形成区域105和布线非形成区域107是 在对抗蚀剂瀑光时，作为根据设计设定的任意的合适区域而设定的。
在这里，在制造所形成的布线的宽度小于等于150nm的微细布线构 造的半导体器件的情况下，使用KrF受激准分子激光器(excimer laser ) 或ArF受激准分子激光器为步进曝光装置(stepper),在此情况下，作 为抗蚀剂使用众所周知的KrF类抗蚀剂或ArF类抗蚀剂。
此外，若考虑尺寸转换差等，则抗蚀剂掩模160的厚度最好是最大 在300nm左右(图2 (B))。
然后，通过使用抗蚀剂掩模160的蚀刻，来对反射防止膜150进行 图形化。在该反射防止膜150的图形化中，除去布线非形成区域107的 反射防止膜150的露出部分151，在布线形成区域105上残留反射防止 膜150的蚀刻残留部分152。通过该蚀刻，露出布线非形成区域107的 掩模膜140的一部分141。并且，在以下的说明中，也有时将反射防止 膜150的蚀刻残留部分152简称为反射防止膜。
该反射防止膜150的蚀刻通过反应性离子蚀刻(RIE)来进行，反 应性离子蚀刻使用主要包含CHF3的氟类气体作为蚀刻气体。该包含 CHF3的氟类气体，例如为CF4、 CHF3、 Ch以及Ar的混合气体，分别 以20、 130、 50和200sccm ( standard cubic cm per minute)的流量进 行供给。
然后，通过将抗蚀剂掩模160和反射防止膜152用作掩模的蚀刻来进行掩模膜140的图形化。在该图形化中，除去布线非形成区域107的 掩模膜140的露出部分141，在布线形成区域105上残留掩模膜140的 蚀刻残留部分142。通过该蚀刻，露出布线非形成区域107的布线膜130 的一部分131。并且，在以下的说明中，有时也将掩模膜140的蚀刻残 留部分142简称为掩模膜。
该掩模膜140的图形化，利用RIE进行，在RIE中，作为蚀刻气 体，使用氮化钛与钨的蚀刻选择比大的第1气体、例如包含Cl2的氯类 气体。在这里，例如以200sccm的流量供给Cl2气体。
在此，KrF类抗蚀剂或ArF类抗蚀剂，因为等离子体耐受性差，所 以，不仅在垂直方向上(图2(C)中用箭头A表示)，而且水平方向(图 2 (C)中用箭头B表示)也被蚀刻。不过，由于反射防止膜152和掩 模膜142的蚀刻时间短，所以可将抗蚀剂掩模水平方向的蚀刻抑制在较 低水平。在这里，利用符号162表示抗蚀剂掩模160的蚀刻残留部分(图 2(C))。并且，在以下的说明中有时也将抗蚀剂掩模160的蚀刻残留部 分162简称为抗蚀剂掩模。
然后，通过将抗蚀剂掩模162、反射防止膜152和掩模膜142作为 掩模使用的蚀刻，来进行布线膜130的图形化。在该图形化中，除去布 线非形成区域107的布线膜130的露出部分131，在布线形成区域105 上残留布线膜130的蚀刻残留部分132，形成钨布线(有时也简称为布 线)132。通过该蚀刻，露出布线非形成区域107的屏障膜120的一部 分121。
该布线膜130的图形化利用RIE进行，在RIE中，作为蚀刻气体 使用了钨与氮化钛的蚀刻选择比大的第2气体、例如主要包含SF6的氟 类气体。该包含SF6的氟类气体例如为CHF3、 SF6、 Ch和Ar的混合气 体，分别以20、 180、 80和120sccm的流量进行供给。并且，进行过蚀 刻，以完全除去布线非形成区域107的未被抗蚀剂掩模的蚀刻残留部分 162覆盖的钨(图2 (C)中，利用符号131表示的部分)。
因为此时鴒与抗蚀剂的蚀刻选择比为2左右，所以在作为布线膜 130,形成了鴒膜的情况下，进行钨的蚀刻的同时也进行向抗蚀剂掩模 162的垂直方向的蚀刻。并且，利用KrF类抗蚀剂或ArF类抗蚀剂形 成的抗蚀剂掩模162,由于等离子体耐受性差，所以水平方向也被蚀刻。因此，蚀刻鴒布线膜130的结果是，也在水平方向和垂直方向对抗蚀剂 掩模162和反射防止膜152进行了蚀刻，抗蚀剂掩模162和反射防止膜 152，其截面形状仅残存为三角形或完全消失。在图3(A)中，分别利 用符号163和153表示抗蚀剂掩模和反射防止膜的蚀刻残留部分。并且， 在以下的说明中，有时也将抗蚀剂掩模和反射防止膜的蚀刻残留部分分 别简称为抗蚀剂掩模和反射防止膜。
并且，对于第2气体，由于鴒与氮化钛的蚀刻选择比大，所以，掩 模膜142不被蚀刻。因此，即使在抗蚀剂掩模和反射防止膜消失了的情 况下，利用作为掩模而使用的掩模膜的蚀刻残留部分142，也能将钨布 线132的截面形状维持在良好的状态。其结果是，布线132的侧面134 相对于基底100的上表面102的角度a为85度以上，钨布线132的截 面形状不会变成正置的锥形，而呈良好的形状，即基本为长方形(图3 (A))。
然后，通过蚀刻除去布线132上的掩模膜的蚀刻残留部分142和布 线非形成区域107的屏障膜120的露出部分121。此时，布线形成区域 105上残留有屏障膜120的蚀刻残留部分122。该蚀刻与掩模膜140的 图形化一样，利用使用包含Cl2的氯类气体作为蚀刻气体的RIE进行。 此时，因为氮化钛与鵠的蚀刻选择比大，所以所形成的布线132基本不 被蚀刻。
另外，当掩模的蚀刻残留部分142上残留有抗蚀剂掩模163和反射 防止膜153时，只要在蚀刻屏障膜120之前，通过灰化(ashing)等将 其除去即可(图3 (B))。
然后，在基底100上形成层间绝缘膜170，并嵌入布线132。层间 绝缘膜170例如通过CVD法淀积NSG膜来形成(图3 (C))。
然后，通过任意合适的以往众所周知的光刻和干式蚀刻，在布线132 上的层间绝缘膜170上形成通孔171。在该布线构造的形成方法中，布 线的截面形状为大致长方形。因此，通孔171的蚀刻不沿着布线132的 侧面134行进。因此，在蚀刻通孔171时，不会在布线132的侧面134 产生间隙(图4 (A))。
然后，通过CVD法或溅射法依次形成氮化钛(TiN )膜182和金属膜184，以这些导体嵌入通孔171。之后，对这些导体的位于层间绝缘 膜170上的部分进行图形化，得到上层布线。在这里，将氮化钛膜182 和金属膜184嵌入通孔171的部分和层间绝缘膜170上的上层布线统称 为上层金属布线180。该上层金属布线180和作为下层布线的钨布线132 进行电连接(图4 (B))。
在这里，在蚀刻通孔171时，不会在布线132的侧面134产生间隙， 所以不会形成在以往的制造方法中可能产生的空洞。因此，可以防止因 形成空洞的情况下所产生的残留在空洞内的气体、药品等而引起的布线 劣化。
此外，因为钨布线132的截面形状为长方形，所以，钨布线132的 截面积不会减少。其结果是，可以防止鵠布线132的布线电阻的增加， 并且因为鴒布线132和上层金属布线180之间的接触面积也不减少，所 以可以防止通孔中的电阻的增大。
此外，因为只要掩模膜的蚀刻结束之前存在抗蚀剂掩模即可，所以 可以将抗蚀剂掩模的膜厚设定为最小限度。其结果是可以实现降低尺寸 偏差、降低成本等。
另外，即使在减薄了抗蚀剂掩模的情况下，也不需要减薄钨膜，所 以可以抑制由于减薄布线膜而产生的布线电阻的增大。
并且， 一般来讲，鴒和硅氮化膜的紧密接合性差，所以可以想象在 成膜、蚀刻以及清洗时会发生剥离。与此相对，钨和氮化钛膜的紧密接 合性良好。因此，发挥掩模功能的掩模膜，在通过蚀刻形成布线时，将 以良好的形状残留下来。此外，若硅氮化膜残留在钨上，则会成为和上 层布线接触不良的原因，但是，因为氮化钛膜具有导电性，所以，即使 残留在鴒上，也不会引起接触不良。
当作为蚀刻装置而使用例如日立制ECR蚀刻装置(型号M632A) 时，若提高偏置功率则抗蚀剂掩模会消失，所以， 一般施加20W左右 的偏置功率。
与此相对，在本发明中，即使在蚀刻反射防止膜时去除的抗蚀剂掩 模的部分增大，在后续的布线膜的蚀刻中，掩模膜也会起到蚀刻掩模的作用。因此，可以比以往提高偏置功率。
若提高偏置功率，则蚀刻的各向异性增强。即，蚀刻水平成分与蚀 刻垂直成分之比减少。
参照图5，对蚀刻反射防止膜时提高偏置功率的情况进行说明。图 5为用于说明半导体器件的制作方法的工序图，表示有主要的截面。并 且，除了对反射防止膜进行蚀刻的工序外，和参照图1 图2(B)和图 3 (A) ~图4 (B)说明的情况相同。在蚀刻反射防止膜时，若提高偏 置功率，则相对于垂直方向(图中用箭头C表示)的蚀刻成分，水平方 向(图中用箭头D表示)的蚀刻成分的贡献降低。
参照图6和图7，对偏置功率和完成尺寸的一般关系进行说明。图 6是使用了以往众所周知的具有扫描型电子显微镜的长度测量装置的图 像。在这里，是以加速电压800V取得的表面图像。该图像是在上述各 图形化工序后完成了灰化和清洗的阶段的图像。图6(A)、 (B)、 (C) 和(D)分别表示偏置功率为20W、 30W、 40W和50W的图像。
图7是表示偏置功率和完成尺寸之间的关系的特性图。在这里，完 成尺寸和图6相同，是在上述各图形化工序后完成了灰化和清洗的阶段 取得的数据。在图7中，横轴表示偏置功率(单位W)，纵轴取布线 宽度作为图形化后的完成尺寸(单位nm)。曲线I为底端132a的布 线宽度(底端尺寸)，曲线II为顶端132b的布线宽度(顶端尺寸)。
在这里，随着偏置功率的增大，底端尺寸和顶端尺寸都增大。关于 顶端尺寸，RF输出为20W时，为50nm左右的宽度，而在30W时上 升到75nm左右，在40 ~ 50W时增大到85nm左右。另一方面，关于底 端尺寸，RF输出为20W时，为110nm左右的宽度，而在30W时上升 到130nm左右，在40~50W时进一步增大到140nm左右。
因此，蚀刻反射防止膜时的偏置功率，最好设置得比以往的20W大。 但是，若将偏置功率提高得比50W还大，则在进行反射防止膜的蚀刻 时，可能抗蚀剂会完全消失等。因此，蚀刻反射防止膜时的偏置功率， 最好设置为30 ~ 50W左右。
接下来，参照图8,对在蚀刻反射防止膜时增大了 CHF3的流量的情况进行说明。图8为用于说明半导体器件的制造方法的工序图，表示 有主要截面。并且，除了对反射防止膜进行蚀刻的工序以外，与参照图 1~图2(B)和图3(A) 图4(B)进行说明过的情况相同。
在蚀刻反射防止膜时，若增大CHF3的流量，则反射防止膜或抗蚀 剂掩模中的碳和CHF3发生反应，而在抗蚀剂掩模的侧面形成侧壁保护 膜。因此，如果相对于CF4，增大CHF3的流量，则将在抗蚀剂掩模的 侧面形成侧壁保护膜165，可以降低在蚀刻中抗蚀剂掩模的水平方向(图 8中用箭头F表示)的蚀刻的影响。
参照图9和图10，对CHF3的流量和蚀刻后的尺寸的关系进行说明。 图9是在和图6相同的测量条件下取得的表面图像。在这里，设CF4 和CHF3的流量总和为150sccm，并以满足上述总和条件的方式来改变 CF4和CHF3的流量，分别取得表面图像，并且测量布线尺寸。在这里， "没偏置功率为30W。
对于图9 (A)、 (B)、 (C)、 (D)和(E),分别使CHF3和CF4的 流量CHF3/CF4为25/125 ( 17 % )、 50/100 ( 33 % )、 75/75 ( 50 % )、 100/50 (67 o/。)和125/25 ( 83 % )。在这里，括号内表示CHF3与CHF3和CF4 的流量总和之比。
图10是表示CHF3的流量和蚀刻后的布线尺寸的一般关系的特性 图。在这里，若提高CHF3与CF4的比率，则完成尺寸增大。
因此，最好设CHF3的流量至少为125sccm,设CF4的流量为25sccm。 并且，也可以使氟类气体中不包含CF4，而使CHF3为150sccm。因此， CHF3的流量最好设置为CF4的至少6倍以上。
在这里，作为基底，对形成有导电插塞的例子进行了说明，但是并 不限于此例子。例如，作为基底，也可以准备在层间绝缘膜上形成有通 孔的基底。在此情况下，只要在层间绝缘膜上和通孔的内壁上形成TiN 膜作为屏障膜之后，在层间绝缘膜上形成钨膜，同时嵌入通孔内即可。
权利要求
1.一种半导体器件的制造方法，其特征在于，具有准备基底的工序；在上述基底上形成依次层叠了屏障膜、布线膜和掩模膜的多层膜的工序，上述屏障膜和掩模膜为氮化钛膜，上述布线膜为钨膜；在上述掩模膜上形成覆盖布线形成区域并且露出布线非形成区域的抗蚀剂掩模的工序；通过使用氮化钛与钨的蚀刻选择比大的第1气体的蚀刻来进行上述掩模膜的图形化，除去上述布线非形成区域的上述掩模膜部分，在上述布线形成区域上残留上述掩模膜的蚀刻残留部分的工序；以及通过使用钨与氮化钛的蚀刻选择比大的第2气体的蚀刻来进行上述布线膜的图形化，除去上述布线非形成区域的上述布线膜的部分，在上述布线形成区域残留上述布线膜的蚀刻残留部分而形成布线的工序。
2. 根据权利要求l所述的半导体器件的制造方法，其特征在于， 作为上述第1气体，使用氯类气体； 作为上述第2气体，使用氟类气体。
3. 根据权利要求l所述的半导体器件的制造方法，其特征在于， 作为上述第l气体，使用包含Cl2的氯类气体； 作为上述第2气体，使用包含SF6的氟类气体。
4. 根据权利要求1至3任意一项所述的半导体器件制造方法，其特 征在于，在形成了上述布线之后，进行除去上述抗蚀剂掩模的蚀刻残留部 分，并进一步通过蚀刻来除去上述布线上的上述掩模膜的蚀刻残留部分 以及上述布线非形成区域的屏障膜部分的工序。
5. 根据权利要求4所述的半导体器件的制造方法，其特征在于，使用上述第l气体来进行上述掩模膜的蚀刻残留部分和上述布线非 形成区域的屏障膜部分的蚀刻。
6. 根据权利要求4或5所述的半导体器件的制造方法，其特征在于，在除去上述抗蚀剂掩模的蚀刻残留部分、上述布线上的上述掩模膜 的蚀刻残留部分以及上述布线非形成区域的屏障膜部分之后，进行下述 工序在上述基底上形成嵌入上述布线的层间绝缘膜的工序；在上述层间绝缘膜上形成露出上述布线的通孔的工序；以及以导体嵌入上述通孔，并且在上述层间绝缘膜上形成上层布线的工序。
7. 根据权利要求l至3任意一项所述的半导体器件的制造方法，其 特征在于，取代在上述掩模膜上形成抗蚀剂掩模的工序，而进行下述工序 在上述掩模膜上涂敷反射防止膜的工序；在该反射防止膜上通过涂敷抗蚀剂而形成了抗蚀剂膜之后，通过光 刻进行图形化，形成覆盖布线形成区域并且露出布线非形成区域的抗蚀 剂掩模的工序；以及通过使用氟类气体的蚀刻来进行上述反射防止膜的图形化，除去上 述布线非形成区域的上述反射防止膜部分，在上述布线形成区域残留上 述反射防止膜的蚀刻残留部分的工序。
8. 根据权利要求7所述的半导体器件的制造方法，其特征在于， 在对上述反射防止膜进行图形化时，使用包含CHF3的氟类气体。
9. 根据权利要求7或8所述的半导体器件的制造方法，其特征在于，在进行上述反射防止膜的图形化时，使偏置功率为30~50\￥来进 行反应性离子蚀刻。
10. 根据权利要求7至9任意一项所述的半导体器件的制造方法， 其特征在于，在进行上述反射防止膜的图形化时，作为包含CHF3的氟类气体， 使用还包含CF4的气体；以及将上述CHF3的流量设置为上述CF4的流量的至少6倍。
11. 根据权利要求7至10任意一项所述的半导体器件的制造方法， 其特征在于，在形成了上述布线以后，进行下述工序除去上述抗蚀剂掩模和反射防止膜的蚀刻残留部分，并进一步利用 蚀刻来除去上述布线上的上述掩模膜的蚀刻残留部分和上述布线非形 成区域的屏障膜部分。
12. 根据权利要求ll所述的半导体器件的制造方法，其特征在于，使用上述第l气体来进行上述掩模膜的蚀刻残留部分和上述布线非 形成区域的屏障膜部分的蚀刻。
13. 根据权利要求11或12所述的半导体器件的制造方法，其特征 在于，在除去了上述抗蚀剂掩模和反射防止膜的蚀刻残留部分、上述布线 上的上述掩模膜的蚀刻残留部分以及上述布线非形成区域的屏障膜部 分之后，进行下述工序在上述基底上形成嵌入上述布线的层间绝缘膜的工序；在上述层间绝缘膜上形成露出上述布线的通孔的工序；以及以导体嵌入上述通孔，并且在上述层间绝缘膜上形成上层布线的工序。
14. 根据权利要求1至13任意一项所述的半导体器件的制造方法， 其特征在于，使上述布线的宽度最大为150nm。
15.根据权利要求1至14任意一项所述的半导体器件的制造方法， 其特征在于，使上述布线膜的厚度为300 nm ~ 400nm。
全文摘要
本发明提供一种半导体器件的制造方法。通过使钨布线的截面形状为良好的形状，来防止布线电阻的增大和布线可靠性的降低。首先，准备基底(100)，在基底上依次层叠屏障膜(120)、布线膜(130)以及掩模膜(140)。屏障膜和掩模膜为氮化钛，布线膜为钨。然后，在掩模膜上涂敷反射防止膜(150)。然后，在反射防止膜上形成了抗蚀剂膜后，通过光刻来进行图形化，形成抗蚀剂掩模(160)。抗蚀剂掩模覆盖布线形成区域(105)，并且露出布线非形成区域(107)。接下来，通过使用了氟类气体的蚀刻来进行反射防止膜的图形化。然后，通过使用了氯类气体的蚀刻来进行掩模膜的图形化。然后，通过使用了氟类气体的蚀刻来进行布线膜的图形化。
文档编号H01L21/70GK101290906SQ20081008914
公开日2008年10月22日 申请日期2008年4月1日 优先权日2007年4月20日
发明者玉木贞治 申请人:冲电气工业株式会社