专利名称：封装结构及方法
技术领域：
本发明涉及一种封装结构及方法，具体地说，是一种具有厚膜涂 层的封装结构及方法。
背景技术：
在整个半导体生产体系中，可以大略分为晶圆制造(Fabrication; Fab)、晶圆测试(Chip Probe; CP)、晶粒封装(assembly)及成品测试 (Final Test; FT)等四个阶段。图1显示已知的单晶封装结构，在结 束Fab及CP后，半导体晶粒10由晶圆中分割出来并放置到封装载板 12上，接着以打线法将接合线14连接至晶粒10表面上的接合垫16， 最后再将液态胶18滴到晶粒10的表面上做晶粒涂层(die coating)， 目前液态胶18的材料为聚酰亚胺(Polymide; PI)，最后再以封装物 覆盖在半导体晶粒10及该涂层上。为了避免封装物对晶粒10表面造 成的应力使得产品功能异常，该涂层的厚度最好在15u m以上，然而， 目前的做法并无法控制涂层的厚度及面积，该涂层的厚度最多只有 8iim，而且液态胶18是在打线后才滴上去，因此液态胶18可能会流 至接合线14上，甚至会流到封装载板12上，由此可能会让接合线14 脱落或者让封装物与封装载板12之间出现间隙造成产品功能异常。 另外，在晶粒10上有一熔丝区(fuse area)包含多条熔丝，在Fab阶 段中，在该熔丝区上将开一激光修整窗(laser trim area)以供熔断 熔丝以做准位的校准，然而，从Fab结束到晶粒封装的过程中，水气 可能由该激光修整窗进入而破坏熔丝。
为了节省面积及提高功能，多晶封装结构已渐渐成为主流。图2 显示传统使用空晶粒制作过程(dummy die process)的多晶封装结构， 其在两颗具有电路功能的晶粒20及24之间插入没有任何功能的空晶 粒22，然而，此方式由于要多加晶粒22，因此成本较高。图3显示已知使用薄膜覆线(Film Over Wire; FOW)制作过程的多晶封装结构， 其在将接合线36连接至晶粒34表面的接合垫后，于晶粒34的表面 上形成薄膜32，薄膜32将包覆接合线36，接着再于薄膜32上放置 第二颗晶粒30，虽然此方式的成本较低，但是晶粒贴附(die attach) 需要较长的时间，因此产出低，再者薄膜32包覆了接合线36，而薄 膜32与接合线36的材质不同，因此两者的热膨胀系数(Coefficient of Thermal Expansion; CTE)也不同，故容易造成接合线36断裂。 图4显示已知使用具有球体的胶粘剂(adhesive with ball spacer) 的多晶封装结构，其在晶粒46的表面涂上胶粘剂42以供晶粒40贴 附，在该胶粘剂42中包含多个球体44以隔开晶粒40及46，然而， 此方式并不适用于过小的芯片，这是因为在小芯片中，晶粒46的面 积较小，因此在晶粒46表面上的胶粘剂42可能只有一颗球体44，这 将使晶粒40出现倾斜的情况。
因此己知的晶粒封装结构存在着上述种种不便和问题。
发明
现
内容
本发明的目的，在于提出一种单晶封装结构及方法。
一目的，在于提出一种多晶封装结构及方法。
目的，本发明的技术解决方案是 装方法，其特征在于，包括下列步骤
提供第一半导体晶粒和一厚膜涂层，其中所述第一 半导体晶粒具有一表面，所述厚膜涂层覆盖在部分所 述表面上；
在所述厚膜涂层上放置第二半导体晶粒。 晶封装方法还可以采用以下的技术措施来进一步实
本发明的另 为实现上述 一种多晶封 第一步骤
第二步骤 本发明的多
前述的多晶 前述的多晶
封装方法，其中所述厚膜涂层包括硅橡胶。
封装方法，其中所述厚膜涂层具有一大于15u m的厚前述的多晶封装方法，其中所述厚膜涂层具有一介于15 100"m
的厚度。
前述的多晶封装方法，其中还包括在放置所述第二半导体晶粒前 通过打线法连接一接合线到一接合垫上，所述接合垫是在所述表面 上，且未被所述厚膜涂层覆盖住。
前述的多晶封装方法，其中更包括在所述第一与第二半导体晶粒 及所述厚膜涂层上覆盖一封装物。
一种多晶封装方法，其特征在于，包括下列步骤-
第一步骤提供一晶圆，所述晶圆上含有一尚未切割出来的第
一半导体晶粒，所述第一半导体晶粒具有一表面； 第二步骤在所述晶圆上旋涂一厚膜涂层，使所述厚膜涂层覆 盖在部分所述表面上； 第三步骤将所述第一半导体晶粒切割下来； 第四步骤在所述厚膜涂层上放置第二半导体晶粒。 本发明的多晶封装方法还可以采用以下的技术措施来进一步实现。
前述的多晶封装方法，其中所述厚膜涂层包括硅橡胶。 前述的多晶封装方法，其中所述厚膜涂层具有一大于15U m的厚度。
前述的多晶封装方法，其中所述厚膜涂层具有一介于15 100w ra 的厚度。
前述的多晶封装方法，其中还包括在放置所述第二半导体晶粒前 通过打线法连接一接合线到一接合垫上，所述接合垫是在所述表面 上，且未被所述厚膜涂层覆盖住。
前述的多晶封装方法，其中更包括在所述第一与第二半导体晶粒 及所述厚膜涂层上覆盖一封装物。
一种单晶封装方法，其特征在于，包括下列步骤 第一步骤提供一晶圆，所述晶圆上含有一尚未切割出来的半 导体晶粒，所述半导体晶粒具有一表面，所述表面包含一主动区；
第二步骤在所述晶圆上旋涂一厚膜涂层，使所述厚膜涂层覆 盖在部分或全部所述主动区上。
法还可以采用以下的技术措施来进一步实
，其中所述厚膜涂层包括硅橡胶。 ，其中所述厚膜涂层具有一大于15U m的厚
，其中所述厚膜涂层具有一介于15 100iim
，其中还包括下列步骤 第一步骤将所述半导体晶粒切割下来； 第二步骤通过打线法连接一接合线到一接合垫上，所述接合 垫是在所述表面上，且未被所述厚膜涂层覆盖住。 前述的单晶封装方法，其中更包括模造一封装物完全包覆所述半 导体晶粒及所述厚膜涂层。
前述的单晶封装方法，其中更包括下列步骤 第一步骤将所述半导体晶粒切割下来； 第二步骤将所述半导体晶粒放置在一封装载板上； 第三步骤通过打线法连接一接合线到一接合垫上，所述接合 垫是在所述表面上，且未被所述厚膜涂层覆盖住。 前述的单晶封装方法，其中更包括在所述半导体晶粒及所述厚膜 涂层上覆盖一封装物。
一种多晶封装结构，包括一第一半导体晶粒，一厚膜涂层和一第 二半导体晶粒，其特征在于
所述第一半导体晶粒具有一表面； 所述厚膜涂层覆盖在部分所述表面上；
所述第二半导体晶粒是在所述厚膜涂层上。 本发明的多晶封装结构还可以采用以下的技术措施来进一步实
本发明的单晶封装方现。
前述的单晶封装方法 前述的单晶封装方法度。
前述的单晶封装方法 的厚度。
前述的单晶封装方法现。
前述的多晶封装结构，其中所述厚膜涂层包括硅橡胶 前述的多晶封装结构，其中所述厚膜涂层具有一大于度。
前述的多晶封装结构，其中所述厚膜涂层具有一介于 的厚度。
前述的多晶封装结构，其中所述第一半导体晶粒包括 所述表面上，且未被所述厚膜涂层覆盖住。
前述的多晶封装结构，其中所述第一半导体晶粒包括 一接合垫在所述表面上；
一接合线连接所述接合垫，所述接合线完全未被所述盖到。
前述的多晶封装结构，其中更包括 一封装载板，所述第一半导体晶粒在所述封装载板上； 一封装物覆盖在所述第一与第二半导体晶粒及所述厚膜涂层上。 一种单晶封装结构，包括一半导体晶粒和一厚膜涂层，其特征在
于
所述半导体晶粒具有一表面，所述表面包含一主动区；
所述厚膜涂层覆盖在部分或全部所述主动区上。 本发明的单晶封装结构还可以采用以下的技术措施来进一步实现。
前述的单晶封装结构，其中所述厚膜涂层包括硅橡胶。 前述的单晶封装结构，其中所述厚膜涂层具有一大于15u m的厚度。
前述的单晶封装结构，其中所述厚膜涂层具有一介于15 100"m 的厚度。
前述的单晶封装结构，其中所述半导体晶粒包括一激光修整窗在 所述主动区范围内，被所述厚膜涂层完全覆盖住。
前述的单晶封装结构，其中所述半导体晶粒包括一接合垫在所述
15 u m的厚 15 100 P m
一接合垫在
厚膜涂层覆表面上，且未被所述厚膜涂层覆盖住。
前述的单晶封装结构，其中所述半导体晶粒包括 一接合垫是在所述表面上；
一接合线连接所述接合垫，所述接合线完全未被所述厚膜涂层覆 盖到。
前述的单晶封装结构，其中还包括一封装物完全包覆所述半导体 晶粒及所述厚膜涂层。
前述的单晶封装结构，其中还包括一封装载板，所述半导体晶粒 是在所述封装载板上。
前述的单晶封装结构，其中更包括一封装物覆盖在所述半导体晶 粒及所述厚膜涂层上。
采用上述技术方案后，本发明的封装结构及方法具有以下优点
l.减少和降低因封装物造成的应力的影响。
2. 堆栈晶粒成本低。
3. 没有不同材质的CTE造成的问题。
4. 适用于小芯片。
图1显示已知的单晶封装结构；
图2显示传统使用空晶粒制作过程的多曰 曰曰封装结构；
图3显示已知使用薄膜覆线制作过程的多曰 曰曰封装结构
图4显示已知使用具有球体的胶粘剂的多曰 曰曰封装结构
图5显示一 晶圆；
图6显示将图5中的晶圆涂上厚膜涂层；
图7显示从图6中的晶圆中切割出来的晶粒的上视图及剖面图
图8显示把图7中的晶粒放到封装载板上的示意图9显示封装完成的示意图10显示厚膜涂层在多晶堆栈中的应用。
具体实施例方式
以下结合实施例及其附图对本发明作更进一步说明。
现请参阅图5 图9，图5显示一晶圆，图6显示将图5中的晶圆 涂上厚膜涂层，图7显示从图6中的晶圆中切割出来的晶粒的上视图 及剖面图，图8显示把图7中的晶粒放到封装载板上的示意图，图9显 示封装完成的示意图。如图5所示，所述晶圆50上包含多个未切割出 来的半导体晶粒52，每一颗所述晶粒52的表面上都具有一主动区54， 在每一颗所述晶粒52的电路完成后进行激光修整(laser trim),接 着在晶圆50上旋涂一层厚膜涂层56，如图6中的斜线部分，厚膜涂 层56的材料包括硅橡胶(silicon rubber),其厚度大于15um，优选 在15u m至100u m之间，由于厚膜涂层56的制作过程温度比较低， 因此也可以避免热应力的影响，接着，以曝光显影方式将所述每一颗 晶粒52上的接合垫曝露出来，然后再将每一所述颗晶粒52切割出来。 在每一颗晶粒中，所述厚膜涂层56只覆盖晶粒52表面上主动区的部 分或全部，如图7所示，其避开了接合垫58，因此在封装后可以避免 因CTE不同造成的品质问题，同时所述晶粒52主动区54内的激光修 整窗60也被厚膜涂层56覆盖住，因此水气无法进入，接着把切割出 来的所述晶粒52放到封装载板62上，如图8所示，并以打线法将接 合线64连接至接合垫58，由于所述厚膜涂层56并未覆盖晶粒52上 的接合垫58，因此接合线64也未被厚膜涂层56覆盖，故接合线64 不易脱落，在打线完成后以封装物66覆盖晶粒52及厚膜涂层56以 完成封装步骤，如图9所示，由于覆盖在晶粒52主动区上的厚膜涂 层56之厚度大于15u ra，因此可以减少及降低因封装物66造成的应 力的影响。
所述厚膜涂层56也可以应用在多晶堆栈上，图10显示厚膜涂层 在多晶堆栈中的应用，当由所述晶圆50切割下来的半导体晶粒52放 到封装载板62上后，再将另一颗半导体晶粒68放到所述厚膜涂层56 上，在旋涂所述厚膜涂层56时控制厚膜涂层56的厚度，以使晶粒52及68之间有足够的空间进行打线。利用厚膜涂层56来堆栈晶粒不但 成本比空晶粒制作过程低，而且厚膜涂层并未包覆接合线，因此也没
有不同材质的CTE造成的问题，同时也适用在小芯片。
以上实施例仅供说明本发明之用，而非对本发明的限制，有关技 术领域的技术人员，在不脱离本发明的精神和范围的情况下，还可以 作出各种变换或变化。因此，所有等同的技术方案也应该属于本发明 的范畴，应由各权利要求限定。
组件符号说明
10晶粒
12封装载板
14接合线
16接合垫
18液态胶
20晶粒
22晶粒
24晶粒
30晶粒
32薄膜
34晶粒
36接合线
40晶粒
42胶粘剂
44球体
46晶'粒
50晶圆
52晶粒
54晶粒52」
56厚膜涂层58 晶粒52上的接合垫
60 激光修整窗
62 封装载板
64 接合线
66 封装物
68 晶粒。
权利要求
1.一种多晶封装方法，其特征在于，包括下列步骤第一步骤提供第一半导体晶粒和一厚膜涂层，其中所述第一半导体晶粒具有一表面，所述厚膜涂层覆盖在部分所述表面上；第二步骤在所述厚膜涂层上放置第二半导体晶粒。
2. 如权利要求1所述的多晶封装方法，其特征在于，所述厚膜涂 层包括硅橡胶。
3. 如权利要求1所述的多晶封装方法，其特征在于，所述厚膜涂 层具有一大于15" m的厚度。
4. 如权利要求1所述的多晶封装方法，其特征在于，所述厚膜涂 层具有一介于15 100y m的厚度。
5. 如权利要求1所述的多晶封装方法，其特征在于，还包括在放 置所述第二半导体晶粒前通过打线法连接一接合线到一接合垫上，所 述接合垫是在所述表面上，且未被所述厚膜涂层覆盖住。
6. 如权利要求1所述的多晶封装方法，其特征在于，更包括在所 述第一与第二半导体晶粒及所述厚膜涂层上覆盖一封装物。
7. —种多晶封装方法，其特征在于，包括下列步骤第一步骤提供一晶圆，所述晶圆上含有一尚未切割出来的第一半导体晶粒，所述第一半导体晶粒具有一表面；第二步骤在所述晶圆上旋涂一厚膜涂层，使所述厚膜涂层覆盖 在部分所述表面上；第三步骤将所述第一半导体晶粒切割下来； 第四步骤在所述厚膜涂层上放置第二半导体晶粒。
8. 如权利要求7所述的多晶封装方法，其特征在于，所述厚膜涂层包括硅橡胶。
9. 如权利要求7所述的多晶封装方法，其特征在于，所述厚膜涂 层具有一大于15tx m的厚度。
10. 如权利要求7所述的多晶封装方法，其特征在于，所述厚膜涂层具有一介于15 100um的厚度。
11. 如权利要求7所述的多晶封装方法，其特征在于，还包括在放 置所述第二半导体晶粒前通过打线法连接一接合线到一接合垫上，所 述接合垫是在所述表面上，且未被所述厚膜涂层覆盖住。
12. 如权利要求7所述的多晶封装方法，其特征在于，更包括在所 述第一与第二半导体晶粒及所述厚膜涂层上覆盖一封装物。
13. —种单晶封装方法，其特征在于，包括下列步骤第一步骤提供一晶圆，所述晶圆上含有一尚未切割出来的半导 体晶粒，所述半导体晶粒具有一表面，所述表面包含一主动区；第二步骤在所述晶圆上旋涂一厚膜涂层，使所述厚膜涂层覆盖在部分或全部所述主动区上。
14. 如权利要求13所述的单晶封装方法，其特征在于，所述厚膜 涂层包括硅橡胶。
15. 如权利要求13所述的单晶封装方法，其特征在于，所述厚膜 涂层具有一大于15y m的厚度。
16. 如权利要求13所述的单晶封装方法，其特征在于，所述厚膜 涂层具有一介于15 100"m的厚度。
17. 如权利要求13所述的单晶封装方法，其特征在于，还包括下 列步骤第一步骤将所述半导体晶粒切割下来；第二步骤通过打线法连接一接合线到一接合垫上，所述接合垫是在所述表面上，且未被所述厚膜涂层覆盖住。
18. 如权利要求17所述的单晶封装方法，其特征在于，更包括模 造一封装物完全包覆所述半导体晶粒及所述厚膜涂层。
19. 如权利要求13所述的单晶封装方法，其特征在于，更包括下列步骤第一步骤将所述半导体晶粒切割下来；第二步骤将所述半导体晶粒放置在一封装载板上；第三步骤通过打线法连接一接合线到一接合垫上，所述接合垫是在所述表面上，且未被所述厚膜涂层覆盖住。
20. 如权利要求19所述的单晶封装方法，其特征在于，更包括在所述半导体晶粒及所述厚膜涂层上覆盖一封装物。
21. —种多晶封装结构，包括一第一半导体晶粒， 一厚膜涂层和一第二半导体晶粒，其特征在于所述第一半导体晶粒具有一表面 所述厚膜涂层覆盖在部分所述表所述第二半导体晶粒是在所述厚
22. 如权利要求21所述的多晶封 涂层包括硅橡胶。
23. 如权利要求21所述的多晶封 涂层具有一大于15" ra的厚度。
24. 如权利要求21所述的多晶封 涂层具有一介于15 100um的厚度。
25. 如权利要求21所述的多晶封 半导体晶粒包括一接合垫在所述表面 住。
26. 如权利要求21所述的多晶封装结构，其特征在于，所述第一 半导体晶粒包括一接合垫在所述表面上；一接合线连接所述接合垫，所述接合线完全未被所述厚膜涂层覆 盖到。
27. 如权利要求21所述的多晶封装结构，其特征在于，更包括-一封装载板，所述第一半导体晶粒在所述封装载板上； 一封装物覆盖在所述第一与第二半导体晶粒及所述厚膜涂层上。
28. —种单晶封装结构，包括一半导体晶粒和一厚膜涂层，其特 征在于所述半导体晶粒具有一表面，所述表面包含一主动区； 所述厚膜涂层覆盖在部分或全部所述主动区上。面上；膜涂层上。装结构，其特征在于，所述厚膜、 装结构，其特征在于，所述厚膜 装结构，其特征在于，所述厚膜装结构，其特征在于，所述第一 上，且未被所述厚膜涂层覆盖
29. 如权利要求28所述的单晶封装结构，其特征在于，所述厚膜 涂层包括硅橡胶。
30. 如权利要求28所述的单晶封装结构，其特征在于，所述厚膜 涂层具有一大于15y m的厚度。
31. 如权利要求28所述的单晶封装结构，其特征在于，所述厚膜 涂层具有一介于15 100u m的厚度。
32. 如权利要求28所述的单晶封装结构，其特征在于，所述半导 体晶粒包括一激光修整窗在所述主动区范围内，被所述厚膜涂层完全 覆盖住。
33. 如权利要求28所述的单晶封装结构，其特征在于，所述半导 体晶粒包括一接合垫在所述表面上，且未被所述厚膜涂层覆盖住。
34. 如权利要求28所述的单晶封装结构，其特征在于，所述半导体晶粒包括一接合垫是在所述表面上；一接合线连接所述接合垫，所述接合线完全未被所述厚膜涂层覆 盖到。
35. 如权利要求28所述的单晶封装结构，其特征在于，还包括一 封装物完全包覆所述半导体晶粒及所述厚膜涂层。
36. 如权利要求28所述的单晶封装结构，其特征在于，更包括一 封装载板，所述半导体晶粒是在所述封装载板上。
37. 如权利要求36所述的单晶封装结构，其特征在于，更包括一 封装物覆盖在所述半导体晶粒及所述厚膜涂层上。
全文摘要
一种多晶封装结构，包括一第一半导体晶粒，一厚膜涂层和一第二半导体晶粒，其特征在于所述第一半导体晶粒具有一表面；所述厚膜涂层覆盖在部分所述表面上；所述第二半导体晶粒是在所述厚膜涂层上。本发明的封装结构及方法具有减少和降低因封装物造成的应力的影响，堆栈晶粒成本低，没有不同材质的CTE造成的问题和适用于小芯片的优点。
文档编号H01L21/56GK101587844SQ200810098459
公开日2009年11月25日 申请日期2008年5月23日 优先权日2008年5月23日
发明者杨玉林 申请人:立锜科技股份有限公司