专利名称：横向dmos装置结构及其制造方法
技术领域：
0002本发明涉及一种半导体装置(半导体器件)，更具体地， 涉及一种横向双扩散MOSFET (以下，称作"LDMOS")装置结构 以及一种制造其的方法。
背景技术：
0003由于通常4吏用的功率MOS场凌文应晶体管(以下，称作 "MOSFET")具有比双极晶体管更高的输入阻抗，所以它具有大 的功率增益和简单的驱动电路。而且，由于功率MOSFET是单极 装置，所以在装置关闭的同时，它不具有由于少数载流子的积聚和 再结合导致产生的时间延迟(时延)。
0004因此，功率MOSFET的应用逐渐扩展到开关型电源、灯 镇流器以及电才几驱动电3各。通常，作为这样的一种功率MOSFET， 利用平面扩散才支术的双扩散MOSFET (DMOSFET)结构净皮广泛寸吏 用。于1981年11月10日/>布的SelColak的美国专利第4,300,150 号才皮露了 DMOSFET结构的典型LDMOS晶体管。0005而且，由弗才立德.鲁门尼克(Vladimir Rumennik)在"A 1200 BiCMOS Technology and Its Application, ISPSD 1991， Page 322-327，， 中和由4斤蒂芬.罗伯(Stephen P, Robb )在"Recent Advances in Power Integrated Circuits with High Level Integration, ISPSD 1994, Page 343 -348"中净艮道了将COMS晶体管和双才及晶体管与LDMOS晶体管集 成在一起的才支术。
0006由于常规LDMOS装置具有简单的结构，所以它非常适合 应用于VLSI工艺。然而，认为这些LDMOS装置在特性方面比垂 直DMOS (VDMOS )差，以至于它没有^皮充分关注。最近，已经 证实，减少表面电场(RESURF) LDMOS装置有优良的导通电阻
(Rsp)。然而，这种装置的结构4又应用在其源核j妾地的装置中，而 且非常复杂并且应用困难。
0007参照图1，示出了常规LDMOS晶体管装置10。该装置主 要包括两个LDMOS晶体管10a和10b。晶体管装置10a形成在绝 缘硅片(SOI)衬底上，该绝缘硅片衬底具有硅衬底11、緩沖氧化 层(buffer oxide ) 12和半导体层14。本文中，标号24a和24b指
示的是绝缘层。
0008示出的半导体层14覆盖珪衬底11。常规LDMOS装置包 4舌源区16a和漏区18a。
0009N型掺杂源区16a形成在P型掺杂阱区20中。阱区20有 时称作P型体(P type body )。 P型体20可以穿过半导体层14延伸 到緩沖氧化层12的上表面或仅存在于半导体层14之中。
0010漏区18a在场绝缘区23a的另一端的附近。场绝桑彖区23a 包4舌i者3口热生长氧^b石圭(thermally grown silicon oxide )的场氧4匕层。00114册电4及26a形成在半导体层14的表面上。4册电才及26a 乂人 源区16a的一部分的上部延伸到场绝纟彖区23a的上部，并且具有掺 杂杂质的多晶硅。栅电极26a通过栅极绝缘层28a与半导体14的 表面相隔离。栅极绝缘层28a可以包含氧化物、氮化物或者它们的 化合物(也就是，堆叠的NO或ONO层)。
0012侧壁区(未示出)可以形成在4册电极26a的侧壁上。侧壁 区通常包含诸如氧化硅的氧化物或诸如氮化硅的氮化物。
0013 J高浓度掺杂体区(body region) 30也在图1中示出。该体 区30包含在P型体中，从而与P型体20具有良好的接触。体区30 以比P型体20更高的浓度掺杂。
0014源极/漏极接触32a和34也包括在晶体管装置10a中。冲是 供接触32a和34,以1更通过绝缘层24a将源极/漏极区16a和18a 电耦接至电路中其他元件。
0015在图1中，单一的4妻触34用于晶体管10a和10b的源区 16a和16b。这样的一个典型的传统工艺在WiaT.Ng.等的美国专利 第5,369,045号中4皮露了。
0016图2是一个示意图，示出了作为简单符号的常规LDMOS 装置，如晶体管装置、体二极管(body diode)以及漏极与栅极之 间的寄生电容。本文中，体二极管是通过图1的P型体20和N型 半导体层14的结合而形成的二极管。在LDMOS中是固有(本征) 的。
0017这样的一个LDMOS装置在断开状态应该可以岸义受漏极和 源极之间的高电压，并且在导通状态它应该快速流过漏极和源极之 间的大的电流。此时，才艮据在栅极绝缘层28a或P型体和源区16a和16b的结合处附近的漏极和源极之间的高压击穿装置发生。并且 在其中高压连续地施加到栅极绝缘层28a的情况下，应力在栅极绝 缘层28a上积聚从而导致栅极绝缘层28a ,皮击穿。
0018因此，在其中4册极绝缘层相对较厚地形成以1更改善4册极绝 缘层28a的击穿电压特性的情况下，由于阈值电压的增大，它成为 起劣化装置操作特性的要素。
0019而且，在驱动感应器通过推4免式结构或者具有图3所示的 有DMOS装置ml和m2的电桥结构加载的情况下，存在一个体二 极管的正向传导操作区如Im2,以及一个体二极管的反向传导操作 区如图2中的Iml。此时，如果体二才及管的电流大，则少凄t载流子 积聚，二极管断开被延迟，并引起寄生双极结型晶体管的操作(运 行)。
发明内容
0020因此，本发明的一个目的是制造用于功率或高电压的一种 横向DMOS装置，其包括肖特基二极管(Schottke diode )，从而允 许由于高电压的装置击穿可以在肖特基二极管中产生，并在肖特基 二极管而不是在正向传导操作区 (forward conducting operation region)的体二极管中执行流过大量电流的功能，由此提高装置的 操作速度和稳定性。
0021而且，本发明的另一个目的是通过双极CMOS DMOS (BCD)工艺来制造一种横向DMOS装置，由此集成功率装置以 及防止通过简单工艺的寄生双极晶体管结合的"t喿作导致的一种现象。0022为了实现上述目的，根据本发明的一个方面提供了一种横 向DMOS装置的制造方法，其中横向DMOS具有晶体管区、肖特 基二才及管区和场岁文应区(电场区，field region )，该制造方法包4舌以 下步骤在第一导电型半导体衬底上形成第二导电型阱；以及在肖 特基二极管区形成与第二导电型阱接触的肖特基接触。
0023为了实现以上目的，才艮据本发明的另一方面提供一种横向 DMOS装置，其中横向DMOS装置具有晶体管区、肖特基二极管 区和场效应区。该横向DMOS装置包括形成在第一导电型半导体 衬底上的第二导电型阱；以及在肖特基二极管区形成的与第二导电 型阱接触的肖特基接触。
0024附图被包括用来提供对本发明的进一步理解，并结合于此 而构成本申请的 一 部分。本发明的示例性实施例连同描述都用来解
释本发明的原理。在附图中0025图l是常规横向DMOS装置的剖视图。0026图2是示出了作为简单符号的常规横向DMOS装置的示意
0027图3是示出了具有常失见横向DMOS装置的推4免式输出级的 电流通if各的示意0028图4a到4e是根据本发明的一个实施例的具有肖特基二极 管的4黄向DMOS装置的一种结构的示意图；以及
0029图5a到5c是根据本发明的一个实施例的制造具有肖特基 二才及管的片黄向DMOS装置的工艺流^E图。
具体实施例方式
0030尽管第一导电型和第二导电型在本说明书中分别被描述为 P型和N型，^f旦是该第一导电型和第二导电型可以分别是N型和P型。
0031本发明的其他目的、特征和优点通过参照附图的实施例的 具体描述将更为明了。
0032在下文中，本发明的实施例的构造(结构)和操作将参照 附图进4亍描述。附图所示和本i兌明书所述的本发明的构造和才喿作作 为至少一个实施例来描述。本发明的4支术构思、核心构造和才喿作并 不局限于jt匕。
0033图4a到4d是根据本发明的一个实施例的具有肖特基二极 管的LDMOS装置的结构的示意图。
0034图4a是4艮据本发明的一个实施例的具有肖特基二极管的 LDMOS装置的平面图。在图4中，示出了 P型硅衬底(或P型外 延层)402、 N型阱形式的N型漂移区404、 P型体406、 N+型漏^L 410、 N+型源才及412、 P+杂质层414、包括"慨电才及和棚4及绝》彖层的棚-极418、 P+型保护环420、以及接触422。由于图4a所示的结构是 叠层结构，所以下层结构可能一皮上层结构所隐藏。
0035本文中，LDMOS装置净皮分成晶体管区(A-A，区)、体二极 管区(B-B，区)和肖特基二极管区(C-C，区)。
0036本文中，晶体管区(A-A，区)和体二极管区(B-B，区)形 成有负责晶体管功能的 一个部分和负责体二极管的操作的 一个部分，其中在源才及不希望地具有比漏才及更高的电压时，体二才及管向前
通过电;危而不降l氐源才及和漏才及之间的过电压(over-voltage )。
0037而且，肖特基区(C-C，区)这样一个部分，其中由金属接 触422和4妻触该金属4妄触下部的N型漂移区404构成的肖4争基4妄触 是利用由硅半导体衬底形成的肖特基结合的事实而形成的，并且金 属层具有通过其势垒的矫正作用(整撩，rectifying action )。
0038图4b是图4a的晶体管区(A-A，)的剖一见图。
0039本文中，在P型石圭4于底402中，形成了N型漂移区404、 P型体406、以及包含N型杂质层408和N型漏才及410的漏区。.
0040而且，在P型体406上，形成了 N+型源极412和P+型杂 质层414，并且向上地形成了场氧化层416和冲册4及418。
0041本文中，才艮据施加至才册极的偏压(bias voltage )，沟道区在 存在于P型体406和N型漂移区404的4妻触表面与N+型源才及412 之间的P型体406的表面附近形成。
0042本文中，高浓度掺杂的P+型杂质层414被包含在P型体 406中以具有与P型体406的良好4妄触。
0043图4c是图4a所示的体二极管区(B-B，)的剖一见图。
0044本文中，体二才及管区(B-B，)形成有负责体二才及管的功能 的一个部分。而且，体二才及管以P型体406和N型漂移区404"l妾触 的结构形成。0045本文中，由于晶体管区(A-A，)还具有体二才及管区在其中 形成的结构，所以体二才及管在体二才及管区(B-B，)以及晶体管区 A-A，中形成。
0046本文中，体二极管区(B-B，)的结构与晶体管区(A-A，) 的结构的不同指出在于，P+型杂质层414不存在并JU又有N型源极 412部分存在于P型体406中。
0047图4d是图4a中的肖特基二极管区(C-C，)的剖视图。在 图4d中，在P型^ 圭衬底402上，形成了N型漂移区404。在N型 漂移区404上形成了 P+型保护环420以及包括N型杂质层408和 N+型漏才及410的漏区，并且向上地形成了场氧化层416、栅4及418 和接触422。
0048本文中，接触422和N型漂移区404的接触表面形成肖特 基接触。允许由于高电压导致的装置击穿可以在肖特基二极管中产 生，并且肖特基二极管代替在正向导电操作区中的体二极管执行流 过相当大量的电流的功能。
0049在本发明中，在肖特基二极管区(C-C，)中形成的栅极418 在宽度上比在晶体管区(A-A，)中形成的4册4及418更短，以^更不 与P+型保护环420接触。这是为了防止沟道在一册极418下形成。
0050本文中，P+型保护环420是为了增加肖特基二极管的反向 击穿电压而应用的一种结构。
0051在本发明中，肖特基二才及管的反向击穿电压通过调整在肖 特基二极管区(C-C，)中形成的P+型保护环420的宽度加以调节。0052由于肖特基二极管通过金属和N型半导体的结合而形成， 所以如果调整了 P+型保护环420的宽度，那么也调整了向上地形成 在P+型保护环420和N型漂移区404 (其是N型半导体)之间的 金属接触422的接触面积。因此，击穿电压也可以一皮调节。可以通 过使肖特基二极管的反向击穿电压变得比LDMOS电压的击穿电压 更小而防止装置击穿，从而允许在肖特基二极管中产生所述击穿。
0053图4e是示出了才艮据本发明的一个实施例的具有肖特基二 极管的LDMOS装置的示意图，其作为简单符号如晶体管装置、体 二极管DDB、在栅极和漏极之间的寄生电容Cgd、以及肖特基二极管。
0054本文中，体二极管Ddb本征地在晶体管区(A-A')和体二 极管区(B-B，)中形成，而肖特基二极管在肖特基二极管区(C-C，) 中形成。
0055图5a到5c是示出了根据本发明的一个实施例的制造具有 肖特基二极管的LDMOS装置的一种方法(工艺)的工艺流程图。 根据本发明的LDMOS装置的制造方法将参照图5a到5c进行描述。
0056参照图5a,作为晶体管区(A-A，)和肖特基二极管区(C-C，) 共有的制造工艺，单一浓度的N型阱例如N型漂移区504形成在P 型石圭一于底502上，并将离子注入N型漂移区504以形成由N型杂 质层508和N+型漏才及510构成的漏区。
0057参照图5b,将分别描述晶体管区(A-A，)的下一个制造工 艺和肖特基二极管区(C-C，)的下一个制造工艺。
0058首先，将参照图5b描述晶体管区(A-A，)的下一个制造 工艺。P型体506在以距形成的漏区预定距离隔开的区域处形成。0059优选地，P型体506可以通过离子注入硼(B)、铟(In)、 和镓(Ga)中任一种而形成。
0060在本发明中，P型体506是利用硼(B)等、通过在1E13至 4E14个离子/cm2的浓度和40至100 Kev的能量的条件下执行离子 、注入工艺而形成。
0061并且，高浓度掺杂的P+型杂质层514在P型体506中形
成以具有对P型体506的良好接触。
0062接下来，杂质高浓度注入其中的N+型源极512形成在P+ 型杂质层514的附近。此时，N+型源才及512可以利用例如砷(As) 等、通过在5E14至1E16个离子/cm2的浓度和20至100 Kev的能 量的条件下的离子注入来形成。
0063其次，肖特基二极管区(C-C，)的下一个制造工艺将参照 图5b来描述。在该区i或中，不形成P型体506、 P+型杂质层514 和N+型源极512，但P+型保护环520形成在N型漂移区上。
0064本文中，各个P+型保护环520具有预定的宽度，通过预设 的间隔隔开以 <更能够调整肖特基二才及管的击穿电压以及防止噪声 和防止不必要的沟道形成(这是它们的最初目的)。
0065参照图5c，将描述晶体管区(A-A，)和肖特基二极管区 (C-C，)的下一个制造工艺。
0066本文中，在用于装置分隔的场效应区以及晶体管区(A-A，) 和肖特基二极管区(C-C，)的预设区域上形成场氧化层516之后， 包括栅-极绝》彖层和4册电极的棚-极518形成在棚-才及区中。其后，形成 用于与其他导电层绝缘的层间介电层(未示出)，然后，形成连接至N+型源极512的金属电极、N+型漏才及510或通过形成在层间介 电层上的接触522的4册极518。
0067附带地，形成在肖特基区(C-C，)中的栅极518比在晶体
管区(A-A，)中形成的栅极在宽度上更短，以便不与P+型保护环 520相4妄触。这是为了防止沟道形成在4册才及518的下面。
0068并且，在所形成的接触522中的肖特基接触包含在肖特基 二极管区(C-C，)中。肖特基接触通过金属和N型漂移区504 (其 是N型半导体)的接触而形成。
0069因此，通过以预设间隔形成P+型保护环520,代替在肖特 基二才及管区(C-C，)的制造工艺中的P型体506和N+型源极512
来形成其击穿电压被调节的肖特基二极管，制造防止装置击穿的 LDMOS装置是可能的。
0070对于本领域的技术人员来说显而易见的是，在不背离本发 明的精神或范围的情况下，可以在本发明中形成各种更改和变形。
0071因此，本发明的技术范围不应局限于在实施例中所描述的 内容，而是由权利要求限定。
0072如上所述，才艮才居本发明的用于功率或高电压的4黄向DMOS 装置及其制造方法被制造为包括肖特基二极管，从而允许由于高电 压的装置击穿可以在肖特基二极管中产生，并且代替在正向导电操 作区中的体二极管，在肖特基二极管中执行流动相当大的电流的功 能，由此增大装置的操作速度和稳定性。0073而且，冲黄向DMOS装置可以通过BCD工艺来制造，由此 使得有可能集成功率装置并防止由通过简单工艺的寄生双极晶体 管结合的操作引起的现象。
0074而且，在肖特基二极管区中的保护环的位置和宽度被调整， 由此使得有可能在制造工艺调整肖特基二极管的击穿电压。
权利要求
1.一种横向DMOS装置的制造方法，包括以下步骤在第一导电型半导体衬底上形成第二导电型阱；以及在肖特基二极管区中形成与所述第二导电型阱接触的肖特基接触。
2. 根据权利要求1所述的横向DMOS装置的制造方法，其中， 所述横向DMOS装置具有晶体管区、所述肖特基二极管区和 场效应区，所述制造方法进一步包括以下步骤在所述第二导电型阱中形成漏区；在所述第二导电型阱的所述晶体管区中形成第 一导电型 体区；在所述第一导电型体区中形成第一导电型杂质区并且在 所述肖特基二极管区的所述第二导电型阱中形成第一导电型 保护环；在所述第一导电型杂质区的附近形成源区；在所述晶体管区、所述肖特基二4及管区和所述场效应区 中形成场绝》彖层；以及在所述晶体管区和所述肖特基二极管区中形成栅极绝缘 层和栅电极；其中，包括所述肖特基接触的金属接触形成在所述栅电 才及、所述漏区和所述源区上。
3. 才艮据权利要求2所述的横向DMOS装置的制造方法，其中， 形成在所述肖特基二才及管区中的所述棚-4及绝》彖层和所述才册电 极比形成在所述晶体管区中的所述栅极绝缘层和所述栅电极 在宽度上更短，以便不与所述第一导电型保护环接触。
4. 根据权利要求2所述的横向DMOS装置的制造方法，其中， 形成在所述肖特基二极管区中的所述肖特基二极管的击穿电 压是通过调整所述第 一导电型保护环的宽度来进行调节的。
5. 根据权利要求2所述的横向DMOS装置的制造方法，其中， 所述第一导电型体区是通过离子注入硼(B )、铟(In )和镓(Ga ) 中的4壬一种形成的。
6. 根据权利要求2所述的横向DMOS装置的制造方法，其中， 所述第一导电型体区是通过在1E13至4E14个离子/cn^和40 至100 Kev的条件下实施离子注入工艺形成的。
7. 才艮据权利要求2所述的横向DMOS装置的制造方法，其中， 所述源区是通过离子注入砷(As)形成的。
8. 根据权利要求2所述的横向DMOS装置的制造方法，其中， 所述源区是通过在5E14至1E16个离子/cm2的浓度和40至100 Kev的能量的条件下的离子注入工艺形成的。
9. 一种冲黄向DMOS装置，包4舌在第一导电型半导体衬底上形成的第二导电型阱；以及在肖特基二极管区中形成为与所述第二导电型阱接触的 肖特基接触。
10. 根据权利要求9所述的横向DMOS装置，其中，所述横向 DMOS装置具有晶体管区、所述肖特基二4及管区和场效应区， 所述4黄向DMOS装置进一步包括形成在所述第二导电型阱中的漏区；形成在所述第二导电型阱的所述晶体管区中的第 一导电 型体区；形成在所述第一导电型体区中的第一导电型杂质区和形 成在所述肖特基二极管区的所述第二导电型阱中的第一导电 型保护环；形成在所述第 一导电型杂质区的附近的源区；形成在所述晶体管区、所述肖特基二极管区和所述场效 应区中的场绝纟彖层；形成在所述晶体管区和所述肖特基二4及管区中的棚-极绝 纟彖层和4册电4及；以及形成在所述栅电极、所述漏区和所述源区上的金属接触；其中，所述肖特基接触包含在所述金属接触中。
11. 根据权利要求10所述的横向DMOS装置，其中，形成在所 述肖特基二极管区中的所述斥册极绝缘层和所述4册电极比形成 在所述晶体管区中的所述栅-才及绝^彖层和所述4册电极在宽度上 更短以便不与所述第 一导电型保护环接触。
12. 根据权利要求10所述的横向DMOS装置，其中，形成在所 述肖特基二极管区中的所述肖特基二极管的击穿电压是通过 调整所述第 一导电型保护环的宽度进行调节的。
13. 根据权利要求10所述的横向DMOS装置，其中，所述第一 导电型体区是通过离子注入硼(B)、铟(In)和镓(Ga)中 的4壬一种形成的。
14. 根据权利要求10所述的横向DMOS装置，其中，所述第一 导电型体区是通过在1E13至4E14个离子/cm2和40至100 Kev 的条件下实施离子注入工艺形成的。
全文摘要
本发明涉及一种横向DMOS装置及其制造方法。通过在第一导电型半导体衬底上形成第二导电型阱以及在肖特基二极管区中形成与所述第二导电型阱接触的肖特基接触而形成所述横向DMOS装置，从而防止由于高电压导致的所述装置的击穿。
文档编号H01L27/06GK101320710SQ200810111060
公开日2008年12月10日 申请日期2008年6月10日 优先权日2007年6月8日
发明者方诚晚 申请人:东部高科股份有限公司