专利名称：半导体器件及其制造方法
技术领域：
本发明的具体实施方式
涉及半导体器件。更具体地，本发明的具体实施方式
涉及其中编码设计(code design)可以很容易地被改 变的半导体器件，以及用于制造该半导体器件的方法。
背景技术：
嵌入式非易失性存储器件是其中非易失性存储器与能够操作 该存储器的逻辑电路集成到单个芯片中的器件。典型地，使用本领 域中已知的基本逻辑制造技术连同各种用于制造非易失性存储器 的技术来制造嵌入式非易失性存储器件。
各种类型的嵌入式非易失性存储器是已知的并可以依赖于终 端应用所期望的技术指标(说明)来选择。类似地，在本领域中已 知各种非易失性存储器设计，而具体设计可以根据存储在存储器中
的编石马而改变。
半导体器件(包括用于非易失性存储器中的那些)的制造利用 掩模实施图案图案化工艺，其中掩模图案的宽度可以根据制造的半 导体器件的图案而改变。
例如，当栅极图案形成在半导体器件中时，掩模图案包括复杂 的图案。由于图案的复杂性，当掩模在制造过程中被不适当地排列 (对准)或发生任何振动时，所得到的半导体器件可能具有缺陷或 劣化的可靠性。除了由于图案掩^^莫的复杂性导致在制造过程中产生 的困难外，与形成图案掩模有关的成本也是昂贵的。
非易失性存储器件的设计中的任何变化导致掩模设计中的变 化。这需要一种新的掩模图案，其可能在生产和测试新设计时导致 附加的制造费用，劣化的工艺可靠性以及时间损谇毛。
发明内容
因此，
导体器件的方法，该半导体器件充分地避免了相关技术的 一个或多 个问题、局限性或缺点。
一个示例性具体实施方式
提供了一种半导体器件，使用便宜的 掩模可以很容易的改变该半导体器件的设计。
在以下描述中部分地阐述了本发明的其它优点、目的、和特征， 并且其根据以下检查对于本领域普通技术人员来说将部分地变得 显而易见，或者可以乂人本发明的实施中而获知。本发明的目的和其 他优点可以通过在书面描述及其权利要求书以及附图中特别指出 的结构而实现和获得。
本发明的一个示例性方面是一种半导体器件，包括形成在半 导体衬底上的4册才及图案，形成在位于棚-才及图案一侧的半导体衬底中 的第 一掺杂区域(impurity-doped region )和形成在位于棚-极图案另 一侧的半导体衬底中的第二掺杂区域，部分地覆盖第 一掺杂区域或 第二掺杂区域的自对准多晶硅化物(salicide)屏蔽膜图案，形成在
半导体衬底和自对准多晶硅化物屏蔽膜图案上的绝缘膜，该绝缘膜 包括暴露自对准多晶硅化物屏蔽膜图案的第 一 孔和部分地暴露没 有被自对准多晶硅化物屏蔽膜图案覆盖的第 一掺杂区域或第二掺 杂区域的第二孔，以及穿过第一孔与自对准多晶硅化物屏蔽膜图案 接触的第一线。
另一个示例性具体实施方式
是一种用于制造具有编码改变的
晶体管的半导体器件的方法，包括在半导体村底上形成栅极图案， 在位于栅极图案一侧的半导体衬底中形成第一4参杂区域以及在位 于栅极图案另 一侧的半导体衬底中形成第二掺杂区域，在半导体衬 底和栅极图案的整个表面的上方形成自对准多晶硅化物屏蔽膜；在 自对准多晶硅化物屏蔽膜上形成光刻胶图案，使用光刻胶图案作为 掩模来图案化自对准多晶硅化物屏蔽膜以便形成自对准多晶硅化 物屏蔽膜图案，在半导体衬底和自对准多晶硅化物屏蔽膜图案上形 成金属层，对金属层和自对准多晶硅化物屏蔽膜图案进行退火以便 形成自对准多晶硅化物，在形成自对准多晶硅化物之后除去残留的 金属层，在半导体衬底上形成绝缘膜，图案化绝缘膜以形成第一孔 和第二孔，以及形成穿过第一孔与自对准多晶硅化物屏蔽膜图案接 触的第 一线以便改变晶体管设计。
可以理解的是，本发明具体实施方式
的上述总体描述和以下的 详细描述都是示例性的和说明性的，并且旨在提供对所要求的本发 明的进一步解释。
被包含以提供对本发明的进一 步理解的附图结合在本申请中 并构成本申请的一部分。附图示出了本发明的具体实施方式
并连同 -沈明书用于阐述本发明的原理。在附图中
图1A是一种半导体存储器件的电路图IB是根据本发明一种具体实施方式
由图1A的电路图改进 的半导体存储器件设计的电路图2是示出了根据本发明一种具体实施方式
改进的半导体器件 i殳计的平面图3是沿着图2的线I-I，截取的截面图；以及
图4至图12是示出了才艮据本发明一种具体实施方式
的用于制 造半导体器件的过程(工艺)的截面图。
具体实施例方式
在下文中，将参照附图详细地描述一种半导体及其制造方法。 在以下描述中，本发明的示例性具体实施方式
均根据"第一半导体 构件，，和"第二半导体构件"来描述。类似的术语被用来指定半导 体的其他部分，而无需限制。因此，当提及"第一半导体构件"、"第 二半导体构件，，等时，可以清楚的理解，半导体封装包括至少两个 或更多构件，并且可选地，包括可替代的构件。
为了进一步理解本发明的实例，不同的构成元件的尺寸已被放 大，并且在附图中所示的比例(尺寸)可能与元件的实际尺寸不同。 在附图中所示出的所有元件不必均包含在本发明中，而本发明也不 包含与本发明具体实施方式
相关的可能使用的所有元件，因此可以 才艮据半导体的具体构造来增加或删除元件。
关于才艮据本发明的优选具体实施方式
的描述，应该理解，当一 个村底、层(膜)、区域、衬垫(焊盘)、图案和/或结构被称为在另 一个衬底、层(膜)、区域、衬垫、图案和/或结构的"上/之上/上方/上部(在...的顶部)"或"下/之下/下方/下部(在...的底部)"时， 它们可以直接接触另一个衬底、层(膜)、区域、衬垫、图案或结
构，或具有介于它们之间的中介层(intervening layers )(膜)，区域、 衬垫、图案或结构。因此，应该理解，关于本发明的技术概念的该 含义。
图1A是半导体存储器件的电路图。图1B是根据本发明一种具体实施方式
由图1A的电路图改进的半导体存储器件的电路图。
如图1A和1B所示，半导体存储器件包括漏极线141和142， 源才及线145、以及斥册才及线121和122。
可以改变半导体存储器件的具体编码设计。在图1A所示的实 例中，源极线145电连接至区域A，中的晶体管的源极区域。可替换 地，如图1B所示，源才及线145可以不净皮电连4妄至区i或A中的晶体 管的源极区域。
在半导体的制造和设计中经常有嵌入式存储器。嵌入式存储器 的实例包者舌SRAM、 DRAM、 FLASH、 ROM等。该ROM i殳计可 以才艮据半导体存储器件的具体编码而改变。
当区域A，改变为区域A时，为了将晶体管编码到高的"1"电 平(level), i殳置在相应单元中的晶体管即4吏处在々包和才莫式下时也 不能工作。为了这种目的，源极线145不能被电连接至相应晶体管 的源4及区i或。
图2是示出了根据本发明另一种具体实施方式
改进的半导体器 件设计的平面图。图3是沿着图2的线I-I，截取的截面图。
如图2和图3所示，器件隔离膜图案101形成在半导体衬底100 上。器件隔离膜图案101限定了半导体器件的有源区域。
例如，器件隔离膜图案101可以是浅沟道隔离图案。
阱区103通过在半导体衬底100中注入杂质而设置有器件隔离 图案101。第一初W及绝^彖膜图案111和第一4册4及图案121形成在半 导体衬底100上。
例如，第 一栅极绝缘膜图案111可以是热氧化膜图案，而第一 才册才及图案121可以是多晶石圭图案。
第二栅极绝缘膜图案112与在半导体衬底100上的第一栅极图 案121以预定的3巨离间隔开，而第二4册才及图案122形成在第二栅-才及 绝缘膜图案112上。
例如，第二栅极绝缘膜图案112可以是热氧化膜图案，而第二 才册才及图案122可以是多晶石圭图案。
栅极隔离物(gate spacer) 115形成在第一栅极绝缘膜图案111 和第一栅极图案121的侧面上，以及形成在第二栅极绝缘膜图案112 和第二斥册才及图案122的侧面上。
掺杂区域105形成在位于第一和第二栅极图案121和122的侧 面之下的半导体衬底100区域中的半导体衬底100上。
低浓度掺杂区域105a形成在栅极隔离物115之下，而包括源 极区域和漏极区域的高浓度掺杂区域105b形成在第一和第二栅极 图案121和122的每一侧上。
覆盖第一斥册才及图案121和第二初財及图案122的自对准多晶-圭化 物屏蔽膜图案125形成在掺杂的半导体衬底100上。才艮据本发明， 自对准多晶硅化物屏蔽膜图案可以包括覆盖第 一 掺杂区域和第二 掺杂区域中的至少 一个的氧化硅膜，以及形成在该氧化硅膜上的氮 化硅膜。
可以通过形成自对准多晶硅化物屏蔽膜图案125来改变半导体 的编码以便根据本发明 一个具体实施方式
中的半导体存储器件的 改进设计图(设计方案)部分地覆盖4参杂区域105。
自对准多晶硅化物屏蔽膜图案125使得自对准多晶硅化物仅形 成在期望的区域中并防止自对准多晶石圭化物形成在任何不期望的 区域中。在本发明的具体实施方式
中，自对准多晶硅化物屏蔽膜图 案125形成在编码i殳计将^皮改变的区域中。
体存储器件的区域中。
层间电介质130形成在半导体^N"底100的整个表面上方。层间 电介质130形成有三个孔131、 132和133,这些孔部分i也暴露纟参杂 区域105。此时，在第三孔133暴露自对准多晶硅化物屏蔽膜图案 125的同时，第一和第二孔131和132暴露自对准多晶-f圭化物127。
漏极线141和142形成在层间电介质130上并穿过第一和第二 孑L 131和132与自对准多晶石圭化物127相4妄触。
源极线145形成在层间电介质130上并穿过第三孔133与自对 准多晶石圭化物屏蔽膜图案125相4妄触。
因为自对准多晶硅化物屏蔽膜图案125，源极线145不能连接 至4立于源才及线下方的杂质区i或，所以该区^或中的编石马可以乂人高 (T )变为低("0")。
图4至图12是示出了根据本发明一种具体实施方式
的用于制 造半导体器件的过程的截面图。
如图4所示，器件隔离膜图案101形成在半导体衬底100上以 便限定有源区域。
然后，杂质掺杂在半导体4于底100上以形成阱区103。
如图5所示，第一栅极绝缘膜图案111和第一栅极图案121形 成在半导体村底100上。
例如，第 一栅极绝缘膜图案111可以是热氧化膜图案，而第一 才册才及图案121可以是多晶石圭图案。
第二栅极绝缘膜图案112形成在半导体衬底100上，而第二栅 极图案122形成在第二栅极绝缘膜图案112上以便第二栅极绝缘膜 图案112和第二栅极图案122与第一栅极图案121间隔开预定的距 离。第 一栅极绝缘膜图案111和第二栅极绝缘膜图案112可以同时 形成。类似地，第一栅4及图案121和第二棚4及图案122可以同时形 成。
例如，第二栅极绝缘膜图案112可以是热氧化膜图案，而第二 栅极图案122可以是多晶硅图案。
由绝缘体制成的栅极隔离物115形成在第一栅极绝缘膜图案 111和第一栅4及图案121的侧面上，并形成在第二棚-才及绝多彖膜图案 112和第二4册才及图案122的侧面上。低浓度掺杂区域105a形成在位于斥册极隔离物155下方的半导 体衬底100中。可以通过使用第一和第二栅极图案121和122作为 掩模将低浓度杂质离子掺杂到半导体衬底100中来形成低浓度掺杂 区域105a 。
如图6所示，为了形成构成源极区域或漏极区域的高浓度掺杂 区域105b，在第一和第二栅极图案121和122的每一侧上注入高浓 度杂质。
低浓度掺杂区域105a和高浓度掺杂区域105b被称作掺杂区域
105。
如图7所示，自对准多晶石圭化物屏蔽膜125a形成在半导体衬 底100上。
例如，自对准多晶硅化物屏蔽膜125a可以是氧化硅膜。
例如，自对准多晶硅化物屏蔽膜125a可具有200埃到600埃
之间的厚度。
例如，自对准多晶硅化物屏蔽膜125a可以是双层，该双层包 括氧化硅膜和形成在氧化硅膜上方的氮化物氧化膜。更具体地说， 可以通过在半导体衬底上形成氧化石圭膜以及在该氧化石圭膜上形成 氮化硅膜来形成自对准多晶硅化物屏蔽膜。
自对准多晶石圭化物屏蔽膜125a起到防止自对准多晶硅化物 127在半导体一于底100的预定区域中形成的作用。
光刻月交图案161形成在晶体管的编码将^皮改进的区域中的自对 准多晶硅化物屏蔽膜125a上。
与用于形成有源器件、栅极图案和接触孔的复杂掩模相比，用 来形成光刻胶图案的掩模是廉价的并在制造过程中显示出抵抗工
艺变化和图案移位的4交好的阻抗(resistance),其中光刻胶图案用 于形成自对准多晶硅化物屏蔽膜图案。此外，在有源区域已经被限 定之后，并在4册极图案和接触孔已经在半导体制造工艺中形成之后 实施光刻胶图案形成工艺，从而减少了设计检验时间的量。另夕卜， 在本发明中，没有必要进一步改进附加的掩模工艺，从而使得编码 设计很容易改变并使得在编码设计改变过程中缺陷的出现最小化。
如图8所示，为了在编码将被改变的区域中形成自对准多晶硅 化物屏蔽膜图案125,使用光刻胶图案161作为掩模来图案化自对 准多晶石圭-化物屏蔽力莫125a。
如图9所示，金属层170形成在设置有自对准多晶硅化物屏蔽 月莫图案125的半导体衬底100的整个表面上方。
例如，金属层170可以包括用于形成自对准多晶硅化物127的 金属层并可以由钴(Co)制成。
随后，为了形成自对准多晶硅化物127,对半导体衬底100进 4亍退火过程以4吏金属层170与半导体衬底100反应。
如图10所示，将没有形成自对准多晶石圭^f匕物127的金属层170 的区域Z人半导体4于底100上除去。
随后，如图11所示，层间电介质130形成在包:fe自对准多晶 硅化物127和自对准多晶硅化物屏蔽膜图案125的半导体衬底100 的整个表面的上方。图案化层间电介质130以形成部分地暴露在掺杂区域105上形 成的自对准多晶硅化物127的第一孔131和第二孔132,以及暴露 自对准多晶硅化物屏蔽膜图案125的第三孔133。
在图案化层间电介质130之前，可以实施4旭光工艺以平坦^f匕层 间电介质130。
如图12所示，漏才及线141和142形成在层间电介质130上以 4吏漏才及线穿过第一孔131和第二孔132而与自对准多晶石圭化物127 接触。
通孔金属图案(via metal pattern )可以形成在第 一至第三孔131 、 132和133的内部。
由于因为自对准多晶硅化物屏蔽膜图案125,第三孔133没有 电连接至掺杂区域105,相应晶体管的编码可以从高变化到低。
该半导体器件及其制造方法的一个优势在于可以通过改变半 导体器件的设计来提高制造工艺的余量(margin)和可靠性，此外 还可以通过"i殳计用于形成自对准多晶硅化物以快速和容易地改变 形成半导体器件的设计的廉价掩模来降低制造费用和缩短设计检 验时间。
对于本领域的技术人员来说显而易见的是，在不背离本发明的
精神或范围的情况下，可以对本发明进4亍各种》务改和变化。因此，
本发明旨在覆盖落入所附权利要求及其等同物的范围内的本发明 的^f壬^P修改和变化。
权利要求
1.一种半导体器件，包括栅极图案，形成在半导体衬底上；第一掺杂区域，形成在位于所述栅极图案一侧的所述半导体衬底中，和第二掺杂区域，形成在位于所述栅极图案另一侧的所述半导体衬底中；自对准多晶硅化物屏蔽膜图案，部分地覆盖所述第一掺杂区域或所述第二掺杂区域；绝缘膜，形成在所述半导体衬底和自对准多晶硅化物屏蔽膜图案上，所述绝缘膜包括第一孔和第二孔，所述第一孔暴露所述自对准多晶硅化物屏蔽膜图案，所述第二孔部分地暴露没有被所述自对准多晶硅化物屏蔽膜图案部分覆盖的所述第一掺杂区域或所述第二掺杂区域；以及第一线，穿过所述第一孔与所述自对准多晶硅化物屏蔽膜图案接触。
2. 根据权利要求1所述的半导体器件，其中，所述自对准多晶硅 化物屏蔽膜图案具有在约200埃到600埃之间的厚度。
3. 根据权利要求1所述的半导体器件，其中，所述自对准多晶硅 化物屏蔽膜图案包括氧化硅膜和氮化硅膜中的至少 一种。
4. 根据权利要求1所述的半导体器件，其中，所述自对准多晶硅 化物屏蔽膜图案用于改变所述第 一 线的编码设计。
5. 根据权利要求1所述的半导体器件，进一步包括第二线，形成在所述第二孔中，所述第二线连接至没有 被所述自对准多晶硅化物屏蔽膜图案部分覆盖的所述第 一掺 杂区域或所述第二掺杂区域。
6. 根据权利要求3所述的半导体器件，其中，所述自对准多晶硅 化物屏蔽膜图案包括氧化硅膜，覆盖所述第一掺杂区域或所述第二掺杂区域；以及氮化石圭膜，形成在所述氧化硅膜上。
7. 根据权利要求4所述的半导体器件，其中，所述第一线对应于 源才及线，而所述编石马由高变4b到4氐。
8. 根据权利要求5所述的半导体器件，其中，所述第二线对应于 漏极线。
9. 一种用于制造具有编码改变的晶体管的半导体器件的方法，包 括在半导体衬底上形成栅极图案；在所述棚-才及图案一侧的所述半导体^H"底中形成第 一掺杂 区i或以及在所述斥册才及图案另 一侧的所述半导体4十底中形成第 二掺杂区域；在所述半导体衬底和所述4册才及图案的整个表面的上方形 成自对准多晶硅化物屏蔽膜；在所述自对准多晶硅化物屏蔽膜上形成光刻胶图案以便 实施编码转换； 使用所述光刻胶图案作为掩模来图案化所述自对准多晶硅化物屏蔽膜以便形成自对准多晶硅化物屏蔽膜图案；在所述半导体衬底和所述自对准多晶硅化物屏蔽膜图案 上形成金属层；对所述金属层和所述自对准多晶硅化物屏蔽膜图案进行 退火以便形成自对准多晶石圭化物；在形成所述自对准多晶硅化物之后去除残留的所述金属 层并在所述半导体衬底上形成绝缘膜；图案化所述绝缘膜以形成第一孔和第二孔；以及形成穿过所述第 一 孔与所述自对准多晶硅化物屏蔽膜图 案接触的第 一线以便改变晶体管设计。
10. 根据权利要求9所述的方法，其中，所述晶体管是非易失性存 储器件。
11. 根据权利要求9所述的方法，其中，所述自对准多晶硅化物屏 蔽膜包括氧化硅膜。
12. 根据权利要求9所述的方法，其中，通过改变用于形成所述自 对准多晶硅化物屏蔽膜图案的所述掩模的设计来改变所述晶 体管的编码。
13. 根据权利要求9所述的方法，其中，所述自对准多晶硅化物屏 蔽膜图案具有在约200埃到600埃之间的厚度。
14. 根据权利要求9所述的方法，其中，所述形成所述自对准多晶 硅化物屏蔽膜的步骤包括在所述半导体衬底上形成氧化硅膜；以及 在所述氧化石圭膜上形成氮化硅膜。
15. 才艮据权利要求9所述的方法，进一步包括在图案化所述绝缘膜之前平坦化所述绝纟彖膜。
16. —种具有改进的编码的晶体管，所述晶体管包括才册才及图案，形成在半导体4t底上；第一捧杂区i或，形成在^f立于所述4册才及图案一侧的所述半 导体衬底中，和第二掺杂区域，形成在位于所述栅极图案另一 侧的所述半导体4于底中；自对准多晶硅化物屏蔽膜图案，部分地覆盖所述第一掺 杂区域或所述第二掺杂区域；绝缘膜，形成在所述半导体衬底和所述自对准多晶硅化 物屏蔽膜图案上，所述绝缘膜包括第一孔和第二孔，所述第一 孔暴露所述自对准多晶硅化物屏蔽膜图案，所述第二孔部分地 暴露没有被所述自对准多晶硅化物屏蔽膜图案部分覆盖的所 述第 一掺杂区i或或所述第二纟参杂区域；第一线，穿过所述第一孔与所述自对准多晶硅化物屏蔽 膜图案4妄触；第二线，形成在所述第二孔中，所述第二线连接至没有 被所述自对准多晶硅化物屏蔽膜图案部分覆盖的所述第一掺 杂区域或所述第二掺杂区域。
17. 根据权利要求16所述的晶体管，其中，所述自对准多晶硅化 物屏蔽膜图案包括氧化硅膜，覆盖所述第一掺杂区域或所述第二掺杂区域；以及 氮化石圭膜，形成在所述氧化石圭力莫上。
18. 根据权利要求16所述的晶体管，其中，所述第一线对应于源 极线，而所述晶体管的编码由高变化到低。
19. 根据权利要求16所述的晶体管，其中，所述第二线对应于漏 极线。
20. 根据权利要求16所述的晶体管，其中，所述自对准多晶珪化 物屏蔽膜图案具有在约200埃到600埃之间的厚度。
全文摘要
一种半导体器件及其制造方法。该半导体器件包括形成在半导体衬底上的栅极图案，形成在位于栅极图案一侧的半导体衬底中的第一掺杂区域和形成在位于栅极图案另一侧的半导体衬底中的第二掺杂区域，部分覆盖第一掺杂区域或第二掺杂区域的自对准多晶硅化物屏蔽膜图案，形成在半导体衬底上的绝缘膜，该绝缘膜包括暴露自对准多晶硅化物屏蔽膜图案的第一孔和部分地暴露没有被自对准多晶硅化物屏蔽膜图案覆盖的第一掺杂区域或第二掺杂区域的第二孔，以及穿过第一孔与自对准多晶硅化物屏蔽膜图案接触的第一线。
文档编号H01L21/336GK101350349SQ20081013222
公开日2009年1月21日 申请日期2008年7月18日 优先权日2007年7月19日
发明者李蓉根 申请人:东部高科股份有限公司