专利名称：半导体器件及其制造方法
技术领域：
本发明涉及一种半导体器件及其制造方法。
背景技术：
半导体器件可以具有多层结构，換照该多层结构，每个相应的 层通过賊射(sputtering)或^L学气相;冗积来形成并然后通过光刻 (lithography)来图才羊化。由于半导体器件衬底上和/或上方的图样 尺寸和图样密度的不同产生了各种各样的问题，因此，已经开发出 将虚拟图样和主图样形成在 一起的技术。
发明内容
本发明实施例涉及一种半导体器件以及制造该半导体器件的 方法，该半导体器件具有多个虚拟图样，这些虚拟图样有效地降低 了在化学机械极化(chemical mechanical polarization ) ( CMP )或蚀 刻中由图才羊依赖'f生(pattern dependency )造成的工艺缺陷。
本发明实施例涉及一种半导体器件，该半导体器件可以包括以 下至少之一在衬底上和/或上方形成的器件图才羊；以及形成在器件
图样一侧的具有不同纵向截面(longitudinal-sectional)区域的多个
虚拟图样。
本发明实施例涉及一种制造半导体器件的方法，该方法可以包 括至少以下步骤之一在衬底上和/或上方形成器件图样；以及然后 在器件图样的一侧形成具有不同纵向截面区域的多个虚拟图样。
本发明实施例涉及一种方法，该方法可以包括至少以下步骤之 一在衬底中形成浅沟槽隔离图样；通过在衬底上实施第一蚀刻工 艺在浅沟槽隔离图样的 一 侧以第 一 深度在衬底中形成第 一 沟槽；通 过在一些第一沟槽上实施第二蚀刻工艺以比第一深度大的第二深 度在衬底中形成第二沟槽；通过填充第一沟槽形成具有第一厚度的 第一虚拟图样；以及然后通过填充第二沟槽以比第一厚度大的第二 厚度形成第二虚拟图样。
实例图1至图3示出了根据本发明实施例的制造半导体器件的 方法以及半导体器件。
具体实施例方式
应该理解的是，当一个元件比如层、区或4于底称作在另一个元 插入元件。
如实例图l所示，根据本发明实施例的半导体器件可以包括器 件图样100和虚拟图样200。器件图样100形成在衬底50上和/或 上方，而具有不同《从向截面区i或的多个虚拟图才羊200形成在器件图 样100的一侧。如实例图1和图2所示，虚拟图样200可以具有相
同的平面尺寸，或具有不同的平面尺寸。因此，在才艮据本发明实施 例的半导体器件中，尽管虚拟图样具有相同的平面尺寸，但从三维 结构的角度来看虚拟图样具有不同的纵向截面区域。从而，在化学
机械极化(CMP)或蚀刻中由图样依赖性造成的工艺缺陷提高的影 响被减小。
根据本发明实施例，用作主图样的器件图样100可以具有浅沟 槽隔离(STI)图样。通过任一隔离方法在衬底50中形成STI图样。 虚拟图样200包括以第一厚度在器件图才羊100的一侧形成的第一虚 拟图样210，以及以比第一厚度大的第二厚度形成的第二虚拟图样 220。根据本发明实施例，在虚拟图样200的形成过程中，在器件 图样100 —侧的衬底50中形成具有第一深度的多个第一沟槽Tl。 然后，在衬底50中形成具有深于第一深度的第二深度的第二沟槽 T2。如上文所述，分开形成第一沟槽Tl和第二沟槽T2。可选地， 在器件图样100 —侧的衬底50中形成具有第一深度的多个第一沟 槽Tl,然后通过附加地蚀刻一些第一沟槽Tl来形成具有第二深度 的第二沟槽T2。
分开形成第一沟槽T1和第二沟槽T2的上述过程以及通过在一 些第一沟槽T1上实施第二蚀刻工艺形成第二沟槽T2的上述过程可 以4吏用感光月莫(photosensitive film )通过光刻、法(photolithography)
和蚀刻来实施，因而其详细描述将^皮省略。
其后，填充第一沟槽Tl和第二沟槽T2 >^人而以第一厚度形成第 一虚拟图样210和以第二厚度形成第二虚拟图样220。为了展示使 用至少两种虚拟图样的效果，尽管使用了具有同一平面尺寸的虚拟 图样200,但从三维结构的角度来看虚拟图样200形成具有不同的 纵向截面区域。意味着，在器件图样100为STI图样的情形下，如 实例图2所示，形成具有浅深度的第一沟槽Tl并以格子(lattice ) 形状相互地形成具有更深深度的第二沟槽T2，以形成虚拟图样。
因此，可以调整填充沟槽Tl和T2的间隙填充氧化物的表面轮廓 (surface profile )。从而，形成完全规则和重复的虚拟图样210和 220。从而，在化学机械极化(CMP)或沟槽蚀刻中去除图样依赖 性是可能的。
如实例图3所示，根据本发明实施例，与实例图2示出的其中 器件图样是STI图样的本发明实施例相反，器件图样300可以是多 晶硅(poly)图样，但并不限于此。例如，器件图样300可以是金 属图样。通过常规工艺形成多晶硅图样或金属图样。也就是，多晶 硅层或金属层通过沉积形成在衬底50上和/或上方且然后被图样 化，从而产生器件图样300，也就是，多晶硅图样或金属图样。虚 拟图样200包括以相对于衬底50最上表面的第三高度在器件图样 300的一侧形成的第三虚拟图样230以及以比第三高度低的第四高 度形成的第四虚拟图样240。
根据本发明实施例，在虚拟图样200的形成过程中，在器件图 样300 —侧的衬底50上和/或上方形成具有第三高度的第三虚拟图 才羊230。然后，在4于底50上和/或上方形成具有比第三高度^f氐的第 四高度的第四虛拟图样240。如上所述，分开形成第三虚拟图样230 和第四虚拟图样240。
可选地，在虚拟图样200的形成过程中，在器件图样300—侧 的衬底50上和/或上方形成多个具有第三高度的第三虚拟图样230。 然后，通过附加地蚀刻一些第三虚拟图样230在衬底50上和/或上 方形成具有比第三高度低的第四高度的第四虚拟图样240。例如， 通过沉积在衬底50上和/或上方形成用于第三虚拟图样230和第四 虚拟图样240的材料层，以及然后通过使用普通掩模蚀刻形成第三 虚拟图样230和第四虚拟图样240。才艮据本发明实施例，在实例图 1和图3中示出的虚拟图才羊可以具有相同的平面尺寸或不同的平面 尺寸。
为了展示使用至少两种虚拟图样的效果，尽管使用了具有同一 尺寸的虚拟图样，但从三维结构的角度来看根据本发明实施例的虚
拟图样形成具有不同的纵向截面区域。在其中器件图样300是金属 图样或多晶硅图样的情形下，如实例图3所示，虚拟图样200的一 些图样230形成达到大高度，而虚拟图样200的剩余物240形成达 到小高度。从而，可以调整沉积在虚拟图样230和240的最上表面 上和/或上方的金属间电介质(inter metal dielectric ) (IMD )的表面 4仑廓(surface profile )。因此，形成完全A见则且重复的虚拟图样230 和240。从而，在IMD随后的化学机械极化(CMP)中去除图样依 赖性是可能的。
在根据本发明实施例的半导体器件及其制造方法中，尽管使用 具有相同平面尺寸的虚拟图样，但从三维结构的角度来看虚拟图样 具有不同的纵向截面区域，从而，减少在化学机械极化(CMP)或 蚀刻中由图样依赖性造成的工艺缺陷的效果是显著的。
尽管本文中描述了多个实施例，^f旦是应该理解，本领域^支术人 员可以想到多种其他修改和实施例，他们都将落入本公开的原则的 并青神和范围内。更特别地，在本/>开、附图、以及所附^又利要求的 范围内，可以在主题结合排列的排列方式和/或组成部分方面进行各 种4务改和改变。除了组成部分和/或排列方面的^f奮改和改变以外，可 选的使用对本领域技术人员来说也将是显而易见的。
权利要求
1. 一种半导体器件，包括:器件图样，邻近衬底形成；以及多个虚拟图样，在所述器件图样的一侧形成，所述多个虚拟图样具有不同的纵向截面区域。
2. 根据权利要求1所述的半导体器件，其中，所述器件图样包括 在所述村底中形成的浅沟槽隔离图样，而所述多个虚拟图样包 括以第 一厚度形成在所述器件图样一侧的第 一虚拟图样和以 比所述第 一厚度大的第二厚度形成的第二虚拟图样。
3. 根据权利要求1所述的半导体器件，其中，所述器件图样包括 形成在所述衬底上的多晶硅图样，而所述多个虚拟图样包括在 所述器件图样的 一侧形成达到相对于所述衬底最上表面的第一高度的第一虚拟图样和形成达到比所述第一高度低的第二 高度的第二虚拟图样。
4. 根据权利要求1所述的半导体器件，其中，所述器件图样包括 形成在所述4于底上的金属图样，而所述多个虚拟图样包括在所 述器件图样的一侧形成达到相对于所述衬底最上表面的第一高度的第一虚拟图样和形成达到比所述第一高度低的第二高 度的第二虚拟图样。
5. 根据权利要求1所述的半导体器件，其中，所述多个虚拟图样 具有相同的平面尺寸。
6. 才艮据权利要求1所述的半导体器件，其中，所述多个虚拟图样 具有不同的平面尺寸。
7. —种用于制造半导体器件的方法，包括形成邻近衬底的器件图样；以及然后在所述器件图样的 一侧形成具有不同纵向截面区域的多 个虚拟图样。
8. 根据权利要求7所述的方法，其中，所述器件图样包括形成在 所述衬底中的浅沟槽隔离图样，而形成所述多个虚拟图样包 括在所述器件图样的 一侧形成具有第 一深度的第 一 沟槽；形成具有比所述第一深度大的第二深度的第二沟槽；以 及然后通过填充所述第 一 沟槽以第 一厚度形成第 一虚拟图样并 且通过填充所述第二沟槽以比所述第一厚度大的第二厚度形 成第二虚拟图4f 。
9. 4艮据权利要求8所述的方法，其中，以格子形状相互地布置所 述第一虚拟图样和所述第二虚拟图样。
10. 4艮据权利要求7所述的方法，其中，所述器件图样包括形成在 所述衬底中的浅沟槽隔离图样，而形成所述多个虚拟图样包 括通过在所述衬底上实施第一蚀刻工艺来在所述器件图样 的 一 侧形成具有第 一 深度的第 一 沟槽；通过在一些所述第 一沟槽上实施第二蚀刻工艺来形成具 有比所述第 一深度大的第二深度的第二沟槽；以及然后通过填充所述第 一沟槽以第 一厚度形成第 一虚拟图样并 且通过填充所述第二沟槽以比所述第一厚度大的第二厚度形 成第二虚拟图样。
11. 根据权利要求10所述的方法，其中，以格子形状相互地布置所述第 一虚拟图样和所述第二虚拟图样。
12. 根据权利要求7所述的方法，其中，所述器件图样包括形成在 所述衬底上的多晶硅图样，而形成所述多个虚拟图样包括形成第一虚拟图样，所述第一虚拟图样在所述器件图样 的一侧形成达到相对于所述衬底最上表面的第一高度；以及然 后形成第二虚拟图样，所述第二虚拟图样形成达到比所述第 一高度小的第二高度。
13. 根据权利要求12所述的方法，其中，以格子形状相互地布置 所述第 一虚拟图样和所述第二虚拟图样。
14. 根据权利要求7所述的方法，其中，所述器件图样包括形成在 所述衬底上的多晶硅图样，而形成所述多个虚拟图样包括形成第一虚拟图样，所述第一虚拟图样在所述器件图样 的一侧形成达到相对于所述衬底最上表面的第一高度；以及然后形成第二虚拟图样，所述第二虚拟图样通过在一些所述第 一虚拟图样上实施蚀刻工艺来形成达到比所述第一高度小的 第二高度。
15. 根据权利要求7所述的方法，其中，所述器件图样包括形成在 所述衬底上的金属图样，而形成所述多个虚拟图样包括形成第一虚拟图样，所述第一虚拟图样在所述器件图样 的一侧形成达到相对于所述衬底最上表面的第 一 高度；以及然 后形成第二虚拟图样，所述第二虚拟图样形成达到比所述第 一高度小的第二高度。
16. 根据权利要求7所述的方法，其中，所述器件图样包括形成在 所述衬底上的金属图样，而形成所述多个虚拟图样包括形成第一虚拟图样，所述第一虚拟图样在所述器件图样 的一侧形成达到相对于所述衬底最上表面的第一高度；以及然后形成第二虚拟图样，所述第二虚拟图样通过在一些所述第 一虚拟图样上实施蚀刻工艺来形成达到比所述第 一 高度小的 第二高度。
17. —种方法，包4舌在衬底中形成浅沟槽隔离图样；通过在所述衬底上实施第一蚀刻工艺来在所述浅沟槽隔 离图样的 一侧以第 一深度在所述村底中形成第 一 沟槽；通过在一些所述第一沟槽上实施第二蚀刻工艺来以比所 述第 一深度大的第二深度在所述衬底中形成第二沟槽；通过填充所述第 一沟槽来形成具有第 一厚度的第 一虚拟 图样；以及然后通过填充所述第二沟槽以比所述第 一厚度大的第二厚度 形成第二虚拟图样。
18. 根据权利要求17所述的方法，其中，所述浅沟槽隔离图样包 括多晶硅图样。
19. 根据权利要求17所述的方法，其中，所述浅沟槽隔离图样包 括金属图样。
20.才艮才居4又利要求17所述的方法，其中，以格子形^l犬相互i也布置 所述第 一虚拟图样和所述第二虚拟图样。
全文摘要
一种卓越的半导体器件及其制造方法，该方法减少了在化学机械极化(CMP)或蚀刻中由图样依赖性造成的工艺缺陷。该半导体器件包括形成在衬底上或中的器件图样；以及形成在器件图样一侧的具有不同纵向截面区域的多个虚拟图样。具有相同平面尺寸但从三维结构的角度来看具有不同纵向截面区域的虚拟图样包括具有第一厚度的第一虚拟图样和具有比第一厚度大的第二厚度的第二虚拟图样。
文档编号H01L21/00GK101383346SQ200810135598
公开日2009年3月11日 申请日期2008年9月5日 优先权日2007年9月7日
发明者金完植 申请人:东部高科股份有限公司