专利名称：半导体器件及制作方法
技术领域：
本发明涉及一种半导体器件及制作方法，特别涉及一种具有应变膜的半 导体器件及制作方法。
背景技术：
金属-氧化物半导体(MOS )晶体管通常包含由例如硅的半导体材料制 成的衬底。该晶体管还包括衬底中的源极区、沟道区和漏极区。沟道区位于 源极区和漏极区之间。栅极叠层设置于沟道区之上，该栅极叠层包括侧壁间 隙壁(sidewall spacers )和在栅极氧化层上的导电材料栅极或栅极导体。更 具体地说，栅极氧化层设置于沟道区上方的衬底上，而栅极导体则设置于栅 极氧化层之上。侧壁间隙壁帮助定义源极和漏极离子注入的位置并形成自对 准石圭化物。
流过半导体器件沟道的电流的量与沟道中的载流子迁移率成比例。因 此，晶体管的运行速度能够通过增加沟道中的载流子迁移率来提高。从这个 角度考虑，半导体器件村底中的机械应力就能够通过例如增加半导体器件中 载流子迁移率来调节器件性能。机械应变能够通过例如在NFET和PFET中 分别产生张应变和压应变的不同工艺和/或材料引入。
为了最大化集成电路(IC )芯片中NFET和PFET的性能，应该对NFET 和PFET不同地设计并施加应变成分。也就是，由于对NFET性能有利的应 变类型通常对PFET的性能不利。更具体地说，当器件受到张应力(沿平面 器件中的电流流动方向)，NFET的性能特性会提高，而同样的应变成分则 会负面影响PFET的性能特性。
在一个加工实例中，源极和漏极区的e-SiGe (嵌入的硅锗)可以用来在 PFETs中引入压应变(例如，由于压应变"t是高空穴迁移率)。然而，生长e-SiGe 需要用氮化物帽层掩模(cap mask)覆盖NFET。这使得在PFET中蚀刻沟 槽以在PFET的源极和漏极区内生长SiGe，同时确保NFET的源极和漏极区 中不生长SiGe。
在SiGe的生长工艺中NFET的掩模是必要的以确保e-SiGe不影响NFET 的器件性能(即，NFET源极和漏极区中的压应变会降低电子迁移率并从而 降低NFET的性能)。另外，随后必须蚀刻覆盖NFET的氮化物层而不蚀刻 PFET源极和漏极区中暴露的SiGe。显然这引起了附加的制作步骤，从而导 致了制作的复杂性和附加的制作成本。而且，采用氮化物层覆盖NFET牵涉 到虑及氮化物层厚度的工艺窗口并使得整个工艺流程更加复杂。
因此，在本领域中需要克服上述的缺点和限制。
发明内容
在本发明的第一方面中，器件包括NFET器件源极和漏极区中的嵌入 SiGeC层。在实施例中，嵌入的SiGe层设置在PFET器件的源极和漏极区中。 PFET器件受到压应变。
在本发明的第二方面中，CMOS器件包括NFET源极和漏极区中的嵌入 SiGeC及PFET源极和漏极区中的嵌入SiGe。 PFET处于压应变下而NFET 处于中性状态或张应变下。
在本发明的第三方面中，方法包括在NFET器件的源极和漏极区中嵌入 SiGe并在嵌入的SiGe中注入碳以在NFET器件的源极和漏极区中形成 SiGeC层。该方法还包括将SiGeC退火以使SiGeC层中的碳均匀分布，从而 抵消由嵌入的SiGe引起的应变。
图1示出根据本发明的初始结构；
图2-4示出根据本发明的制作工艺及相应结构；
图5示出根据本发明的附加工艺步骤和最终结构。
具体实施例方式
本发明涉及一种半导体器件及制作方法，特别涉及一种具有应变膜的半 导体器件及制作方法。在实施例中，本发明去掉了在PFET源极和漏极区中 外延生长SiGe时NMOS的掩模步骤。本发明的工艺也在PFET和NFET器 件中提供期望的应变，并在实施例中，导致PFET器件中较高的掺杂浓度， 并导致降低的接触电阻。在进一步的实施例中，本发明获得更高的替位式碳浓度(与已知工艺相比)。
更具体地说，本发明提供用于制作应变CMOS器件的简单工艺流程，
因为本发明消除了在PMOS源极和漏极区中外延生长SiGe层时的NMOS的 掩模。另外，在实施例中，少量的碳(C)可以用来补偿NFET源极和漏极 区中由SiGe引起的压应力。熔融激光退火例如温度高达1400。C的激光峰值 退火(laser spike anneal, LSA )可用来熔融和再生长SiGe和SiGeC，而不 产生显著的缺陷或者使器件性能劣化。也就是说，根据本发明，采用激光峰 值退火(LSA)工艺熔融SiGe层和SiGeC层产生更少的射程末端 (end-of-range， EOR)损伤。在本工艺中，(SiGeC的)碳均匀分布于NFET 源极和漏极区的SiGe中，该碳抵消NFET中SiGe形成的任何压应变。
图1示出根据本发明的NFET和PFET的初始结构。如图1所示，按照 常规方式形成SOI (绝缘体上硅)晶片。该SOI晶片包括硅(Si)层5,位 于硅层5之上的氧化层10,和位于氧化层IO之上的第二硅层15。在实施例 中，硅层15的厚度大约是60-100 nm。此外，尽管采用SOI晶片描述本发明， 本领域的普通技术人员应该了解本发明也涵盖体Si衬底。
仍参考图1，可选的栅极氧化层20形成于硅层15上。栅极氧化层20 可由本领域技术人员熟知的任一方法形成，例如，氧化之后退火并蚀刻。本 领域的技术人员应该了解本步骤是可选的。
栅极氧化层20形成之后，沉积多晶硅层以形成栅极。 一旦在栅极氧化 层20上沉积多晶硅，该多晶硅就被图案化并蚀刻以对于NFET和PFET器 件形成多晶硅栅极25。多晶硅可由多晶硅沉积和蚀刻领域中熟知的任何方法 来沉积和蚀刻，比如，例如CVD。此外，氮化物帽层30可以常M^方式形成 在棚4及25的顶上。
图2示出根据本发明的进一步加工步骤之后的结构。参考图2,共形 (conformal)氮化物层沉积在整个器件之上以在栅极25的侧壁上形成氮化 物间隙壁35。更具体地说，在整个结构上沉积氮化物层后，进行例如反应离 子蚀刻(RIE)的各向异性蚀刻工艺以形成氮化物间隙壁35及沟槽40。氮 化物层的厚度大约是50-200A，然而，该厚度取决于沟槽40与器件沟道的 期望距离。此外，在实施例中，沟槽40可以蚀刻到约40-70nm的深度。在 本工艺流程中，可以去掉NFET的掩^^莫，以此简化形成工艺。
图3示出根据本发明的进一步加工步骤之后的结构。如图3所示，SiGe
45外延生长在NFET和PFET器件的沟槽40中。才艮据本发明的一方面， e-SiGe层45可以为约30-80 nm厚。因此，e-SiGe层45可以部分填充，完 全填充或者过度填充沟槽40。在实施例中，不必蚀刻或平坦化e-SiGe层45。 此外，根据本发明的一个方面，e-SiGe层具有大约在20%到35%之间的 Ge含量；尽管本发明也涵盖其它浓度。如图3附带地显示，硅化物层50可 以形成于e-SiGe层45之上。
如图3进一步显示，氮化物间隙壁35和氮化物帽层30可以被蚀刻并且 氧化物层可以通过共形氧化物沉积和随后的各向异性蚀刻如RIE来形成。如 图3所示，共形氧化物沉积和蚀刻形成了氧化物间隙壁55。此外，在实施例 中，氧化物间隙壁55可以具有大约3-12 nm的厚度。正如同本领域普通技 术人员理解的那样，氧化物间隙壁55为后序工艺中形成的氮化物隔离层提 供了选择性，并且将在下面讨论。这样发生至少部分地因为在氧化物中介电 常数更低，由于该氧化物可以引入边缘寄生电容，所以希望该氧化物邻近栅 极。
图4示出根据本发明的在进一步加工步骤之后的结构。如图4所示，氮 化物间隙壁60可以形成于氧化物间隙壁55之上。根据本发明，氮化物间隙 壁60可以通过在氧化物间隙壁55之上沉积氮化物并蚀刻部分氮化物层以留 下氮化物间隙壁60来形成。此外，在实施例中，氮化物隔离层60可以具有 大约10-30 nm的厚度。
此外，参考图4，在NFET和PFET器件中形成深的源极和漏极区域。 用于形成抗蚀剂(未示出)的掩模可以置于NFET之上，使得PFET的源极 和漏极区61能够以如10keV-30keV的高能量注入高剂量的p型掺杂剂，例 如BF2。此外，例如抗蚀剂65的掩才莫可以在PFET之上形成，使得NFET的 源极和漏极区63可以以如20 keV-35keV的高能量注入高剂量的n型掺杂剂， 例如As。
图4进一步示出将碳(C)选择性地注入NFET的源极和漏极区63以形 成SiGeC。更具体地说，碳被注入到NFET的SiGe中。碳用来抵消由NFET 源极和漏极区中由SiGe产生的压缩力。在碳的注入过程中，PFET被遮掩以 阻挡碳注入到PFET的源极和漏极区。在实施例中，碳注入可以在NFET的 源极和漏极区的注入时进行(而PFET已经被抗蚀剂65掩盖)。根据本发明 的一个方面，对于该加工步骤，向NFET的源才及和漏极区注入n型掺杂剂和
向NFET的e-SiGe层注入碳时可以使用PFET上相同的抗蚀剂65。
碳注入的能量水平可以大约是6keV-10keV。然而，取决于SiGe层的厚 度，该能量水平可以更高或者更低。此外，对于本发明注入碳的能量水平可 以不太关键，只要碳保持包含在形成SiGeC的SiGe层中而不掺入到衬底的 更下层，例如Si层15或氧化物层10。此外，根据本发明的一个方面，注入 剂量可以在lxl015/cm3和lxl016/cm3之间。石友的注入可以在快速热退火 (RTA)之前或者之后进行，将在下面进一步讨论。
在PMOS的源极和漏极区中注入p型掺杂剂及在NMOS的源极和漏极 区中注入n型摻杂剂之后，该器件经历了快速热退火(RTA)。根据上面的 讨论，碳的注入可以在RTA之前或者之后发生。根据本发明，RTA在IOOO 。C进行约l秒钟。此外，正如本领域普通技术人员应该了解的，如果在RTA 步骤之后注入碳，则可以使用在向NFET的源极和漏极区63注入n型掺杂 剂时用于覆盖PFET抗蚀剂之外的不同的抗蚀剂。
图5示出根据本发明的在进一步加工步骤之后的器件。图5中，在碳注 入和RTA之后，器件经历如激光峰值退火(LSA)的毫秒退火。在实施例中， LSA是在约1300。C到140(TC持续时间非常短例如约一毫秒的退火。LSA熔 融SiGe层75和SiGeC层70;然而，LSA却不足以熔融熔点约为1410°C的 Si层15。这样的话，LSA就不会损坏器件。
在实施例中，LSA具有足够高的温度以熔融和再生长PFET源极和漏极 区61中的SiGe层75及NFET源极和漏极区63中的SiGeC层70。正如应 该了解的，碳不会显著影响三元合金(SiGeC)的熔点。随着SiGeC的再结 晶，该工艺将^f友均匀再分布于NFET源极和漏^ L区63的SiGeC层70中，从 而使得NFET处于中性(例如，既压缩也不拉伸)或者受到张应变(取决于 碳的注入剂量)。
根据本发明，在LSA和PFET的SiGe层75再结晶之后，PFET将仍然 受到由PFET源极和漏极区61中的SiGe层75引起的压应变。因为压应变 提高空穴迁移率并从而4是高PFET的性能，所以PFET源极和漏极区中的压 应变是期望的。
此外，根据本发明，NFET源极和漏极区63中的SiGeC层70将不受压 应变。更确切地，根据本发明，在NFET的SiGe层中碳注入和SiGeC层70 的LSA将抵消单独由SiGe层引起的压应变。而且，根据本发明，进一步增
加碳含量不仅可以补偿由SiGe引起的压缩，而且可以在NFET的源极和漏 极区63中引发张应变。NFET源极和漏极区63中的张应变将通过增加电子 迁移率来提高NFET的性能。
尽管以示范性实施例描述了本发明，但本领域的技术人员应该了解本发 明能够以修改来实施并在所附权利要求的精神和范围内。
权利要求
1、一种器件，包括NFET器件的源极和漏极区中嵌入的SiGeC层。
2、 如权利要求1所述的器件，还包括PFET器件的源极和漏极区中嵌 入的SiGe层。
3、 如权利要求2所述的器件，其中所述PFET器件受压应变。
4、 如权利要求1所述的器件，其中碳被均勾地分布于所述NFET器件 的源极和漏极区中嵌入的SiGeC层中。
5、 如权利要求1所述的器件，其中所述SiGeC的碳抵消所述NFET器 件的源极和漏极区中的压缩力。
6、 如权利要求l所述的器件，其中所述NFET器件处于应变的中性态。
7、 如权利要求1所述的器件，其中所述SiGeC的碳使所述NFET器件 处于张应变。
8、 如权利要求1所述的器件，其中所述SiGeC的碳不会延伸到所述NFET 器件的下层衬底中。
9、 一种CMOS器件，包括NFET的源极和漏极区中嵌入的SiGeC及 PFET的源极和漏极区中嵌入的SiGe。
10、 根据权利要求9所述的CMOS器件，其中所述PFET处于压应变下 且所述NFET处于中性态和张应变之一。
11 、根据权利要求9所述的CMOS器件，其中碳均匀地分布于所述NFET 的源极和漏极区中嵌入的SiGeC层中。
12、 根据权利要求9所述的CMOS器件，其中所述SiGeC的碳抵消所 述NFET的源极和漏极区中的压缩力。
13、 根据权利要求9所述的CMOS器件，其中所述SiGeC的碳不会延 伸到所述NFET器件的下层衬底中。
14、 一种方法，包4舌在NFET器件的源极和漏极区中嵌入SiGe;在嵌入的SiGe中注入碳，以在所述NFET器件的源极和漏极区中形成 SiGeC层；以及加热所述SiGeC以使碳均匀分布在所述SiGeC层中，从而抵消由嵌入 的SiGe引起的应变。
15、 根据权利要求14所述的方法，其中所述加热是熔融激光退火。
16、 根据权利要求14所述的方法，其中所述加热为低于下层衬底的熔点。
17、 根据权利要求14所述的方法，其中所述碳在所述NFET器件的源 极和漏极区的快速退火之前或之后注入。
18、 根据权利要求14所述的方法，还包括在PFET器件的源极和漏极 区中嵌入SiGe及在注入步骤中阻挡所述PFET器件的源极和漏极区。
19、 根据权利要求18所述的方法，还包括在所述注入步骤中及所述 NFET的源极和漏极区的注入中使用相同的掩才莫遮掩所述PFET器件。
20、 根据权利要求18所述的方法，其中在所述NFET器件的源极和漏
全文摘要
一种半导体器件及制作方法，特别是一种具有应变膜的半导体器件及制作方法。该器件包括NFET器件源极和漏极区中嵌入的SiGeC层及PFET器件源极和漏极区中嵌入的SiGe层。PFET器件受到压应变。该方法包括在NFET器件的源极和漏极区中嵌入SiGe并在NFET器件的源极和漏极区中嵌入的SiGe中注入碳以形成SiGeC层。该SiGeC层经熔融激光退火以使碳均匀分布于SiGeC层中，从而抵消由嵌入的SiGe引起的应变。
文档编号H01L27/12GK101359685SQ20081014488
公开日2009年2月4日 申请日期2008年7月31日 优先权日2007年7月31日
发明者刘孝诚, 奥利格·格卢申科夫, 萨梅尔·简 申请人:国际商业机器公司