显示器件的制作方法

专利名称：显示器件的制作方法
技术领域：
本发明涉及显示器件，尤其涉及可有效适用于具有采用了多晶半
导体的顶栅(top gate)型TFT元件的显示器件的技术。
背景技术：
在具有MIS结构(包括MOS结构)的TFT元件的显示器件中， 例如存在有源矩阵(active matrix )型TFT液晶显示器件。
上述有源矩阵型TF T液晶显示器件具有在2块基板之间封入了液 晶材料的TFT液晶显示面板。在上述2块基板中的 一 方的基板(以下， 称为TFT基板。)的显示区域中，呈矩阵状配置有作为有源(active) 元件(也称为开关元件)而使用的TFT元件。
在上述TFT基板中，在作为上述有源元件被使用的TFT元件的
半导体层中，以往例如采用非晶硅(a-Si)等非晶质半导体的情况较
多。但是，在近年来的TFT液晶显示器件中，在作为上述有源元件被
使用的TFT元件的半导体层中，例如，也有采用多晶硅(poly-Si)等 多晶半导体的情况。
另外，在现有的一般的TFT液晶显示器件中，进行施加在扫描信 号线上的扫描信号的生成和控制的栅极驱动器(也称为扫描驱动器)、 进行施加在图像信号线上的图像信号的生成和控制的数据驱动器等 驱动电路(集成电路)，作为与液晶显示面板不同的芯片状部件(驱 动IC)而被进行实装。但是，在近年来的TFT液晶显示器件中，例 如，也有在TFT基板的显示区域的外侧内置有上述栅极驱动器和上述 数据驱动器等驱动电路的元件的情况。
上述栅极驱动器和上述数据驱动器等驱动电路与显示区域的有 源元件相比，需要使之高速地进行动作。因此，当使上述驱动电路内
置于TFT基板的显示区域的外侧时，上述驱动电路的TFT元件优选 为采用多晶半导体的TFT元件。
但是，用于上述TFT液晶显示器件等的半导体器件的TFT元件 的多晶半导体，例如，为低温多晶硅(LTPS)的情况较多。上述低温 多晶硅例如是使成膜在绝缘基板等的表面上的非晶硅膜溶融之后，使 之进行结晶化而形成的。因此，在形成采用了低温多晶硅的TFT元件 时，在上述绝缘基板上依次形成半导体层(低温多晶硅层)、栅极绝 缘膜、栅电极的情况较多。这样，从上述绝缘基板来看，在半导体层 上层叠有栅电极的TFT元件被称为顶栅型的TFT元件。
另夕卜，在顶栅型的TFT元件的情况下，例如，在形成了半导体层、 栅极绝缘膜、以及栅电极之后，将上述栅电极作为掩才莫、向上述半导 体层注入杂质，形成源极扩散区域和漏极扩散区域。在这样的制造方 法的情况下，为了分离源极扩散区域和漏极扩散区域，需要使栅电极 与半导体层交叉。

发明内容
但是，在采用了上述LTPS的顶栅型TFT元件中，若栅电极与半 导体层交叉，则例如当该TFT元件为导通状态(ON状态)时，存在 导通电流或者导通电阻发生偏差的问题。这样的问题，例如，越是栅 极宽度(沟道宽度)小的TFT元件就越显著。
另外，在采用了上述LTPS的顶栅型TFT元件中，若栅电极与半 导体层交叉，则例如当该TFT元件为非导通状态(OFF状态截止 状态)时，存在源极-漏极之间有泄漏电流流过这样的问题。
作为解决上述两个问题中的、在源极-漏极之间有泄漏电流流过 这样的问题的方法，近年来，例如将TFT元件的平面形状做成泄露电 流难以流动的那样的形状的方法被多次提出(例如，参照日本特开平 7-326764号公报、日本特开平8-160469号公报)
在具有采用了上述LTPS的顶栅型TFT元件的半导体器件中，如 上所述，存在当该TFT元件为导通状态时，在导通电流或者导通电阻
中容易发生偏差这样的问题，以及当该TFT元件为非导通状态时，流 过泄漏电流这样的问题。
在采用了上述LTPS的顶栅型TFT元件中，当该TFT元件为非导 通状态(截止状态)时在源极-漏极之间有泄漏电流流过的原因之一， 列举有在与半导体层的栅电极重叠的区域(也称为沟道区域)的边缘
部分U妄近蚀刻端面的部分)、中央部分中，来自4册电;f及的电场作用 是不同的。
因此，在日本特开平7-326764号公冲艮所记载的TFT元件中，例 如，在与半导体层的栅电极重叠的区域(也称为沟道区域)中，通过
〃使与电流流动的方向平行的两侧(边纟彖部分)的4册极长度(也称为沟 道长度)比在中心区域中的栅极长度长，来抑制流过源极-漏极之间 的泄漏电流。
另外，在日本特开平8-160469号公报所记载的TFT元件中，例 如，将栅电极形成为环状，从与半导体层的栅电极重叠的区域，除去 与电流流动的方向平行的边缘区域，以此来抑制流过源极-漏极之间 的泄漏电流。
但是，在日本特开平7-326764号公报所记载的方法中，即使可以 减弱泄漏电流，^旦还存在难以完全不流过泄漏电流这样的问题。
另外，在日本特开平8-160469号公报所记载的方法中，可以消除 泄漏电流，^f旦另一方面，产生了其他问题 一个TFT元件占有的面积 变大，形成电路所必需的区域变大。
本发明的目的是提供一种在显示器件中，可以抑制泄漏电流的技术。
本发明的其他目的是提供一种在显示器件中，不需要增大电路面 积就可以抑制泄漏电流的l支术。
本发明的其他目的是提供一种在显示器件中，可以降低导通电流 或导通电阻的偏差的技术。
通过本说明书的记述和附图来明确本发明的上述以及其他目的 和新特4正。
简单说明本申请所公开的发明中的代表性技术方案的概要如下。
(1) 一种显示器件包括绝缘基板；设置在绝缘基板上的晶体 管；设置在晶体管上的多晶半导体层；栅极绝缘膜；栅电极，其中， 栅电极隔着栅极绝缘膜而形成在多晶半导体层上，多晶半导体层包 括俯视观察时与栅电极重叠的第一区域；夹着第一区域的第二区域 和第三区域，第一区域被夹在第二区域和第三区域之间而形成，多晶 半导体层的第二区域包括第一杂质扩散区域；以及导电类型与第一 杂质扩散区域的导电类型相反的第二杂质扩散区域，第一区域和第一 杂质扩散区域在第一边界连接，第一区域和第二杂质扩散区域在第二 边界连接，沿栅电极夹着第一杂质扩散区域而设置2个第二杂质扩散 区域。
(2) 在上述(1)的显示器件中，晶体管具有当对栅电极施加截 止电压时产生泄漏电流的侧边晶体管(side transistor),第二边界 的长度大于侧边晶体管的栅极长度。
(3) 在上述(1 )的显示器件中，晶体管具有多个当对栅电极施 加截止电压时产生泄漏电流的侧边晶体管。
(4) 在上述(1)的显示器件中，在绝缘基板上形成有第一杂质 扩散层的导电类型为n型的第一晶体管和第一杂质扩散层的导电类型 为p型的第二晶体管。
(5) 在上述(1 )的显示器件中，在绝缘基板上形成有由第一杂 质扩散层的导电类型为n型的第一晶体管和第一杂质扩散层的导电类 型为p型的第二晶体管构成的互补型倒相(inverter)电路。
(6) 在上述(1)的显示器件中，在绝缘基板上形成有由第一杂 质扩散层的导电类型为n型的第一晶体管和第一杂质扩散层的导电类 型为p型的第二晶体管构成的模拟开关电路。
(7) 在上述(1)的显示器件中，在绝缘基板上形成有多条扫描 信号线、多条图像信号线、多个开关元件、以及多个像素电极、具有 晶体管的集成电路，多个开关元件和多个像素电极呈矩阵状进行配
置，形成显示区域，在显示区域的外侧设置集成电路。
(8) —种半导体器件，包括绝缘基板；设置在绝缘基板上的 TFT元件；由设置在TFT元件上的多晶半导体构成的半导体层；栅极 绝缘膜；栅电极，其中，栅电极和半导体层立体交叉，半导体层包括 俯视观察到的形状与栅电极重叠的第一区域；夹着第一区域而与第一 区域连接的第二区域和第三区域，第二区域包括具有作为TFT元件 的源极的功能的第一杂质扩散区域；以及导电类型与第一杂质扩散区 域的导电类型相反的第二杂质扩散区域，第一区域和第二区域的界面 包括第一区域和第一杂质扩散区域连接的第一界面；以及第一区域 和第二杂质扩散区域连接的第二界面，第二界面有夹着第一界面的2 处，相对于第一界面位于半导体层的端部侧。
(9) 在上述(8)的显示器件中，TFT元件在半导体层的端部一
侧，具有当对栅电极施加截止电压时产生泄漏电流的侧边晶体管，第 二界面的与半导体层交叉的栅电极的延伸方向的尺寸，大于侧边晶体
管的栅极长度。
(10) 在上述(8)的显示器件中，在绝缘基板上形成有在一个 半导体层上存在多个第一区域的TFT元件。
(11) 在上述(8)的显示器件中，在绝缘基板上形成有第一杂质 扩散层的导电类型为n型的第一TFT元件和第一杂质扩散层的导电类 型为p型的第二TFT元件。
(12) 在上述(8)的显示器件中，在绝缘基板上形成有由第一 杂质扩散层的导电类型为n型的第一TFT元件和第一杂质扩散层的 导电类型为p型的第二 TFT元件构成的互补型倒相电路。
(13) 在上述(8)的显示器件中，在绝缘基板上形成有由第一 杂质扩散层的导电类型为n型的第一TFT元件和第一杂质扩散层的 导电类型为p型的第二TFT元件构成的模拟开关电路的显示器件。
(14) 在上述(8)的显示器件中，在绝缘基板上形成有多条扫 描信号线、多条图像信号线、多个开关元件、以及多个像素电极呈矩 阵状进行配置的显示区域，在显示区域的外侧形成有具有TF T元件的 集成电路。(15)在上述(8)的显示器件中，在绝缘基板上形成有像素电
极、与像素电极连接的MIS结构的开关元件。
根据本发明的显示器件，可以抑制显示器件中的泄漏电流。 另外，根据本发明的显示器件，不用增大电路面积就可以抑制泄
漏电流。
还有，根据本发明的显示器件，可以降低导通电流或者导通电阻 的偏差。


图1A是表示采用了多晶半导体的现有TFT元件的一个结构例的 示意俯一见图。
图1B是图1A的lb- lb线剖视图。
图1C是图1A的lc - lc线剖视图。
图1D是表示图1A的半导体层的结构的示意俯视图。
图1E是在图1A至图1D中示出的TFT元件的等效电路图。
图2A是表示实施方式1的半导体器件中的TFT元件的一个结构 例的示意俯浮见图。
图2B是图2A的2b-2b线剖视图。
图2C是表示图2A的半导体层的结构的示意俯视图。
图2D是图2A至图2C示出的TFT元件的等效电路图。
图3A是CMOS倒相电路的等效电路图。
图3B是表示实施方式2的半导体器件中的CMOS倒相电路的一 个结构例的示意俯视图。
图4A是模拟开关电路的等效电路图。
图4B是双栅(dual gate )结构的pMOS的等效电路图。
图4C是表示实施方式3的半导体器件中的模拟开关电路的一个 结构例的示意俯-f见图。
图5A是表示实施方式3的模拟开关电路的第一变形例的示意俯 视图。
图5B是表示实施方式3的模拟开关电路的第二变形例的示意俯 视图。
图6A是表示液晶显示面板的概略结构的一个例子的示意俯视图。 图6B是图6A的6b-6b线剖视图。
图6C是表示图6A的TFT基板的一个结构例的示意俯视图。
图7A是表示现有的TFT基板中的一个像素的一个结构例的示意
俯视图。
图7B是放大表示图7A的区域AR1的示意俯视图。 图7C是图7B的7c-7c线剖视图。
图8A是表示将本发明运用到图7A至图7C中示出的TFT元件时 的 一 个结构例的示意俯视图。
图8B是表示将本发明运用到图7A至图7C中示出的TFT元件时 的其他结构例的示意俯视图。
具体实施例方式
以下，参照附图对本发明和实施方式进行详细说明。
在用于说明实施方式的全部附图中，具有相同功能的部件标记相 同的符号，省略其重复的说明。
图1A至图1E是用于说明本发明的现有TFT元件的概略结构和 其问题点的示意图。
图1A是表示采用了多晶半导体的现有TFT元件的一结构例的示 意俯视图。图1B是图1A的lb-lb线剖视图。图1C是图1A的lc-lc 线剖视图。图1D是表示图1A的半导体层的结构的示意俯视图。图 1E是图1A至图1D示出的TFT元件的等效电路图。
在用于现有的半导体器件的MIS结构的TFT元件中，具有在半 导体层采用多晶硅(poly-Si)等多晶半导体的情况。另外，在半导体层 采用多晶半导体的TFT元件中，在绝缘基板上依次层叠半导体层、栅 极绝缘膜、以及栅电极。这样的TFT元件一般被称为顶4册型TFT元 件。并且，本发明涉及如上所述的、采用了多晶半导体的顶4册型TFT元件。
采用了上述多晶半导体的顶栅型TFT元件，例如如图1A至图1C 所示，由被形成在形成(成膜)于绝缘基板1的一个表面上的基底绝 缘层2上的采用了多晶半导体的半导体层3、具有作为TFT元件的栅 极绝缘膜的功能的第一绝缘膜4、栅电极5、第二绝缘层6、布线7s、 7d、 7g构成。
基底绝缘层2是例如当用蚀刻形成半导体层3时，用于防止绝缘 基板1的表面粗糙的绝缘层。
半导体层3是对多晶半导体膜(例如，多晶硅膜)进行蚀刻而形 成的，例如，如图1B以及图1D所示，大致区分为三个区域俯祸L 观察时与栅电极5重叠的第一区域301、夹着第一区域301而存在的 第二区域302和第三区域303。第一区域301是当该TFT元件为ON (导通状态)时形成载流子通路(沟道)的区域。另外，现有的TFT 元件中的第二区域302和第三区域303分别与第一区域301连接，一 个区域成为源极，另一个区域成为漏极。在图1A至图1C示出的TFT 元件中，第二区域302为源极，第三区域303为漏极。
布线7s通过导通孔TH1而连接到半导体层3的第二区域302。布 线7d通过导通孔TH2而连接到半导体层3的第三区域303。另外， 布线7g通过导通孔TH3而连接到栅电极5。
在现有的这样的TFT元件中，例如如图1D所示，第二区域302 的全部都为源极，第三区域303的全部都为漏极。即在该TFT元件为 n沟道MOS晶体管(以下，称为nMOS)的情况下，第二区域302 的全部以及第三区域303的全部，例如，是被注入了磷(P)或砷(As) 等杂质的n型半导体区域。此时，第一区域301例如是p型半导体区 域，或者是与第二区域302和第三区域303杂质浓度不同的n型半导 体区域。
另外，在该TFT元件为p沟道MOS晶体管(以下，称为pMOS) 的情况下，第二区域302的全部以及第三区域303的全部，例如是净皮 注入了硼(B)等杂质的p型半导体区域。此时，第一区域301例如
是n型半导体区域，或者是与第二区域302和第三区域303的杂质浓 度不同的p型半导体区域。
TFT元件是通过栅电极5的电场来控制流过半导体层3的第一区 域301的电流的元件。并且，优选作用于半导体层3的第一区域301 的电场无位置依赖性。即，优选均一的电场作用于半导体层3的第一 区域301的全部区域。
但是，在如图1A至图1C所示的结构的TFT元件的情况下，从 栅电极5作用于第一区域301的电场，具有位置依赖性。即，如图1D 所示，对半导体层3的第一区域301中的蚀刻端面El以及其附近的 区域301b进行作用的电场和对半导体层3的第一区域301中的蚀刻 端面E2以及其附近的区域301c进行作用的电场，与对位于这两个区 域301b、 301c之间的区域301a进^f亍作用的电场不同。
当考虑对这样的半导体层3的第一区域301进行作用的电场的位 置依赖性时，图1A至图1C示出的一个TFT元件的等效电^^例如可 以如图1E那样进行表示。即，图1A至图1C示出的一个TFT元件， 可以认为是晶体管特性不同的2种3个TFT元件MTa、 MTb、 MTc 并列地进行连接。在图1E中，TFT元件MTa表示在第一区域301中 的区域301a上形成沟道的TFT元件。另外，在图1E中，TFT元件 MTb表示在第一区域301中的区域301b上形成沟道的TFT元件。另 外，在图1E中，TFT元件MTc表示在第一区域301中的区域301c 上形成沟道的TFT元件。以下，将TFT元件MTa称为主体MOS，将 TFT元件MTb、 TFT元件MTc称为侧边MOS。
在TFT元件为增强(enhancement)型，并且4册极宽度较大的情 况下，当该TFT元件为ON状态(导通状态)时，主体MOSMTa是 支配性的，侧边MOS MTb、 MTc的存在不会成为问题。但是，在TFT 元件为增强型，并且在栅极宽度较小的情况下，当该TFT元件为ON 状态(导通状态)时产生导通电流或者导通电阻发生偏差这样的问题。 所谓增强型的TFT元件，也称为常关闭(normally off)型TFT元件， 是当栅电极5的电位与源极的电位相同时，即当该TFT元件为截止状
态(非导通状态)时，不流过漏电流的TFT元件。在这种增强型TFT 元件中，例如，半导体层3的第一区域301的导电类型是与源极和漏 极的导电类型相反的导电类型。
另外，在增强型的TFT元件中，通常，侧边MOSMTb、 MTc的 栅极绝缘膜的膜厚比主体MOS MTa的栅极绝缘膜的膜厚薄。并且， 在增强型的TFT元件中，侧边MOSMTb、 MTc的栅电极具有曲率。 因此，增强型的TFT元件的侧边MOS MTb、 MTc的阈值电压Vth, 一般相对于主体MOS的阈值电压Vth,向耗尽(deplete)侧偏移。 即，在增强型的TFT元件中，半导体层3的第一区域301中的区域 301b和区域301c中的载流子数量变得比半导体层3的第一区域301 中的区域301a中的载流子的数量多。其结果，在现有的TFT元件中， 与是增强型的TFT元件无关，其栅电极5的电位与源极的电位相同。 当该TFT元件为截止状态(非导通状态)时存在会流过泄漏电流(漏 电流)这样的问题。
在以下的实施方式中，对虽然是与图1A至图1C示出的TFT元 件相同的结构和尺寸，但可以降低导通电流或者导通电阻的偏差，并 且，可以防止流过泄漏电流的TFT元件和具有该TFT元件的电^各的 结构例进行说明。
(实施方式1 )
图2A至图2D是表示作为本发明一个实施方式的实施方式1的半 导体器件的概略结构的示意图。
图2A是表示在实施方式1的半导体器件中的TFT元件的一个结 构例的示意俯视图。图2B是图2A的2b-2b线剖视图。图2C是表示 图2A的半导体层的结构的示意俯视图。图2D是图2A至图2C示出 的TFT元件的等效电^^图。
图2A的lb-lb线处的剖面结构是如图1B所示那样的结构，图2A 的lc-lc线处的剖面结构是如图1C所示那样的结构。
实施方式1的半导体器件，是在绝缘基板1上配置有多个采用了 多晶硅等多晶半导体的顶栅型TFT元件的器件。各TFT元件的基本
结构是与图1A至图1C示出的TFT元件相同的结构。即实施方式l 的半导体器件中的一个TFT元件，例如如图2A、图2B、图1B、以 及图1C所示，由被形成在形成(成膜)于绝缘基板1的一个表面上 的基底绝缘膜2上的采用了多晶半导体的半导体层3、具有作为TFT 元件的栅极绝缘膜的功能的第一绝缘膜4、栅电极5、第二绝缘层6、 布线7s、 7d、 7g构成。
在实施方式1的TFT元件中，与图1A至图1C示出的现有的TFT 元件的半导体层3的结构、尤其是具有作为该TFT元件的源极的功能 的第二区域302的结构不同。
在实施方式1的TFT元件中，半导体层3的第二区域302例如如 图2A、图2B、以及图2C所示，由作为源极发挥作用的第一杂质扩 散区域302a、第二杂质扩散区域302b、 302c这三个区域构成。另外， 在实施方式1的TFT元件中，第一杂质扩散区域302a、第二杂质扩 散区域302b、 302c,满足以下的条件而形成。
首先，第二杂质扩散区域302b、302c，是与第一杂质扩散区域302a 的导电类型相反的导电类型。即，实施方式1的TFT元件为nMOS 时，第二区域302的第一杂质扩散区域302a为n型，第二杂质扩散 区域302b、 302c为p型。另外，实施方式1的TFT元件为pMOS时， 第二区域302的第一杂质扩散区域302a为p型，第二杂质扩散区域 302b、 302c为n型。
另外，第二杂质扩散区域302b、 302c的杂质浓度，优选在该TFT 元件的使用电压的范围内不会耗尽的浓度。因此，实施方式1的TFT 元件为nMOS时，第二杂质扩散区域302b、 302c的杂质浓度，例如， 使其与一般的pMOS中的源极和漏极的杂质浓度相同即可。另外，实 施方式1的TFT元件为pMOS时，第二杂质扩散区域302b、 302c的 杂质浓度，例如，使其与一般的nMOS中的源极和漏极的杂质浓度相 同即可。
接着，第一区域301和第二区域302的界面，延伸到与栅电极5 的端面大致相同的平面位置，由连接第一区域301和第一杂质扩散区 域302a的部分、连接第一区域301和第二杂质扩散区域302b的部分、 连接第 一 区域301和第二杂质扩散区域302c的部分这三个部分构成。 另外此时，连接第一区域301和第二杂质扩散区域302b的部分，包 括半导体层3的蚀刻端面El及其附近。另外，连接第一区域301和 第二杂质扩散区域302c的部分，包括半导体层3的蚀刻端面E2及其 附近。
接着，优选使第一区域301和第二杂质扩散区域302b连接的部 分和第一区域301和第二杂质扩散区域302c连接的部分的栅极宽度 方向(沟道方向)的尺寸Ly,分别大于半导体层3的区域301b和区 域301c的栅极宽度方向的尺寸Ly'。半导体层3的区域301b和区域 301c的尺寸Ly，，难以用特定的数值来进行规定。因此，实际上优选
是，在上述尺寸Ly小于在TFT元件中发生短沟道效果时的栅极长度 的情况下，也可以获得本申请发明的效果。
另外，第二杂质扩散层302b、 302c的栅极长度方向(沟道长度方 向)的尺寸Lx,在该TFT元件的使用电压的范围内，可以是是各第 二杂质扩散层302b、 302c不会耗尽的值即可。
还有，使第二杂质扩散层302b、 302c不与布线7s连接。 在满足如上所述的条件的实施方式1的TFT元件中，若考虑作用 于半导体层3的第 一 区域301的电场的位置依赖性，则 一个TFT元件 的等效电^^,例如可以如图2D那样进行表示。此时，所谓用一个主 体MOSMTa、以及两个侧边MOSMTb、 MTc来表示一个TFT元件， 是与图1E示出的等效电路图相同的。但是，在实施方式1的TFT元 件中，第一区域301中的区域301b和第一杂质扩散区域302a之间， 以及，区域301c和第一杂质扩散区域302a之间，分别夹有第二杂质 扩散区域302b、 302c。即，在侧边MOSMTb、 MTc的源极侧，分别 存在使该侧边MOS的载流子为少数载流子的极性的第二杂质扩散区 域302b、 302c,其成为对载流子的阻挡。因此，侧边MOSMTb、 MTc 的源极侧，在等效电路上变成开放状态。
因此，实施方式1的TFT元件例如为增强型，即使侧边MOS MTb 、 MTc的阈值电压Vth从主体MOS的阈值电压Vth向耗尽侧偏移，当 该TFT元件为截止状态时，没有流过经由侧边MOS MTb、 MTc的泄
漏电流。
另外，在实施方式1的TFT元件中，在导通状态时，只有经由主 体MOS的源极的电流流过侧边MOS MTb、 MTc。因此，在主体MOS MTa变成导通前，电流没有开始流入侧边MOS MTb、 MTc。
即，当该TFT元件为截止状态时，实施方式1的TFT元件中的 侧边MOSMTb、 MTc不作为晶体管发挥作用。另外，当该TFT元件 为导通状态时，可以抑制流过侧边MOS MTb、 MTc的电流的、对流 过TFT元件整体的电流的作用。其结果，TFT元件为导通状态时，可 以降低导通电流或导通电阻的偏差，并且，在截止状态时，可以防止 ，世漏电;;危;;虎过。
另夕卜，实施方式1的TFT元件例如可以用与现有的图1A至图1C 示出的TFT元件的形成次序相同的次序进行形成。即，在形成半导体 层3、第一绝缘膜4、以及栅电极5之后，例如，在向半导体层3的 第二区域302和第三区域303注入杂质的工序中，在形成作为源极和 漏极发挥作用的第一杂质扩散区域302a的同时，形成第二杂质扩散 区域302b、 302c即可。
另外，在形成实施方式1的TFT元件时，例如，在半导体层3的 第二区域302中，形成满足上述条件的第二杂质扩散区域302b、 302c 即可，因此，例如如日本特开平8-160469号公报中所述的晶体管那 样，即使不将栅电极5作成特别的平面形状，也可以获得上述的效果。 因此，可以在形成在绝缘基板1上设置了多个TFT元件的半导体器件 时，防止各个TFT元件占用的面积变大。由此，可以在形成在绝缘基 板1上设置了多个TFT元件的半导体装置时，防止电路的形成所需要 的区域变大。
(实施方式2)
图3A和图3B是表示作为本发明的一个实施方式的实施方式2
的半导体器件的概略结构的示意图。
图3A是CMOS倒相电路的等效电路图。图3B是表示实施方式2 的半导体器件中的C M O S倒相电路的 一 结构例的示意俯视图。
在绝缘基板1上设置了多个TFT元件的半导体器件中，例如，存 在具有对增强型的pMOS和nMOS进行串联连接的互补型倒相电路 (CMOS倒相电路)的情况。COMS倒相电路的等效电路图例如如图 3A所示，具有连接pMOS MT1和nMOS MT2的栅极的输入端子IN、 连接pMOS MT1和nMOS MT2的漏极(D )的输出端子OUT。另外， pMOS MT1的源极(S )与电源端子VDD连接，nMOS MT2的源极 (S )与接地(ground ) VSS连接。
另外，现有的CMOS倒相电路中的pMOS MT1和nMOS MT2, 各自的平面布局(layout)例如为如图1A至图1C所示的结构，各自 的等效电路例如为如图ID所示那样的结构。因此，在现有的CMOS 倒相电路的pMOS MTl和nMOS MT2的每一个中，也由于存在侧边 MOS，而具有在截止状态时流过泄漏电流这样的问题和在导通状态时 导通电流和导通电阻产生偏差这样的问题。
在CMOS倒相电路中，为避免如上所述的问题的发生，使形成在 绝缘基板1上的CMOS倒相电路的平面布局，例如为如图3B所示那 样的结构即可。并且，如图3B所示，该CMOS倒相电路包括pMOS 的半导体层31和nMOS的半导体层32。
在pMOS MTl的半导体层31中，俯视观察时与栅电极5重叠的 区域是形成有沟道的第一区域。另外，在该半导体层31中，位于第 一区域(栅电极5)的左侧的区域为第二区域3021，由作为源极发挥 作用的第一杂质扩散区域3021a、第二杂质扩散区域3021b、 3021c构 成。另外，在该半导体层31中，位于第一区域(栅电极5)的右侧的 区域为第三区域3031,该区域全部为与第一杂质扩散区域3021a相同 的导电类型、与第一杂质扩散区域3021a相同的浓度。另外，第二区 域3021的第一杂质扩散区域3021a通过导通孔TH1而与布线7s (VDD)连接，第三区域3031通过导通孔TH2而与布线7d (OUT) 连接。
另外，在nMOS MT2的半导体层32中，俯视观察时与栅电极5 重叠的区域是形成有沟道的第一区域。另外，在该半导体层32中， 位于第一区域(栅电极5)的左侧的区域为第二区域3022,由作为源 极发挥作用的第一杂质扩散区域3022a、第二杂质扩散区域3022b、 3022c构成。另外，在该半导体层32中，位于第一区域(栅电极5) 的右侧的区域为第三区域3032,该区域全部为与第一杂质扩散区域 3022a相同的导电类型、与第一杂质扩散区域3022a相同的浓度。另 外，第二区域3022的第一杂质扩散区域3022a,通过导通孔TH1而 与布线7s， (VSS)连接，第三区域3032通过导通孔TH2，而与布线 7d ( OUT)进行连接。
虽然省略了详细的说明，但pMOS MT1和nMOS MT2分别是如 图2B、图1B以及图1C所示的剖面结构。
另外，虽然省略了详细的说明，但pMOS MT1的半导体层31的 第二区域3021中的第一杂质扩散区域3021a和第二杂质扩散区域 3021b、 3021c、 nM0SMT2的半导体层32的第二区域3022中的第一 杂质扩散区域3022a以及第二杂质扩散区域3022b、 3022c,分别满足 如在实施方式l中说明了的那样的条件而形成。
如此，通过使用于形成CMOS倒相电路的pMOS MT1的半导体 层31和nMOS MT2的半导体层32，分别成为在实施方式1中说明了 的那样的结构，从而在CMOS倒相电路的pMOS MT1和nMOS MT2 每一个中，可以在导通状态时降低在导通电流和导通电阻中产生的偏 差，同时也可以在非导通状态时防止流过泄漏电流。
在实施方式2中，在构成CMOS倒相电3各的pMOS MT1和nMOS MT2的两者中，设置上述第二杂质扩散区域。但是不限于此，例如， 也可以仅在pMOS MT1或nMOS MT2的任意一方上，设置上述第二 杂质扩散区域。即，当pMOS MT1或nMOS MT2中的、例如pMOS MT1 的侧边MOS中的泄漏电流在该pMOS MT1的动作上不成为问题时， 仅在nMOS MT2上设置上述第二杂质扩散区域，由此可以得到与实
施方式2的CMOS倒相电路同等的效果。另外反之，当pMOS MT1 或nMOS MT2中的、例如nMOS MT2的侧边MOS中的泄漏电流在 该nMOS MT2的动作上不成为问题时，仅在pMOS MT1上设置上述 第二杂质扩散区域，由此得到与实施方式2的CMOS倒相电路同等 的效果。
(实施方式3)
图4A至图4C是表示作为本发明的一个实施方式的实施方式3 的半导体器件的概略结构的示意图。
图4A是模拟开关电路的等效电路图。图4B是双栅(dual gate) 结构的pMOS的等效电路图。图4C是表示实施方式3的半导体器件 中的模拟开关电路的 一 个结构例的示意俯视图。
在实施方式2中，作为由源极和漏招j皮固定的pMOS和nMOS所 构成的回路的一个例子，列举CMOS倒相电路。但是，在半导体器 件的电路中，还存在具有源极和漏极的关系随时交替的pMOS和 nMOS的电路。在实施方式3中，作为具有源极和漏极的关系随时交 替的pMOS和nMOS的电路的一个例子，列举模拟开关电路，对适用 本发明时的结构的 一 个例子进行说明。
模拟开关电路是例如用如图4A那样的等效电路来进行表示的电 路，pMOSMTl的栅极与第一输入端子IN1连接，nMOS的栅极与第 二输入端子IN2连接。另外，pMOS MT1的源极-漏极中的一方连接 到端子A,另一方连接到端子B。同样地，nMOS MT2的源极-漏极 中的一方连接到端子A,另一方连接到端子B。
这样的模拟开关电路，分别对输入端子IN1、 IN2输入倒相关系 的信号，例如，pMOS MT1和nMOS MT2同时变为导通或截止，由 此来进行端子A和端子B之间的导通/非导通的切换(开关)。另外， pMOS MT1和nMOS MT2分别例如根据导通状态时的端子A和端子 B的电位差，存在端子A为源极而端子B变成漏极的情况和端子A 为漏极而端子B变成源极的情况。
这样，在源极和漏极的关系随时交替的TFT元件(MOS晶体管)
的情况下，有必要使相对于栅电极的源极和漏极的关系变得对称。
因此，当把本发明应用于模拟开关电路的pMOS MT1和nMOS MT2时，pMOS MT1和nMOS MT2分别例如有必要做成双栅结构。 双冲册结构的pMOS MT1例如以如图4B那样的等效电3各来进行表示。 此时，2个pMOSMTla、 MTlb的栅极与输入端子IN1连接。另外此 时，当变成端子A是源极而端子B是漏极的关系时，pMOSMTla的 端子A侧变成源极，pMOSMTlb的端子B侧变成漏极，因此pMOS MTla的漏极和pMOS MTlb的源极变成连接的状态。另一方面，当 变成端子A是漏极而端子B是源极的关系时，pMOS MTla的端子A 侧变成漏极，pMOS MTlb的端子B侧变成源极，因此pMOSMTla 的源极和pMOS MTlb的漏极变成连接的状态。
当将本发明应用到由这样的双栅结构的pMOS和nMOS构成的模 拟开关电路时，其平面布局例如为如图4C所示那样的结构即可。并 且，如图4C所示，该模拟开关电路包括pMOS的半导体层31和nMOS 的半导体层32。
在pMOS MT1的半导体层31中，俯视观察时与栅电极5重叠的 2个区域是第一区域。另外，在该半导体层31中，由2个第一区域分 割而成的3个区域中，最左侧的区域为第二区域3021,最右侧的区域 为第三区域3031，由2个第一区域夹着的区域3041为第四区域。另 外，第二区域3021由作为源极和漏极发挥作用的第一杂质扩散区域 3021a和第二杂质扩散区域3021b、 3021c构成。另外，在该半导体层 31中，第三区域3031由作为漏极和源极发挥作用的第一杂质扩散区 域3031a和第二杂质扩散区域3031b、 3031c构成。另外，第二区域 3021的第一杂质扩散区域3021a,通过导通孔TH1而与布线7a (端 子A)连接，第三区域3031的第一杂质扩散区域3031a，通过导通孔 TH2而与布线7b (端子B )连接。
虽然省略了详细的说明，但pMOS MT1的半导体层31的第二区 域3021中的第一杂质扩散区域3021a和第二杂质扩散区域3021b、 3021c、第三区域3031中的第一杂质扩散区域3031a和第二杂质扩散
区域3031b、 3031c,分别满足如在实施方式1中进行了说明的条件而形成。
当使模拟开关电路中的pMOS MT1成为这样的结构时，则当第二 区域3021的第一杂质扩散区域3021a为源极，第三区域3031的第一 杂质扩散区域3031a为漏极时，第二区域3021的第二杂质扩散区域 3021b、 3021c成为阻挡(barrier),可以防止泄漏电流流过。另外， 当第二区域3021的第一杂质扩散区域3021a为漏极，第三区域3031 的第一杂质扩散区域3031a为源极时，第三区域3031的第二杂质扩 散区域3031b、 3023c成为阻挡，可以防止泄漏电流流过。
另外，nMOS MT2的半导体层32，俯一见观察时与4册电极5，重叠 的2个区域是第一区域。另外，在该半导体层32中，由2个第一区 域分割而成的3个区域中，最左侧的区域为第二区域3022,最右侧的 区域为第三区域3032,由2个第一区域夹着的区域3042为第4区域。 另外，第二区域3022由作为源极和漏极发挥作用的第一杂质扩散区 域3022a和第二杂质扩散区域3022b、 3022c构成。另外，在该半导 体层32中，第三区域3032由作为漏极和源极发挥作用的第一杂质扩 散区域3032a和第二杂质扩散区域3032b、 3032c构成。另外，第二 区域3022的第一杂质扩散区域3022a，通过导通孔TH1，而与布线 7a(端子A)连接，第三区域3032的第一杂质扩散区域3032a，通过 导通孔TH2，而与布线7b (端子B)连接。
虽然省略了详细的说明，但nMOS MT2的半导体层32的第二区 域3022中的第一杂质扩散区域3022a和第二杂质扩散区域3022b、 3022c、第三区域3032中的第一杂质扩散区域3032a和第二杂质扩散 区域3032b、 3032c，分别满足如在实施方式1中进行了说明的条件而 形成。
当使模拟开关电路中的nM0SMT2成为这样的结构时，则当第二 区域3022的第一杂质扩散区域3022a为源极，第三区域3032的第一 杂质扩散区域3032a为漏极时，第二区域3022的第二杂质扩散区域 3022b、 3022c成为阻挡，可以防止泄漏电流流过。另外，当第二区域 3022的第一杂质扩散区域3022a为漏极，第三区域3032的第一杂质 扩散区域3032a为源极时，第三区域3032的第二杂质扩散区域3032b、 3032c成为阻挡，可以防止泄漏电流流过。
这样，通过将用于形成互补型模拟开关电路的pMOSMTl的半导 体层31和nMOS MT2的半导体层32，分别做成如图4C所示的结构， 由此分别在模拟开关电路的pMOS MTl和nMOS MT2中，可以在导 通状态时降低在导通电流和导通电阻中产生的偏差，同时也可以在截 止状态时防止泄漏电流流过。
图5A是表示实施方式3的模拟开关电路的第一变形例的示意俯 视图。图5B是表示实施方式3的模拟开关电路的第二变形例的示意 俯视图。
作为应用了本发明的模拟开关电路的一个结构例，在图4C中列 举如下结构将pMOS MTl和nMOS MT2做成双栅结构，在各个 MOS晶体管的半导体层31、 32中的第二区域和第三区域，设置第二 杂质区域。
但是，在实施方式3中列举的、组合双栅结构的pMOS MTl和 nMO S MT2的模拟开关的情况下，设置了第二杂质区域的区域不限于 各个MOS晶体管的半导体层31、 32中的第二区域和第三区域，例如 如图5A所示，也可以是第四区域的3041、 3042。
此时，pMOS MTl的半导体层31的第二区域3021和第三区域 3031,各区域的全部都为第一杂质扩散区域(p型区域)。另外，第四 区域3041由第一杂质扩散区域3041a、 4个第二杂质区域3041b、 3041c、 3041d、 3041e构成。并且，当形成第四区域3041的第二杂质 区域3041b、 3041c、 3041d、 3041e时，满足与在实施方式1中进行 了说明的条件同等的条件而进行形成。
另外此时，nMOSMT2的半导体层32的第二区域3022和第三区 域3032,各区域的全部都为第一杂质扩散区域(n型区域)。另外， 第四区域3042,由第一杂质扩散区域3042a、4个第二杂质区域3042b、 3042c、 3042d、 3042e构成。并且，当形成第四区域3042的第二杂质
区域3042b、 3042c、 3042d、 3042e时，满足与在实施方式1中进行 了说明的条件同等的条件而进行形成。
另外，例如在pMOS MT1的第四区域3041中形成第二杂质扩散 区域的情况下，例如如图5B所示，pMOSMTl的第四区域3041可以 由第一杂质扩散区域3041a和2个第二杂质扩散区域3041b、 3041c 构成。此时，nMOS MT2的第四区域3042，同样也可以由第一杂质 扩散区域3042a和2个第二杂质扩散区域3042b、 3042c构成。
另外进一步，在图4C、图5A、以及图5B示出的例中，pMOSMTl 中的第二杂质扩散区域和nMOS MT2中的第二杂质扩散区域，形成 在各MOS晶体管的半导体层31、 32中的相同的区域中。但是，不限 于此，例如，当然也可以使pMOS MT1中的第二杂质扩散区域形成 在图4C示出的位置上，使nMOS MT2中的第二杂质扩散区域形成在 图5A示出的位置上。
另外，即使在实施方式3的模拟开关电路中，在pMOS MT1和 nMOSMT2的两者上，也设置上述第二杂质扩散区域。但是，不限于 此，也可以仅在pMOS MT1或者nMOS MT2中的任意一方上设置上 述第二杂质扩散区域。
(实施方式4)
图6A至图6C是表示本发明可以适用的半导体器件(液晶显示面 板)的概略结构的示意图。图6A是表示液晶显示面板的概略结构的 一个例子的示意俯视图。图6B是图6A的6b-6b线剖视图。图6C是 表示图6A的TFT基板的一个结构例的示意俯视图。
本发明具有，现有的半导体器件中的、例如如图2A、图2B、图 1B、以及图1C所示的结构的TFT元件，只有是半导体层3为多晶半 导体的半导体器件，则与其用途无关，可以适用于任何半导体器件。
在实施方式4中，作为具有如在实施方式1至实施方式3中列举 的结构的TFT元件和电路的半导体器件的一个例子，列举TFT液晶 显示面板，就其结构进行简单说明。
TFT液晶显示面板是例如如图6A和图6B所示那样，在一对基板
(TFT基板8和对置基板9)之间，封入有液晶材料10的显示面板。 此时，TFT基板8和对置基板9通过在显示区域DA的外侧被设置成 环状的密封(seal)材料11来进行接合，液晶材料10被密封在由TFT 基板8和对置基板9以及密封材料11所围成的空间内。
另外，TFT液晶显示面板例如为透射型或者半透射型时，在TFT 基板8的向着外侧的面上设置下偏振片12,在对置基板9的向着外侧 的面上设置上偏振片13。另外，在TFT基板8和下偏振片12之间、 对置基板9和上偏振片13之间，也有分别设置1层至多层的相位差 片的情况。另外，当TFT液晶显示面板为反射型时， 一般不需要下偏 振片12。
TFT基板8例如如图6C所示，具有多条扫描信号线GL、多条图 像信号线DL。此时，扫描信号线GL和图像信号线DL隔着绝缘层而 设置。另外，显示区域DA例如以具有作为开关元件发挥作用的TFT 元件、连接在TFT元件的源电极或漏电极上的像素电极的像素的集合 而进行设定。
另外，在近年来的液晶显示面板中，例如如图6C所示，还具有 在TFT基板8的显示区域DA的外侧形成有第 一驱动电路GD和第二 驱动电路DD的情况。第一驱动电路GD是进行在各扫描信号线GL 上施加的扫描信号的导通/断开的控制等的集成电路，第二驱动电路 DD是进行在各图像信号线上施加的图像信号的生成和施加的定时的 控制的集成电路。
另外，在现有的液晶显示面板的情况下，第一驱动电路GD和第 二驱动电路DD例如采用在与TFT基板不同的工序所制造的IC芯片 的情况较多，但在图6C示出的TFT基板8中，与扫描信号线GL和 图像信号线DL、开关元件(TFT元件)等同时形成，并内置在TFT 基板8中。
第一驱动电路GD和第二驱动电路DD是集成了 TFT元件、电阻 元件、电容元件等的电路。另外，第一驱动电路GD和第二驱动电路 DD的TFT元件与配置在显示区域内的TFT元件(开关元件)相比，
有必要使其进行非常高速的动作。因此，第一驱动电路GD和第二驱 动电路DD的TFT元件的半导体层，优选采用多晶硅等的多晶半导体 来进行形成。
另外，TFT元件8例如在玻璃基板等的光透射率较高的绝缘基板 l上，形成扫描信号线GL、图像信号线DL、 TFT元件等。此时，成 为TFT元件的半导体层的多晶半导体，例如，使成膜在绝缘基板1 上的非晶半导体(例如，非晶硅膜)溶融、结晶化之后，进行蚀
刻而形成。因此，当在TFT基板8上形成使用多晶半导体的TFT元 件时，优选^f吏该TFT元件成为顶4册结构。
因此，当使第一驱动电路GD和第二驱动电路DD内置于TFT基 板8中时，使该第一驱动电路GD和第二驱动电路DD例如成为集成 了在实施方式1中进行了说明的TFT元件、在实施方式2中进行了说 明CMOS倒相电路、在实施方式3中进行了说明的模拟开关电路等 的电路。由此，例如可以防止该第一驱动电^各GD和第二驱动电^各 DD的误动作等。
图7A至图7C、图8A和图8B是用于说明实施方式4的TFT液 晶显示面板的应用例子的示意图。
图7A是表示现有的TFT基板中的一个像素的一个结构例的示意 俯视图。图7B是放大表示图7A的区域AR1的示意俯视图。图7C 是图7B的7c-7c线剖视图。
图8A是表示在将本发明应用到图7A至图7C中示出的TFT元件 时的一个结构例的示意俯视图。图8B是表示在将本发明应用到图7A 至图7C中示出的TFT元件时的其他的结构例的示意俯视图。图8A 和图8B是放大表示图7B的区域AR2的示意图。
在现有的TFT基板8中，构成显示区域DA的各像素具有作为开 关元件发挥作用的TFT元件、与TFT元件的源极连接的像素电极。 另外，作为开关元件发挥作用的TFT元件的栅极与扫描信号线GL连 接，漏极与图像信号线DL连接。作为开关元件发挥作用的TFT元件， 实际上根据施加在图像信号线DL上的信号的电位(极性)，具有与
像素电极连接的是源极、漏极的情况。
另外，在现有的TFT基板8中，作为上述开关元件发挥作用的 TF T元件的半导体层，例如采用非晶硅而形成的情况较多，但近年来， 采用多晶硅而形成的情况也正在增加起来。
具有采用了多晶硅的TFT元件(开关元件)的TFT基板8中的 一个像素结构，例如是如图7A至图7C所示的结构。即，在形成于 绝缘基板1的表面上的基底绝缘层2上，层叠有由多晶硅形成的半 导体层3、具有作为栅极绝缘膜的功能的第一绝缘层4、具有作为栅 电极5的功能的扫描信号线GL、第二绝缘层6、图像信号线DL以及 源极电极SD、第三绝缘层14、像素电极PX以及对置电极CT。
扫描信号线GL是具有作为在实施方式1至实施方式3中进行了 说明的TFT元件的栅电极5的功能的布线，半导体层3的平面形状是 与扫描信号线GL进行2次交叉那样的形状。即，图7A至图7C示出 的TFT元件，与在实施方式3中进行了说明的模拟开关电路的TFT 元件相同，为双栅结构。
另外，图像信号线DL通过导通孔TH1而连接到半导体层3的第 二区域302上，源极电极SD通过导通孔TH2而连接到半导体层3的 第三区域303上。另外，像素电极PX通过导通孔TH4而连接到源极 电极SD上。
在将本发明应用到这样的结构的TFT元件(开关元件)时，例如 如图8A所示，用作为源极或者漏极发挥作用的第一杂质扩散区域 302a和作为阻挡发挥作用的第二杂质扩散区域302b、 302c来构成半 导体层3的第二区域302,用作为漏极或者源极发挥作用的第一杂质 扩散区域303a和作为阻挡发挥作用的第二杂质扩散区域303b、 303c 来构成半导体层3的第三区域303即可。
另外，如在实施方式4中所说明的那样，双栅结构的TFT元件的 情况下，例如如图8B所示，也可以由作为MOS晶体管的源-敗和漏 极发挥作用的第 一 杂质扩散区域304a、作为阻挡发挥作用的第二杂质 扩散区域304b、 304c、 304d、 304e，来构成由2个第一区域(与扫描
信号线GL重叠的区域)夹着的第四区域304。
图7A至图7C、图8A和图8B所列举的结构，是具有采用了多 晶硅的TFT元件(开关元件)的像素的结构的 一个例子，TFT元件(开 关元件)、像素电极PX、对置电极CT等的平面布局当然可以进行适 当变更。
另外，在实施方式4中，作为例子列举了液晶显示面板的TFT基 板8,但不限于此，只要是在显示区域的外侧内置了驱动电路等的集 成电路的基板、或者在显示区域具有采用了多晶硅的TFT元件的显示 面板，就可以应用本发明。
另外，在实施方式4中，作为可以应用本发明的半导体器件，列 举了液晶显示面板(TFT基板8)作为例子，但不限于此，只有是在 绝缘基板1上形成有采用多晶半导体的顶栅型的TFT元件的半导体器 件，就可以应用本发明。
以上，根据上述实施方式具体说明了本发明，但本发明并不限于 上述实施方式，而是在不脱离其主旨的范围内可以进行各种变更。
权利要求
1.一种显示器件，其特征在于，包括绝缘基板；设置在绝缘基板之上的晶体管；设置在晶体管上的多晶半导体层；栅极绝缘膜；以及栅电极，其中，栅电极隔着栅极绝缘膜而形成在多晶半导体层上，多晶半导体层包括俯视观察时与栅电极重叠的第一区域；以及夹着第一区域的第二区域和第三区域，第一区域被夹在第二区域和第三区域之间而形成，多晶半导体层的第二区域包括第一杂质扩散区域和导电类型与第一杂质扩散区域的导电类型相反的第二杂质扩散区域，第一区域与第一杂质扩散区域在第一边界连接，第一区域与第二杂质扩散区域在第二边界连接，夹着第一杂质扩散区域而沿栅电极设置有2个第二杂质扩散区域。
2. 根据权利要求1所述的显示器件，其特征在于，晶体管具有当对栅电极施加截止电压时产生泄漏电流的侧边晶体管，第二边界的长度大于侧边晶体管的栅极长度。
3. 根据权利要求1所述的显示器件，其特征在于， 晶体管具有多个当对栅电极施加截止电压时产生泄漏电流的侧边晶体管。
4. 根据权利要求1所述的显示器件，其特征在于， 在绝缘基板上形成有第一杂质扩散层的导电类型为n型的第一晶体管；以及第一杂质扩散层的导电类型为p型的第二晶体管。
5. 根据权利要求1所述的显示器件，其特征在于， 在绝缘基板上形成有由第一杂质扩散层的导电类型为n型的第 一晶体管和第一杂质扩散层的导电类型为P型的第二晶体管构成的互 补型倒相电路。
6. 根据权利要求1所述的显示器件，其特征在于， 在绝缘基板上形成有由第一杂质扩散层的导电类型为n型的第一晶体管和第一杂质扩散层的导电类型为p型的第二晶体管构成的模 拟开关电路。
7. 根据权利要求1所述的显示器件，其特征在于， 在绝缘基板上形成有多条扫描信号线、多条图像信号线、多个开关元件、以及多个像素电极、具有晶体管的集成电路，多个开关元件和多个像素电极呈矩阵状配置而形成显示区域， 在显示区域的外侧设置有集成电路。
8. —种显示器件，其特征在于，包括 绝缘基板；设置在绝缘基板上的TFT元件；由设置在TFT元件上的多晶半导体构成的半导体层；栅极绝缘 膜；以及栅电极，其中，栅电极与半导体层立体交叉，半导体层包括俯视观察到的形状与栅电极重叠的第一区域；和 夹着第一区域而与第一区域连接的第二区域和第三区域，第二区域包括具有作为TFT元件的源极的功能的第一杂质扩散 区域；和导电类型与第一杂质扩散区域的导电类型相反的第二杂质扩 散区域，第一区域与第二区域的界面包括第一区域与第一杂质扩散区域 连接的第 一界面；和第 一 区域与第二杂质扩散区域连接的第二界面，第二界面位于夹着第一界面的两个位置上，且比第一界面更靠半导体层的端部侧。
9. 根据权利要求8所述的显示器件，其特征在于， TFT元件在半导体层的端部一侧具有当对栅电极施加截止电压时产生泄漏电流的侧边晶体管， 第二界面的与半导体层交叉的栅电极的延伸方向的尺寸大于侧 边晶体管的栅极长度。
10. 根据权利要求8所述的显示器件，其特征在于， 在绝缘基板上形成有在一个半导体层上存在多个第一区域的TFT元件。
11. 根据权利要求8所述的显示器件，其特征在于， 在绝缘基板上形成有第一杂质扩散层的导电类型为n型的第一TFT元件；和第一杂质扩散层的导电类型为p型的第二TFT元件。
12. 根据权利要求8所述的显示器件，其特征在于， 在绝缘基板上形成有由第一杂质扩散层的导电类型为n型的第一TFT元件和第一杂质扩散层的导电类型为p型的第二TFT元件构成的 互补型倒相电路。
13. 根据权利要求8所述的显示器件，其特征在于， 在绝缘基板上形成有由第一杂质扩散层的导电类型为n型的第一TFT元件和第 一杂质扩散层的导电类型为p型的第二 TFT元件构成的 模拟开关电路。
14. 根据权利要求8所述的显示器件，其特征在于， 在绝缘基板上形成有多条扫描信号线、多条图像信号线、多个开关元件、以及多个像素电极呈矩阵状配置的显示区域， 在显示区域的外侧形成有具有TFT元件的集成电路。
15. 根据权利要求8所述的显示器件，其特征在于， 在绝缘基板上形成有像素电极和连接着像素电极的MIS结构的开关元件。
全文摘要
本发明提供一种显示器件，包括绝缘基板；设置在绝缘基板上的晶体管；设置在晶体管上的多晶半导体层；栅极绝缘膜；栅电极，其中，栅电极隔着栅极绝缘膜而形成在多晶半导体层上，多晶半导体层包括俯视观察时与栅电极重叠的第一区域；夹着第一区域的第二区域和第三区域，其中，第一区域被夹在第二区域和第三区域之间而形成，多晶半导体层的第二区域包括第一杂质扩散区域；以及导电类型与第一杂质扩散区域的导电类型相反的第二杂质扩散区域，第一区域和第一杂质扩散区域在第一边界连接，第一区域和第二杂质扩散区域在第二边界连接，沿栅电极夹着第一杂质扩散区域而设置有2个第二杂质扩散区域。在显示器件中对泄漏电流进行抑制。
文档编号H01L29/06GK101369605SQ200810146148
公开日2009年2月18日 申请日期2008年8月12日 优先权日2007年8月13日
发明者安田好三, 景山宽, 木村泰一, 松本克己, 海东拓生, 糸贺敏彦 申请人:株式会社日立显示器