专利名称：半导体器件中的金属线及其制造方法
技术领域：
本发明的实施例涉及制造半导体器件的方法，尤其涉及一种制造半导体 器件中的金属线的方法。
背景技术：
摄影工艺(photography process)是一种使用光束在半导体衬底晶片上形 成图案的光刻技术。例如，可将光致抗蚀剂涂覆在半导体衬底晶片的用以形 成图案(例如是龟介质膜或导电膜)的位置。光致抗蚀剂的溶解性依据来自 曝光手段(instrument)的光(例如电子束或x射线)而改变。接着，使用光 掩模，将部分光致抗蚀剂暴露于光束中。然后，对光致抗蚀剂运用显影方法。 接着，去除光致抗蚀剂的易溶解部分。这样就形成了光致抗蚀剂图案。接着， 使用光致抗蚀剂图案作为蚀刻掩模，通过蚀刻，去除暴露的部分，使得半导 体器件所需要的图案形成在晶片上。
随着半导体器件变得越来越高集成化，半导体器件的尺寸得以减小，并 且半导体器件的金属线的间距也得以减小。为了在高集成化的半导体器件中
实现精细金属图案，采用发出较短波长的光束的光源代替曝光工艺中的光 源。例如，为了实现lmm和90nm或更小的精细图案，利用波长为248nm 的氟化氪(KrF)准分子激光器或波长为93nm的氟化氩(ArF)准分子激光 器作为曝光手段。
另外，为了在曝光工艺期间提高金属图案的分辨率，还可在光致抗蚀剂 图案的下方提供底层抗反射(BARC)层。BARC层确保光致抗蚀剂图案的 高度减小，并防止曝光工艺期间的反射效应。抗反射层(ARC)具有芳香族聚砜结构(aromatic polysulfone structure)，主要由有机或无机材料组成。因 此，ARC层可抑制在曝光工艺期间由于正弦波和反射凹口 (reflective notching)引起的背部衍射光(back diffracted light)的影响，结果，可获得 稳定的光致抗蚀剂图案。
图1A与图IB是顺序地示出采用BARC层来图案化金属线的现有技术 的工艺的工艺视图。如图1A所示，在半导体衬底IO上形成用于金属线的金 属膜12。金属膜12是由第一金属阻挡膜12a、铝膜12b以及第二金属阻挡 膜12c顺序形成的叠层(laminate)。通过层叠具有50A厚度的钛(Ti)和 具有490A厚度的氮化钛(TiN)，分别形成第一金属阻挡膜12a和第二金属 阻挡膜12c。可形成具有1500A厚度的铝膜12b。
接着，借助沉积工艺，通过在用于金属线的金属膜12上层压氮化硅 (SiN)，形成具有800A厚度的BARC层14。接着，例如通过旋涂法，在 BARC层14上涂覆光致抗蚀剂，并使用金属线掩模执行曝光和显影，由此 形成光致抗蚀剂图案16。接着，使用等离子体手段，并且使用光致抗蚀剂图 案16作为蚀刻掩模，通过干蚀刻，选择性地去除BARC层14与金属膜12。 这样，就制造出金属线，如图1B所示。其后，通过灰化去除保留在BARC 层14上的光致抗蚀剂图案。
在制造金属线的现有技术的方法中，由于BARC层是在光致抗蚀剂图案 下方提供的，所以在曝光工艺期间，可获得抗反射效应。另外，通过BARC 层的厚度，可减小光致抗蚀剂图案的厚度。为了实现具有精细线宽的金属线， 由于摄影工艺的焦距的约束力光致抗蚀剂的厚度必然受到限制。因此，在形 成金属线的蚀刻工艺期间，当光致抗蚀剂图案具有相对较大的厚度时，该光 致抗蚀剂图案作为蚀刻掩模，从而，在用于金属线的金属膜的上表面或BARC 层受到保护时，可执行图案化。
然而，如图2所示，当光致抗蚀剂图案的厚度减小，以便聚焦用于曝光 的光源的较短波长时，光致抗蚀剂图案不能作为用于金属线的下层 (underlying)金属膜的蚀刻掩模。因此，如附图标记18所示，光致抗蚀剂 图案会被蚀刻，而BARC层的上部边缘或用于金属线的金属膜则被过蚀刻。 这个问题使得金属线很难或不可能被图案化至需要的厚度，而金属线的边缘 会被过蚀刻。结果，金属线的电特性与成品率下降。
发明内容
通常，本发明的实例实施例涉及制造半导体器件中的金属线的方法，在 图案化具有精细线宽的金属线期间，该方法能够防止金属线的上部边缘被过 蚀刻。此处公开的一些实例方法在用于金属线的金属膜与底层抗反射
(BARC)层之间提供由氧化硅组成的硬掩模。
在一个实例性实施例中， 一种制造半导体器件中的金属线的方法包括多 个步骤(acts)。首先，在半导体衬底的层间介电层上形成用于金属线的金 属膜；接着，在所述金属膜上形成氧化硅硬掩模膜(hard mask film);然后， 在所述硬掩模膜上形成BARC层；接着，选择性地干蚀刻所述BARC层、 所述硬掩模膜和所述金属膜，以形成金属线。
在另一个实例实施例中， 一种半导体器件中的金属线包括金属膜、氧 化硅硬掩模膜和BARC层。金属膜形成在半导体衬底的层间介电层上。氧化 硅硬掩模膜形成在所述金属膜上。BARC层形成在所述硬掩模膜上。
提供本发明内容是为了提出一种简化形式的概念选择，在下面的详细描 述中，进一步描述了该概念。本发明内容不是为了确定所保护主题的关键特 征或必要特性，也不是用以协助确定所保护主题的范围。此外，应当理解， 本发明的前述概括描述和下述具体描述这两者都是示例性的和说明性的，用 来对所要求保护的本发明提供进一步的说明。
根据下文中给出的实例实施例的详细描述与附图，本发明的实例性实施 例的各个方面将变得清楚，其中
图1A与图1B是顺序地示出采用底层抗反射(BARC)层图案化金属线 的现有技术工艺的工艺视图2是示出过蚀刻的BARC层的上部边缘或过蚀刻的用于金属线的金属 膜的剖面图；以及
图3A至图3C是顺序地示出本发明制造半导体器件中的金属线的实例性 工艺的工艺视图。
具体实施例方式
通常，本发明的实例实施例涉及制造半导体器件中的金属线的方法。下 文将参照附图中示出的实例，详细描述本发明的具体实施例。在可能的情况 下，在全部附图中相同的附图标记表示相同或相似部分。这些实施例将被充 分详细地描述，以使本领域普通技术人员能够实现本发明。在不偏离本发明 的范围内，可以采用其它实施例，而本发明的结构、逻辑和电气也可以改变。 此外，应当理解，尽管本发明的各个实施例是不同的，但并不非得是相互排 斥的。例如，在一个实施例中描述的特定特征、结构，或特性可能包含在其 它实施例内。因此，下述的详细描述不是用来限制本发明的，本发明的范围 仅由随附的权利要求及其授权的等同替换的全部范围定义。
在本发明的一些实例实施例中，在半导体衬底的层间介电层的上面层压 第一金属阻挡膜、铝膜以及第二金属阻挡膜，从而形成用于金属线的金属膜。
接着，在金属膜上形成由氧化硅(Si02)的硬掩模膜，并在硬掩模膜上形成 底层抗反射(BARC)层。接着，通过干蚀刻，选择性地去除BARC层、硬 掩模膜和金属膜，以形成金属线。采用这种配置，在图案化具有精细线宽的 金属线期间，即使光致抗蚀剂图案的厚度减小，硬掩模膜也可以防止金属线 的上部边缘被过蚀刻。
图3A至图3C是顺序地示出本发明制造半导体器件中的金属线的实例工 艺的工艺视图。虽然附图中未示出，但是也可以在半导体衬底上执行制造半 导体器件的工艺。例如，通过诸如浅沟槽隔离(STI)工艺等，在硅半导体 衬底上形成用于定义有源区与无源区的器件隔离膜，并将n型或p型掺杂剂 离子注入到其上有器件隔离膜的半导体衬底中，从而形成阱(未示出)。
接着，可在半导体衬底上形成栅电极，并由栅极绝缘膜(未示出)插入 其间，再进行n型或p型掺杂剂的离子注入(ion-implanted)，以在半导体 衬底中围绕栅电极的边缘形成源极/漏极区。在形成源极/漏极区之前，还可 在栅电极的侧壁上进一步形成由绝缘材料制成的间隔件。
接着，可在其中形成源极/漏极区结构的整个表面上层压未掺杂硅玻璃
(USG)、硼硅玻璃(BSG)、硼磷硅玻璃(BPSG)或磷硅玻璃(PSG)中 的一种，从而形成层间介电层，例如金属沉积前的介电(PMD， pre metal dielectric)层。通过化学机械抛光(CMP)来平坦化层间介电层。
7其后，通过干蚀刻，可在层间介电层中形成接触孔，其中源极/漏极区和
栅电极经由接触孔而暴露。接着，通过PVD(物理气相沉积)，将例如钨(W) 等金属填充到接触孔中，然后通过摄影和干蚀刻进行图案化，从而形成接触 电极。
接着，如图3A所公开，可在其中形成接触电极的半导体衬底整个表面 上形成金属层间介电(IMD)层100。通过CMP，可将IMD层100抛光到 预定厚度，使得IMD层100的表面被平坦化。通过等离子体增强(PE)化 学气相沉积(CVD)来层压TEOS或氮化硅(SiH4)，或者通过高密度等离 子体(HDP) CVD来层压氧化硅(Si02)，可形成IMD层100。
接着，通过PVD，在平坦化的IMD层100上形成用于金属线的金属膜 102。金属膜102可由铝(Al)、铜(Cu)、钴(Co)、钩(W)、钛(Ti)、 镍(Ni)、钽(Ta)、氮化钛(TiN)氮化钽(TaN)或氮化钨(WN)或其 中的部分组合而形成。例如，通过顺序地层压第一金属阻挡膜102a、铝膜 102b以及第二金属阻挡膜102c，可形成金属膜102。通过层叠具有50A厚 度的钛(Ti)和具有490A厚度的氮化钛(TiN)，分别形成第一金属阻挡膜 12a和第二金属阻挡膜12c。铝膜102b可形成为1500A的厚度。
接着，通过CVD，在用于金属线的金属膜102上形成由氧化硅(Si02) 制成的硬掩模膜104。硬掩模膜104可形成为300A至700A之间的厚度。在 后续的干蚀刻工艺期间，硬掩模膜104与厚度减小的光致抗蚀剂一起作为金 属膜102的蚀刻掩模，从而防止金属膜102的边缘被过蚀刻。
接着，通过CVD，可在硬掩模膜104上沉积氮化硅(SiN)，从而形成 BARC层106。硬掩模膜104对BARC层106具有蚀刻选择性。例如，BARC 层106可形成为800A的厚度。
接着，通过旋涂，可在BARC层106上涂覆光致抗蚀剂，并采用金属线 掩模，通过曝光和显影来图案化该光致抗蚀剂。这样，就形成了用于定义具 有精细线宽的金属线的光致抗蚀剂图案108。
接着，使用等离子体手段，并且使用光致抗蚀剂图案108作为蚀刻掩模， 通过干蚀刻来选择性地图案化(去除)BARC层106、硬掩模膜104以及用 于金属线的金属膜102。这样，如图3B所示，就形成了具有精细线宽的金 属线。干蚀刻工艺可使用碳氟基(CF-based)的气体与氧气(02)或氩(Ar)气。通过使用蚀刻手段，例如，磁增强反应离子蚀刻(MERIE)、单频电容 式耦合等离子体(SF-CCP， Single Fr叫uency-Capacitively Coupled Plasmas)、 双频电容式耦合等离子体(DF-CCP)、超高频电容式耦合等离子体 (UHF-CCP)、电感式耦合等离子体(ICP)或者电子回旋共振(ECR)等 离子体，可执行等离子体蚀刻工艺。
特定地，在腔室压力为大约80 mTorr、功率大约为700 W到750 W、 CF4 气体为大约80 sccm、氩气为大约300 sccm、氧气为大约8 sccm以及氦气为 大约10sccm到30sccm的条件下，通过采用反应离子蚀刻(RIE)型等离子 体蚀刻手段，可蚀刻BARC层106与硬掩模膜104。在腔室压力为大约8 mTorr、功率大约为110 W到800 W、氯气为大约55sccm、三氯化硼为大约 50 sccm、氩气为大约40sccm以及三氯甲烷为大约5 sccm的条件下，可蚀刻 金属膜102。
接着，通过诸如灰化等工艺，去除保留在BARC层106上的光致抗蚀剂 图案。这样，如图3C所公开，就完成了金属线。接着，虽然附图中未示出， 但是在IMD层100的整个表面上通过HDP CVD而沉积诸如氧化硅(Si02) 等电介质材料，从而形成层间介电层，其中在IMD层IOO上形成有金属线。 并且，通过CMP来平坦化层间介电层。因此，刚刚描述的制造金属线的实 例性工艺可在平坦化的层间介电层上执行。这样，就可制造多层式 (multilayer)金属线。
如这里所公开，在半导体衬底的层间介电层上依次层压第一金属阻挡 膜、铝膜以及第二金属阻挡膜，从而形成用于金属线的金属膜。接着，在金 属膜上形成由氧化硅(Si02)制成的硬掩模膜，以具有在300A至700A之间 的厚度，并在硬掩模膜上形成BARC层。接着，通过干蚀刻选择性地去除 BARC层、硬掩模膜和用于金属线的金属膜，以形成金属线。
尽管示出和描述了本发明的实例实施例，但是可对这些实例实施例进行 各种改变和修改。因此，本发明的范围在随附权利要求及其等同替换中限定。
权利要求
1. 一种制造半导体器件中的金属线的方法，该方法包括如下步骤在半导体衬底的层间介电层上形成金属膜；在所述金属膜上形成硬掩模膜，所述硬掩模膜包括氧化硅；在所述硬掩模膜上形成底层抗反射层；以及选择性地干蚀刻所述底层抗反射层、所述硬掩模膜和所述金属膜，以形成金属线。
2. 如权利要求1所述的方法，其中所述硬掩模膜通过化学气相沉积形成。
3. 如权利要求l所述的方法，其中所述硬掩模膜的厚度大约在300A至 700A之间。
4. 如权利要求l所述的方法，其中在干蚀刻期间，所述硬掩模膜作为蚀 刻掩模。
5. 如权利要求1所述的方法，其中所述干蚀刻使用碳氟基气体与氧气或 氩气。
6. 如权利要求1所述的方法，其中所述硬掩模膜对由绝缘膜组成的所述 底层抗反射层具有蚀刻选择性。
7. 如权利要求1所述的方法，其中沉积氮化硅，从而形成所述底层抗反 射层。
8. 如权利要求1所述的方法，其中所述底层抗反射层形成为大约800A 的厚度。
9. 一种半导体器件中的金属线，包括 金属膜，形成在半导体衬底的层间介电层上； 硬掩模膜，形成在所述金属膜上；以及 底层抗反射层，形成在所述硬掩模膜上。
10. 如权利要求9所述的金属线，其中所述硬掩模膜通过化学气相沉积 形成。
11. 如权利要求9所述的金属线，其中所述硬掩模膜的厚度大约在300A 至700A之间。
12. 如权利要求9所述的金属线，其中在形成所述金属线的干蚀刻工艺期间，所述硬掩模膜作为蚀刻掩模。
13. 如权利要求9所述的金属线，其中所述干蚀刻工艺使用碳氟基气体与氧气或氩气。
14. 如权利要求9所述的金属线，其中所述硬掩模膜对由绝缘膜组成的 所述底层抗反射层具有蚀刻选择性。
15. 如权利要求9所述的金属线，其中沉积氮化硅，从而形成所述BARC层。
16. 如权利要求9所述的金属线，其中所述底层抗反射层形成为大约 800A的厚度。
17. 如权利要求9所述的金属线，所述硬掩模膜包括氧化硅。
全文摘要
本发明公开一种半导体器件中的金属线与制造半导体器件中的金属线的方法。在一个实例实施例中，制造半导体器件中的金属线的方法包括多个步骤。在半导体衬底的层间介电层上形成用于金属线的金属膜；在金属膜上形成氧化硅硬掩模膜；在硬掩模膜上形成底层抗反射(BARC)层；选择性地干蚀刻BARC层、硬掩模膜和金属膜，以形成金属线。该方法能够防止金属线的上部边缘被过蚀刻。
文档编号H01L21/768GK101471284SQ20081017980
公开日2009年7月1日 申请日期2008年12月5日 优先权日2007年12月24日
发明者尹基准 申请人:东部高科股份有限公司