专利名称：一种双层高介电常数栅介质薄膜及其制备方法
技术领域：
本发明涉及的是一种双层高介电常数栅介质薄膜及其制备方法，属于微电 子领域、电介质材料科学领域和纳米科学技术领域。
背景技术：
随着超大规模集成电路(ULSI)的发展，器件特征尺寸的不断縮小，如 仍采用SiO"乍为MOSFET等的栅介质材料，将会导致栅压对沟道控制能力的减弱 和器件功耗的大幅增加，而利用高介电材料(如Ta20s)代替传统Si02作为栅介 质可以在保持等氧化层厚度(EOT)不变的条件下，增加介质层的物理厚度，从 而可以大大降低直接隧穿效应和栅介质层所承受的电场强度。于是寻找能替代 目前使用的栅介质材料Si(VSi3N4/SiONx是一项急待开展的研究课题。在新一代 DRAM电容器元件材料中，Ta20s薄膜被认为是最有希望的替代品，这主要是由于 它具有较高的介电常数(Ta205 26， Si02 4， Sil 7)。然而高的沉积温度或 后退火处理温度会在Ta20s薄膜与Si衬底之间生成较厚的Si02层，较厚的Si02 层会大大降低DRAM器件的存储电荷性能，使Ta205薄膜高介电特性的优势难 以实现，怎样阻止界面层(Si02)的形成是当前急需解决的问题之一。
发明内容
本发明的目的是提出一种双层高介电常数栅介质薄膜及其制备方法，通过 该方法制备的栅介质薄膜具有高的介电常数、低的氧化层电荷密度、低的漏电 流密度，而且界面层(Si02)比较薄。
本发明是这样实现的。它以硅片为基片，先用磁控溅射技术在其上沉积一 层很薄的缓冲层，再用反应溅射的方法生长一层Ta20s薄膜，接着对该双层栅介 质薄膜进行后退火处理，退火温度为700—800摄氏度，并在退火的过程中通入 N2，最后用磁控溅射设备在Ta20s薄膜上沉积上图形电极和在Si基片下表面沉积 下电极组成MOS电容器。
所述的缓冲层的选取必须满足两个条件①是一种很致密并与Si有很好界面 的薄膜，②该薄膜相对于Si02来说，介电常数比较高。本发明选用的缓冲层材质是Si3N4或者是HfG2。 本发明的制备方法是
1、 以清洗干净的Si片(P型、电阻率为8-13Q 'cra)为基片，用磁控溅 射技术在其上沉积一层1—3nm的缓冲层。
2、 以纯度为99.99W的Ta靶为溅射靶材，靶基距为6cm，将沉积室真空抽 至1.0-1.4X10—4Pa,通入高纯氧气为反应气体，高纯氩气作为溅射气体，调节 质量流量计使氩气和氮气流量分别为15sccm和7sccm，并保持沉积室工作气压 为7.0Xl(TPa，调节溅射电压与溅射电流，使直流功率为72W,励磁功率为 24W,控制溅射时间使Ta205薄膜的厚度为20— 100nm。
3、 对步骤2制得的样品利用快速退火炉进行快速退火处理，退火的过程中 通N2，时间是3min，温度为700摄氏度。
4、 选用纯度为99.999&的Pt靶为溅射靶材，采用磁控溅射设备在步骤3所 制得样品的Si基片下表面溅射100nm厚的Pt下电极，然后通过覆盖掩膜板的 方法在样品的Ta20s薄膜上溅射100nm厚的Pt图形电极，组成MOS电容器。
本发明与现有技术相比，具有明显的优点。首先利用射频磁控溅射技术沉 积一层缓冲层，再生长一层Ta20s，组成双层栅介质薄膜。而该缓冲层必须满足 两个条件，①是一种很致密并与Si有很好界面的薄膜，②该薄膜相对于Si02 来说，介电常数比较高。引入满足这样条件的缓冲层，该缓冲层能有效阻止Si 基片上Si02层的形成，从而避免了 Ta20s薄膜的缺点，而且还能使介电薄膜保 持很高的介电常数。
图1为用本发明组成的M0S电容器结构示意图。
其中i————下电极，2——— Si基片，3——缓冲层，4---- TaA层，5—--上电极。
具体实施例方式
结合实施例对本发明进一步说明。 实施例h
1. 选用纯度为99. 99%的Si靶为溅射靶材，调节靶基距为6cm，以清洗干 净的Si片(P型、电阻率为8-13Q "cm)为基片放在溅射室内的基片台上
2、 将沉积室本底真空抽至3. 0—3. 3X 10—4Pa，通入高纯氮气作为反应气体，
4通入高纯氩气作为溅射气体，调节质量流量计使氩气和氮气流量都为15sccm， 并保持沉积室工作气压为8.7X10—'Pa,调节溅射电压与溅射电流使射频功率为 85W，正式溅射前先预溅射靶材2分钟，预溅射完后，再溅射10-30S，形成1-3nm
的Si3N4缓冲层。
3、 以纯度为99.99y。的Ta靶为溅射靶材，靶基距为6cm，将沉积室真空 抽至l.O-1.4X10"Pa，通入高纯氧气为反应气体，高纯氩气作为溅射气体，调 节质量流量计使氩气和氧气流量分别为15sccm和7sccm，并保持沉积室工作气 压为7.0X10—屮a，调节溅射电压与溅射电流，使直流功率为72W，励磁功率为 24W，溅射时间为900s。
4、 对步骤3制得的样品利用快速退火炉进行快速退火处理，退火的过程中 通N2，时间是3min，温度700摄氏度。
5、 选用纯度为99.99先的Pt靶为溅射靶材，采用磁控溅射设备在步骤4制 得样品的Si基片下表面溅射lOOrnn厚的Pt下电极，然后通过覆盖掩膜板的方 法在样品的Ta205薄膜上溅射100nm厚的Pt上图形电极，组成MOS电容器。
最后得到的MOS电容器结构如图一所示，对该电容器进行C-V和I-V电学性 能测试，测试表明其介电常数为27. 4，比同条件制得的单层Ta20s薄膜介电常数 24要大。当栅电压为一1V时，漏电流密度为4.61乂101/0!12，比同条件制得的 单层Ta205薄膜漏电流1.95X1(T4 A/ctf要小。 实施例2:
1. 选用纯度为99.99%的Hf02靶为溅射靶材，调节靶基距为6cm，以清洗 干净的Si片(P型、电阻率为8-13Q "cm)为基片放在溅射室内的基片台上
2、 将沉积室本底真空抽至3. 0—3申9X10—4pa,通入高纯氩气作为溅射气体， 调节质量流量计使氩气流量为15sccm，并保持沉积室工作气压为8. 7X iO—卞a， 调节溅射电压与溅射电流使射频功率为140W，正式溅射前先预溅射靶材2分 钟，预溅射完后，再溅射20—60S，形成l—3nm的HfD2缓冲层。
3 、以纯度为99.99%的Ta靶为溅射靶材，靶基距为6cm，将沉积室真空 抽至l.O-1.4X10—卞a,通入高纯氧气为反应气体，高纯氩气作为溅射气体，调 节质量流量计使氩气和氧气流量分别为15sccm和7sccm，并保持沉积室工作气 压为7.0X10，a,调节溅射电压与溅射电流，使直流功率为72W,励磁功率为 24W，溅射时间为60s。
4、对步骤3制得的样品利用快速退火炉进行快速退火处理，退火的过程中 通N2，时间是3min，温度700摄氏度。5、选用纯度为99. 99%的Pt靶为溅射靶材，采用磁控溅射设备在步骤4制 得样品的Si基片下表面溅射lOOnm厚的Pt下电极，然后通过覆盖掩膜板的方 法在样品的Ta20s薄膜上溅射lOOnm厚的Pt上图形电极，组成MOS电容器。
权利要求
1、一种双层高介电常数栅介质薄膜，它以硅片为基片，其特征是先用磁控溅射的技术沉积一层厚度为1—3nm的缓冲层，再生长一层厚度为20—100nm的Ta2O5层，所得的双层薄膜在N2的气氛下700摄氏度快速退火处理。
2. 根据权利要求1所述的双层栅介质薄膜，其特征是缓冲层为Si3N4或者 是Hf02。
3. —种双层高介电常数栅介质薄膜的制备方法，其特征在于方法为a.以清洗干净的Si片为基片，用磁控溅射技术在其上沉积一层1—3nm 的缓冲层，i .该缓冲层为Si3N4，其制备方法是以纯度为99. 99%的Si靶为溅射靶材， 调节靶基为6cm，将沉积室本底真空抽至3.0—3.3X10—4pa，通入高纯氮气作 为反应气体，通入高纯氩气作为溅射气体，调节质量流量计使氩气和氮气流量 都为15sccm，并保持沉积室工作气压为8.7Xl(TPa，调节溅射电压与溅射电流 使射频功率为85W，正式溅射前先预溅射靶材2分钟，预溅射完后，再溅射 10—30s，形成1—3nmSi3N4缓冲层；ii.该缓冲层或者为H幻2，其制备方法是选用纯度为99. 99%的HfU靶为溅 射靶材将沉积室本底真空抽至3. 0—3. 9X10—4Pa，通入高纯氩气作为溅射气体， 调节质量流量计使氩气流量为15sccm，并保持沉积室工作气压为8. 7Xl(TPa， 调节溅射电压与溅射电流使射频功率为140W，正式溅射前先预溅射靶材2分 钟，预溅射完后，再溅射20-60s，形成l-3nm的Hf02缓冲层；b、以纯度为99.99%的Ta靶为溅射靶材，靶基距为6cm，将沉积室真空 抽至l.O-1.4X10—4Pa，通入高纯氧气为反应气体，高纯氩气作为溅射气体，调 节质量流量计使氩气和氮气流量分别为15sccm和7sccm，并保持沉积室工作气 压为7.0X10—卞a，调节溅射电压与溅射电流，使直流功率为72W，励磁功率为 24W,控制溅射时间使Ta205薄膜的厚度为20—lOOnm;c、 对所得的样品进巧快速退火处理，退火是在N2气氛下进行，时间是3min, 温度为700摄氏度；d、 选用纯度为99. 99%的Pt靶为溅射靶材，利用磁控溅射技术在上面所得 的样品背面溅射lOOnm厚的Pt底电极，然后通过覆盖掩膜板的方法在样品的正 面溅射lOOrnn厚的Pt电极图形，组成MOS电容器。
全文摘要
本发明提出了一种同时具有高介电常数、低漏电流和低氧化层电荷密度、薄界面层的双层栅介质薄膜及其制备方法。它以硅片为基片，其特征在于先用磁控溅射的技术沉积一层很薄的缓冲层，该缓冲层为Si<sub>3</sub>N<sub>4</sub>或HfO<sub>2</sub>，然后用反应溅射的方法在其上再沉积一层Ta<sub>2</sub>O<sub>5</sub>薄膜，由于该缓冲层能阻止界面层(SiO<sub>2</sub>)的形成，另外其介电常数比SiO<sub>2</sub>大得多，所得到的双层介电薄膜有很好的电学性能。
文档编号H01L29/51GK101510556SQ20081019797
公开日2009年8月19日 申请日期2008年11月28日 优先权日2008年11月28日
发明者洁 冯, 葱 叶, 朱建华, 汪宝元, 毅 王, 浩 王 申请人:湖北大学