专利名称：半导体器件的制作方法
技术领域：
本发明涉及一种半导体器件，尤其涉及一种提供有金属绝缘体半 导体场效应晶体管(MISFET)的半导体器件。
背景技术：
需要高度集成的半导体电路，并且已减小了元件中的间隔和它们 之间的间隔。
目前，对于先进的CMOS晶体管而言，由二氧化硅或氮氧化硅组 成的栅极绝缘膜的最薄的膜厚约为2nm。当进一步减小膜厚时，通过 直接隧穿机理增加了栅极漏电流并且增加了电功耗。此外，这种薄的 二氧化硅膜或氮氧化硅膜由数个原子层组成，所以对于这种具有高一 致性的薄膜的批量生产而言需要严密的制造控制。
为了实现进一步縮小尺寸和降低功耗，已积极开发"高介电(高 -k)材料"以得到这样一种晶体管，即使当高k电介质的物理膜厚比二 氧化硅膜的厚时，其电性能也等同于或优于晶体管的电性能。上述材 料包括金属硅酸盐(即，二氧化硅和例如氧化锆和二氧化铪的IV族氧 化物的固溶体)、金属铝酸盐(即，IV族氧化物和氧化铝的固溶体) 等。例如，在日本专利特开平11-135774号公布中，已公开了使用金属 硅酸盐作为栅极电介质的场效应晶体管。
当使用多晶硅作为栅极电极时，由于在栅极电介质界面处存在栅
电极的耗尽层，所以降低了栅极电容。当栅极绝缘膜的EOT (等效氧 化物厚度)变为2nm以下时，不能忽略由上述栅极耗尽而引起的电容 减小的影响。通过用金属代替多晶硅作为栅极电极材料，来控制由栅 极耗尽而引起的电容减小。
另一方面，为了半导体器件的高频操作，已考虑减小内部互连电 阻。尤其是，由于对RC延迟有影响，减小栅极电极的电阻已成为关键 课题。为了实现减小栅极电极的电阻，通常采用多晶硅-金属硅化物栅 极(电极)。多晶硅-金属硅化物栅极具有多晶硅膜和金属硅化物层的 两层结构。然而，为了处理下一代以后的精细互连图案，必须通过进 一步减小互连电阻来縮短延迟时间。为了上述目的，使用金属作为栅 极电极材料是有效的，即是说，在没有插入多晶硅膜的栅极绝缘膜上 直接叠层金属膜的结构(即，所谓的金属栅极电极结构)是有效的。
在常规的多晶硅膜提供在栅极绝缘膜上的栅极电极结构的情况
下，晶体管的阈值电压是由沟道区中的掺杂浓度和多晶硅膜中的掺杂
浓度决定的。然而，在金属栅极电极结构的情况下，晶体管的阈值电
压是由沟道区中的掺杂浓度和栅极电极的功函数决定的。因此，在金
属栅极电极结构中，需要使用两种材料作为栅极电极，其中所述两种 材料具有分别适合n型晶体管和p型晶体管的功函数。例如，在日本
专利特开2003-273350号公布中，公开了其中使用TiCoN作为n型晶 体管的栅极电极，并使用具有注入的氧离子的TiCoN作为p型晶体管 的栅极电极的结构。
然而，具有适当功函数的材料不需要具有充分低的电阻。因此， 提出了叠层用于控制阈值电压的金属层和用于减小栅极电阻的金属层 的栅极电极结构。例如，在日本专利特开2001-15756号公布中，公开 了叠层了作为功函数控制层的氮化钛(TiN)层和作为低电阻互连的高 熔点金属(钽、钼、锆等)的结构。在日本专利特开2001-203276号公 布中，公开了这样一种结构，其中，p型晶体管的栅极电极和n型晶体
管的栅极电极具有氮化钛/钨的叠层结构，并通过离子注入将氮注入到
n型晶体管的氮化钛层中以减小功函数。
考虑到上述背景，已促进了具有组合高-k栅极电介质和金属栅极
电极的结构的MISFET (金属绝缘体半导体场效应晶体管)的发展。在 使用二氧化硅膜或氮氧化硅膜作为栅极介电材料的结构中，通过使用 高熔点金属氮化物例如氮化钛、氮化钨、氮化钽作为栅极材料，能够 抑制在连续的热处理期间栅极电极材料和栅极电介质之间发生反应。 然而，在高熔点金属氮化物沉积在高-k栅极电介质上的结构中，引起 了例如高熔点金属氮化物和高-k栅极介电膜之间发生反应从而导致功 函数变化或EOT增加的问题。
发明内容
本发明的目的在于提供一种半导体器件，该器件抑制了栅极电极 和高-k栅极介电膜之间的反应，并且具有适合大规模集成和高频操作 的元件结构。
在一个实施例中，提供了具有绝缘栅极场效应晶体管的半导体器
件，其中绝缘栅极场效应晶体管具有包括高-k介电膜的栅极绝缘膜；
以及具有叠层结构的栅极电极，该叠层结构包括第一导电层和其电阻 率低于第一导电层的电阻率的第二导电层，第一导电层提供在高-k介
电膜上并与其接触，并且包括具有5g/cm3以上的密度的氮化钛。
包括{100}取向的氮化钛的导电层可用作第一导电层。
根据本发明，能够提供一种半导体器件，该器件抑制了栅极电极 和高-k栅极介电膜之间的反应，并且具有适合大规模集成和高频操作 的元件结构。
从下面结合附图对某些优选实施例的描述，本发明的以上及其它 目的、优点和特征将变得更加明显，其中
图1示出了作为根据本发明的实施例的一个实例的MIS场效应晶 体管的截面图；-
图2是示出用于说明实施例的效果的、栅极电容的变化率对热处 理温度的依从性的视图3是示出用于说明实施例效果的、栅极漏电流的变化率对热处 理温度的依从性的视图；和
图4是示出用于说明实施例的效果的、栅极电容的变化率对密度 的依从性的视图。
具体实施例方式
现在，在此将参考示例性实施例来描述本发明。本领域的技术人 员应认识到，利用本发明的教导能够实现许多可选实施例，且本发明 不限于用于说明目的而示例的实施例。
图1示出了作为根据本发明实施例的一个实例的绝缘栅极场效应 晶体管(MISFET)的截面结构。在附图中，附图标记l表示硅衬底， 2表示二氧化硅膜，3表示氮氧化铪硅，4表示氮化钛层，5表示鸭层， 6表示延伸区，7表示栅极侧壁，8表示源极-漏极区，9表示硅化镍层， IO表示层间绝缘膜，ll表示接触栓塞，12表示互连。
在高-k介电膜的氮氧化铪硅3上提供氮化钛层4作为第一导电层， 而且，在氮化钛层4上提供钨层5作为第二导电层。氮化钛层4提供 在氮氧化铪硅3上且与其接触。栅极电极由层4和5组成。底部界面 (高-k介电膜之间的界面)附近的氮化钛层4会影响阈值电压的控制。 在上层侧上的钨层5具有比氮化钛层4的电阻率低的电阻率，且具有 减小栅极电阻的作用。而且，与高-k介电膜接触的氮化钛层4包括具 有5g/cn^以上的密度的氮化钛。因此，氮化钛层4和高-k介电膜之间 产生的反应得以控制。形成氮化钛层4的氮化钛的密度优选为5.3g/cm3
以上，且更优选为5.5g/cr^以上。而且，氮化钛层4优选包括{100}取 向的氮化钛。
从获得对形成的更充分的效果的观点来看，氮化钛层4的组成优 选为钛与氮的原子比(Ti/N)为1以上。此外，从获得高度可靠的栅极 电介质的观点来看，更优选比率为1以上且1.2以下。当Ti过多时， 栅极电介质膜的可靠性将有可能降低，尤其是对于高温热处理工艺。
从获得对形成的更充分的效果的观点来看，氮化钛层4的厚度优 选为lnm以上，而且，从减小电阻的观点来看，该厚度希望为20nm 以下。此外，从减小用于精化处理的栅极纵横比的必要性的观点来看， 优选氮化钛层4为更薄，且层4的厚度形成为比在上层侧上的第二导 电层(钨层等)的厚度薄。
第二导电层(图1中的钨层5)提供在第一导电层(氮化钛层4) 上，且由具有比形成第一导电层的氮化钛的电阻率低的电阻率的材料 形成。这种第二导电层可以由具有包括金属层、硅化物层和n型或p 型多晶硅层的叠层结构的导电层形成。作为金属层，可以形成钨层或 钼层。作为具有叠层结构的导电层，可以形成具有包括n型或p型多 晶硅层和叠层在多晶硅层上的硅化物层的两层结构的导电层，所述硅 化物层包括至少Ni和Si。Ni通过扩散到多晶硅中能容易地形成硅化物， 优选Ni来减小精细的多晶硅栅极图案的电阻。
第二导电层的厚度优选为30nm以上且100nm以下，而且更优选 为30nm以上且50nm以下。当它太薄时，表面粗糙度会引起电子散射， 且有可能增加电阻。当它太厚时，会增加栅极纵横比，且将变得难以 形成精细图案。
本实施例中的栅极绝缘膜可具有叠层结构，该叠层结构具有另一 绝缘膜(在本实施例中为二氧化硅膜2)，例如在高-k介电膜(图1
所示的实例中的氮氧化铪硅3)和硅衬底之间的氧化硅膜和氧氮化硅 膜。栅极绝缘膜的厚度可根据通常的技术来适当地设定。
例如，可如下形成上述的场效应晶体管。
首先，利用一般的浅沟槽隔离(STI)形成技术在硅衬底上形成元 件隔离区，然后，在上述的元件隔离区所包围的有源区上形成氧化硅 膜。这里，通过在250。C和3Torr (4.0X102Pa)下将硅衬底的表面暴
露到含有臭氧(03)的气体中持续三分钟，形成了具有约0.7nm的物 理膜厚的氧化硅膜。
随后，形成高-k介电膜。在本实施例中，利用金属有机化学气相 沉积(MOCVD)法来沉积具有约2.0 nm的物理膜厚的硅化铪膜，在 MOCVD法中，使用四叔丁醇铪(HTB)和乙硅烷(Si2H6)作为原材 料气体。随后，将氮原子引入到硅化铪膜中以形成氮氧化铪硅。这里， 通过将硅化铪膜表面暴露到等离子体(即，由微波产生的氩(Ar)和 氮(N2)的混合气体)，引入约20%的氮原子。例如氨气氛中的热处 理的方法可用于引入氮原子。因此，形成了氮氧化铪硅。随后，在1050 。C下，在5 Toir (6.7e2 Pa)的N2气氛中执行退火五秒以固化上述的 氮氧化铪硅。
随后，在硅氮化铪膜的表面上形成具有10mn的膜厚的氮化钛膜。 然后，形成具有50 nm的膜厚的钨膜。代替钨膜，可形成金属膜例如 钼膜。
这里，利用钛靶的反应溅射法用于沉积氮化钛膜。通过设定在溅 射期间降低沉积温度并抑制直流电功率来降低沉积速率，能得到具有 {100}的取向的高密度氮化钛膜。在本实施例中，衬底温度为室温，压 力为0.2Pa，直流电功率为lkW，并且使用氮和Ar作为溅射气体。
在形成氮化钛膜时优选衬底温度设定在室温和IO(TC之间的范围 内。当衬底温度增加时，可提高密度，然而，当温度太高时，通过将 氮扩散到栅极绝缘膜中并使阈值电压产生变化，有可能增加界面态。
直流电功率优选设定在O.lkW以上且5kW以下的范围内。当直流 电功率增加时，可增加沉积速率，然而，当直流电功率太高时，通过 增加对沉积起作用的粒子动能有可能增加衬底表面的损伤，并且由于 留下损伤而使栅极漏电流增加。
该压力优选为0.1 Pa以上且1 Pa以下，更优选为0.1 Pa以上且0.5
Pa以下。当压力太高时，由于将不必要的气体吸收到膜中且在该膜中 形成间隙，则有可能降低膜密度。
在下文中，根据常规方法，通过图案化栅极电极、形成延伸区6、 形成栅极侧壁7、形成源极/漏极区8、激活杂质、形成硅化镍层9、形 成层间绝缘膜10、形成接触栓塞11和形成金属互连12，形成了图1 所示的MIS型晶体管。
在上述实施例中，作为一个实例，已使用氮氧化铪硅作为用于栅 极绝缘膜的高-k介电膜。但该发明不限于该实例。优选可以使用包括 含有铪的氧化物的膜，例如，包括选自硅氮化铪、硅化铪、二氧化铪 和铝酸铪中的至少一种材料的膜作为本实施例中的高-k介电膜。此外， 可使用包括例如氮氧化硅(SiON)、氮氧化铪硅、硅化铪、二氧化铪、 氮氧化锆硅、硅化锆、氧化锆、铝酸铪、氧化镧、氧化铝、二氧化铈、 氧化钇和氧化钆的高介电材料或者上述材料的混合物的的膜作为本实 施例中的高-k介电膜。
这里，在本实施例中，"高介电(高-k)膜" 一般是指具有高于 3.9的介电常数的绝缘膜，其为用于一般的栅极绝缘膜的二氧化硅 (Si02)，并将包括上述高介电材料的膜列为高介电(高-k)膜。
在用于形成晶体管的上述方法中，用于形成氧化硅膜2的方法， 和用于硅化铪的沉积、渗氮和退火的方法不限于上述的方法。
在下文中，基于实验结果，将说明本实施例的效果。
通过测量X射线衍射(XRD)来执行氮化钛膜的取向的测量，并 通过测量X射线反射率(XRR)来完成密度的测量。
图2和图3示出了栅极电容对热处理温度的依从性和栅极漏电流 对热处理温度的依从性。
样品1示出了其中使用无取向的氮化钛膜的情形，利用TiCU和 NH3作为原材料通过CVD法来沉积该膜。且氮化钛膜的密度为4.5 g/cm3。样品2和样品3示出了其中使用通过反应溅射法溅射的氮化钛 膜的情形。在两种情形中，氮化钛膜的取向是{100}取向。除衬底温度 为250'C、压力为0.5 Pa且直流电功率为15 kW外，根据上述实施例 中所示例的方法形成了样品2的氮化钛膜，且它的密度为5.3g/cm3。根
据上述实施例(衬底温度室温，压力0.2 Pa，直流电功率1 kW) 中所示例的方法形成了样品3的氮化钛膜，且它的密度为5.6g/cm3。
当使用具有任意晶体取向和低密度的膜(样品1)时，当热处理 温度高时，产生了氮化钛膜和氮氧化铪硅之间的界面反应且增加了栅 极介电膜的EOT。因此，如图2和图3所示，栅极电容的变化和栅极 漏电流的变化很大。另一方面，当使用高密度的膜(样品2和样品3) 时，通过热处理引起的栅极电容的变化和栅极漏电流的变化得到控制。 尤其是在样品3中，即使在100(TC下执行热处理，也没发现栅极电容 和栅极漏电流的重大变化。
在图4中，对照氮化钛膜的密度标绘栅极电容在100(TC的热处理
之前和之后的变化率。如图4所示，在密度为5g/cn^以上的情况下， 得到了控制栅极电容减少的效果。因此，根据本实施例，能得到金属 栅极/高-k栅极介电膜的叠层结构，其中改善了在通常的互补型MISFET 集成工艺中所执行的热处理(源极-漏极区中的激活热处理等)的电阻。
本发明优选适用于p型MISFET，但也可适用于n型MISFET。可 通过杂质的种类、杂质的密度和栅极介电膜的种类来进行阈值电压的 控制。当使用绝缘体上硅(SOI)时，在n型晶体管的情况下，并且同 样在p型晶体管的情况下，由于氮化钛的功函数在硅的带隙中的中央 (中能隙)附近，所以利用硅层中的低密度杂质，能将阈值控制到适 当的阈值。
显然，本发明不限于上述实施例，且在不脱离本发明的范围和精 神的情况下，可对其进行修改和变化。
权利要求
1. 一种具有绝缘栅极场效应晶体管的半导体器件，其中所述绝缘栅极场效应晶体管具有包括高-k介电膜的栅极绝缘膜；以及具有叠层结构的栅极电极，该叠层结构包括第一导电层和具有比所述第一导电层的电阻率低的电阻率的第二导电层，并且所述第一导电层提供在所述高-k介电膜上并与其接触，且包括具有5g/cm3或以上的密度的氮化钛。
2. 根据权利要求1所述的半导体器件，其中所述第一导电层包括具有5.5g/cn^或以上的密度的氮化钛。
3. 根据权利要求l所述的半导体器件， 其中所述第一导电层包括{100}取向的氮化钛。
4. 根据权利要求1所述的半导体器件， 其中所述第二导电层包括金属。
5. 根据权利要求l所述的半导体器件， 其中所述第二导电层包括钨或钼。
6. 根据权利要求1所述的半导体器件，其中所述第二导电层具有包括硅化物层和n型或p型多晶硅层的 叠层结构。
7. 根据权利要求6所述的半导体器件， 其中所述硅化物层是至少包括Ni和Si的硅化物层。
8. 根据权利要求1所述的半导体器件，其中所述高-k介电膜包括选自氮氧化硅、氮氧化铪硅、硅化铪、 二氧化铪、氮氧化锆硅、硅化锆、氧化锆、铝酸铪、氧化镧、氧化铝、 二氧化铈、氧化钇和氧化钆中的至少一种材料。
9.根据权利要求1所述的半导体器件， 其中所述高-k介电膜包括含有铪的氧化物。
全文摘要
提供一种半导体器件，该半导体器件能够抑制在栅极电极和高-k栅极介电膜之间发生的反应，并且具有适合于高集成和高频操作的元件结构。该半导体器件具有绝缘栅极场效应晶体管，其中该绝缘栅极场效应晶体管具有包括高-k介电膜的栅极绝缘膜；和具有叠层结构的栅极电极，该叠层结构包括第一导电层和具有比所述第一导电层的电阻率低的电阻率的第二导电层，并且第一导电层提供在高-k介电膜上并与其接触，且包括具有5g/cm<sup>3</sup>以上的密度的氮化钛。
文档编号H01L29/49GK101378077SQ20081021118
公开日2009年3月4日 申请日期2008年9月1日 优先权日2007年8月31日
发明者松木武雄, 鸟居和功 申请人:恩益禧电子股份有限公司