专利名称：图像传感器及其制造方法
技术领域：
本发明的实施例涉及图像传感器及其制造方法。
背景技术：
图像传感器是用于将光学图像转换为电信号的半导体器件，可分为电荷
耦合器件(CCD)和CMOS图像传感器(CIS)。CMOS图像传感器在每个单元像 素中包括一个光电二极管和至少一个MOS晶体管，并且在开关模式下依次 检测每个单元像素的电信号，以获得图像。
在CMOS图像传感器的结构中，光电二极管区接收光(例如光信号)，并 将光信号转换为电信号。处理电信号的晶体管通常相对于光电二极管水平地 设置在半导体衬底上。当CMOS图像传感器中光电二极管与半导体衬底上的 晶体管(多个晶体管)水平相邻时，在衬底上需要额外区域用于光电二极管。
发明内容
本发明的实施例提供一种图像传感器及其制造方法，能够将基于晶体管 的电路与光电二极管垂直地结合。
根据一个实施例，图像传感器可包括半导体衬底，包括CMOS电路(例 如单元像素的晶体管)；介电层，位于所述半导体衬底上，所述介电层包括位 于其中的一个或多个金属互连;底部电极，位于所述介电层和/或金属互连上， 所述底部电极具有至少一个突起；光电二极管，位于所述介电层和所述底部 电极上；以及顶部电极，位于所述光电二极管上。
根据另一个实施例，图像传感器的制造方法可包括以下步骤在半导体 衬底上形成CMOS电路；在所述半导体衬底上形成介电层，所述介电层包括 金属互连；在所述金属互连上形成底部电极，所述底部电极包括至少一个突 起；在所述介电层和所述底部电极上形成光电二极管；以及在所述光电二极 管上形成顶部电极。
由于底部电极的形状造成的电势集中，从而能够提高底部电极的电子接 收能力。此外，当底部电极的形状有利于光电二极管产生的电荷的电势集中 时，能够减少或防止相邻底部电极之间的干扰(例如串扰和/或噪声)。
图1至图6是示出根据一个实施例，制造图像传感器的示例性方法； 图7是示出图6中区域A的放大剖视图8是传统4Tr型单元像素的电路图，传统4Tr型单元像素包括一个光 电二极管和四个晶体管使移(transfer)晶体管、复位晶体管、驱动晶体管和 选择晶体管)；以及
图9是传统3Tr型单元像素，包括一个光电二极管和三个晶体管(复位晶 体管、驱动晶体管和选择晶体管)。
具体实施例方式
下面参照附图描述根据本发明实施例的示例性图像传感器及其示例性 制造方法。
图6是示出根据各个实施例的示例性图像传感器的剖视图。 参照图6，其中示出半导体衬底10和CMOS电路11。 CMOS电路11 对应于每个像素而设置，并且包括迁移晶体管(图8中的Tx20)或者复位晶体 管(图9中的Rx)，迁移晶体管或者复位晶体管与光电二极管80(也可以参见 图8中的PD 10和图9中的PD)相连接，光电二极管80设置在半导体10的 上部，用于将接收到的光信号和/或电荷转换为电信号。CMOS电路(例如对 于每个单元像素)还可以包括复位晶体管(例如图8中的Rx 30)、驱动晶体管 (例如图8中的Dx 40和图9中的Dx)和选择晶体管(例如图8中的Sx 50和图 9中的Sx)。
包括金属互连30的层间介电层20设置在半导体衬底10上。可以设置 多个层间介电层20和多个金属互连30，如图1和图6所示。每个介电层20 可独立包括底蚀刻停止层(例如氮化硅)、 一个或多个共形(conformal)和/ 或间隙填充介电层(例如TEOS、等离子体硅垸、或者富硅氧化物)、 一个或多 个体介电层(bulk dielectric layer)(例如碳氧化硅(SiOC)，碳氧化硅可以
氢化(例如SiOCH);无掺杂的二氧化硅(例如USG或者等离子体硅垸)；
或者，掺氟的二氧化硅(例如FSG)或掺硼和/或掺磷的二氧化硅(例如BSG、 PSG或BPSG))、和/或一个或多个覆盖(cap)层(例如TEOS、 USG、等离子 体硅烷等等)。每个金属互连30可独立包括一个或多个底粘合部和/或扩散阻 挡层(例如钛、氮化钛、钽、氮化钽等等，例如位于钛上的氮化钛双分子层 (titanium nitride-on-titanium bilayer))、体导电层(bulk conductive layer)(例 如铝、铝合金(例如铝和重量百分比为0.5%到4%的铜以及重量百分比达2 %的钛、和/或重量百分比达1%的硅)、或铜)、和/或一个或多个最上粘合 部、小丘(hillock)防止和/或抗反射涂覆层(例如钛、氮化钛、钛钩合金等 等，例如由氮化钛和钛形成的双层)。最低的金属互连30可通过传统的钨插 塞或通路(via)电连接至衬底10中的源极/漏极端(例如迁移晶体管或复位晶 体管的源极/漏极端)，在最低的金属互连30与介电层20之间还可以包括粘 合部和/或扩散阻挡层(例如由氮化钛和钛形成的双层)。上方(overlying)的 金属互连30可通过这样的钩插塞而电连接至下方的金属互连(例如最低的金 属互连:)。或者，金属互连30(当金属互连是上方的金属互连30时)和下方的 插塞或通路可包括传统的双镶嵌铜互连件(在铜互连件与介电层20之间还可 以包括粘合部和/或扩散阻挡层(例如由氮化钛和钛形成的双层)、籽晶层(例如 溅射铜、钌或其它金属))。
底部电极45设置在金属互连30上(例如与其电连通)。例如，底部电极 45可包括诸如铬(Cr)、钛(Ti)、钛钨(TiW)和/或钽(Ta)这样的金属。或者，底 部电极45 (还)可以包括钼(Mo)、氮化钛(TiN)、钨(W)、氮化钨(WN)、或 氮化钜(TaN)。底部电极45设置在金属互连30和层间介电层20上，因此不 暴露金属互连30。此外，底部电极45设置在在每个像素中或对应于每个像 素设置的金属互连30上，因此底部电极45对应于单元像素相互分离。
底部电极45的表面上可形成突起41。通常，底部电极45包括多个这样 的突起41。突起41的形状可以是三角形、多边形、圆形其中之一。尖锐形 状的突起41可导致顶部电极45表面上的电势集中(potential concentration) (例如电荷的集中)。
光电二极管80设置在层间介电层20和/或底部电极45上。光电二极管 80包括第一导电型层50、本征(intrinsic)层60以及第二导电型层70。例如，第一导电型层50可包括n型非结晶硅，本征层60可包括本征非结晶硅，第 二导电型层70可包括p型非结晶硅。或者，光电二极管80可以只包括本征 层60和第二导电型层70。
顶部电极90可设置在光电二极管80的上部。顶部电极90可包括透明 电极，透明电极具有极佳的和/或较高的透光率以及极佳的和/或较高的导电 性。例如，顶部电极90可包括ITO(铟锡氧化物)、CTO(镉锡氧化物)、ZnOx(例 如ZnO (氧化锌)或Zn02 (二氧化锌))的至少其中一种。光电二极管80 和顶部电极90还可以被图案化，以沿着每个单元像素的边界或边沿形成沟 槽，沟槽中可沉积光阻挡材料(light-blocking material)以减少和/或防止单 元像素之间的串扰。
如上所述，CMOS电路11垂直地与光电二极管80结合，因此能够增大 图像传感器的填充因数(fill factor)。
此外，在底部电极45表面可形成具有尖锐形状的突起(多个突起)41，因 此能够提高用于接收由光电二极管80产生的电子的能力。由于在底部电极 45表面上形成的突起(多个突起)41，会出现电势集中(例如电荷的集中)，因 此，能够将光电二极管80的电子集中在底部电极45上。此外，将光电二极 管80的电子集中在底部电极45的对应部分上能够减少相邻像素之间的串扰 和噪声。
下面参照图1至图6描述根据各个实施例制造图像传感器的示例性方法。
参照图1，在设置有CMOS电路11的半导体衬底10上形成包括金属互 连30的层间介电层20。可以通过如下方法形成层间介电层20和金属互连 30的不同层传统的沉积方法(例如金属的溅射，可以在包含导电化合物形 成(conductive compound-forming)气体(例如氮气)的大气中进行；通过 适当的前驱物(precursor)对介电材料或导电材料进行化学气相沉积(CVD) 方法，可以是等离子体辅助的、等离子体增强的(PECVD)、高密度等离子 体辅助的(HDP-CVD)等等)，以及图案化(例如对光致抗蚀剂进行沉积和光 刻图案化，然后用图案化后的光致抗蚀剂和/或图案化后的上方材料作为掩 模，进行(选择性)湿蚀刻或干蚀刻，然后去除该图案化后的光致抗蚀剂)。
在半导体衬底10上可形成CMOS电路11，如下所述，CMOS电路11
包括迁移晶体管，迁移晶体管与光电二极管80(例如在图8的实例中)相连接， 将接收到的光和/或光学产生的电荷转换为电信号。CMOS电路ll(例如每个 单元像素)(还)可以包括复位晶体管、驱动晶体管和选择晶体管(例如参见 图8和图9)。
在设置有CMOS电路11的半导体衬底10上形成层间介电层20和金属 互连30，用于包括将单元像素连接到电源线和/或信号线的连接。为清楚起 见，附图中未示出将单元像素连接到外部电源线和/或信号线的特定金属互连 30。图1至图6所示的特定金属互连30可充当将下电极45与衬底10上的 CMOS电路11之间的接触部/通路电连接的焊盘(pad)。层间介电层20可 包括多层，如上所述。例如，层间介电层20可包括氧化层。
层间介电层20中可设置多个金属互连30。例如，金属互连30可包括金 属、合金、或各种导电材料(例如铝、铜、钴或钨)，包括金属硅化物或自对 准多晶硅化物(例如CoSix、 TiSix、 NiSix、 WSix等等)。金属互连30将由光 电二极管80产生的电子传递给在衬底10下部设置的CMOS电路11。
参照图5，在层间介电层20上(包括在金属互连30上)形成底部电极45。 例如，底部电极45可包括诸如铬(Cr)、钛(Ti)、钛钨(TiW)和/或钽(Ta)这样的 金属。或者，底部电极45(还)可以包括钼(Mo)、氮化钛(TiN)、钨(W)、氮化 鸽(WN)、或氮化钽(TaN)的金属或金属化合物。
底部电极45形成在金属互连30上，对应于像素而排列。此外，突起41 从底部电极45的(上)表面突出。
在底部电极45表面上形成的突起(多个突起)41能够接收由光电二极管 80产生的电子，并将电子传递给金属互连30。换而言之，当在底部电极45 的表面上形成的突起41具有尖锐形状时，会出现电势集中。由于突起41的 电势集中，提高了底部电极45的电子接收能力，因此能够将光电二极管80 中产生的电子有效地传递给金属互连30。此外，将光电二极管80的电子集 中在相对应的底部电极45上能够减少或防止在相邻像素禾n/或底部电极45之 间的干扰(例如串扰和噪声)。
下面参照图2至图5描述形成底部电极45的方法。
参照图2，在层间介电层20和金属互连30上形成底部电极层40。例如， 可以通过PVD(物理气相沉积)工艺或溅射工艺沉积铬(Cr)来形成底部电极层
参照图3，利用溅射工艺、蚀刻工艺以及反应离子蚀刻(RIE)工艺的至少 其中一种工艺，将底部电极层40表面变粗糙或进行蚀刻。例如，如果相对 于底部电极层40的表面进行溅射工艺或RIE工艺，则在底部电极层40的表 面上可以形成具有尖锐三角形的突起41。此外，如果在底部电极层40的表 面上进行湿蚀刻工艺，则在底部电极层40的表面上可以形成具有多边形或 圆形的突起41。在不同的实施例中，底部电极层40变粗糙的上表面的平均 表面粗糙度为至少10Arms(均方根)。例如，底部电极层40的上表面的平均 表面粗糙度为至少15、 20、 25、 30或50Arms。
参照图4和图5，在底部电极层40上形成光致抗蚀剂图案100。在对应 于金属互连30的区域中，图案覆盖底部电极层40。然后，用光致抗蚀剂图 案100作为蚀刻掩模对底部电极层40进行t虫刻，从而在金属互连30上形成 具有突起(多个突起)41的底部电极45。
虽然没有示出，但是可以通过对层间介电层20上形成的底部电极层40 进行图案化来形成底部电极45。此外，可以通过溅射工艺、蚀刻工艺以及反 应离子蚀刻(RIE)工艺的至少其中一种工艺对底部电极45的表面进行蚀刻， 从而在底部电极45的表面上形成突起(多个突起)41。
参照图6，在层间介电层20和底部电极45上形成光电二极管80，使得 光电二极管80连接至金属互连30。可选择地，例如通过预先在下电极层40 上沉积用于光电二极管的材料层以图案化下电极层40，也可以仅在底部电极 45上形成光电二极管80。
根据一个实施例，光电二极管80包括NIP 二极管。NIP 二极管的结构 包括金属或其它导体、n型非结晶硅层、本征非结晶硅层、以及p型非结晶 硅层。在NIP 二极管这种光电二极管的结构中，本征非结晶硅层(基本上纯 净的半导体，可掺杂适当的掺杂剂以在本征层中提供受控的和/或可再生 (reproducible)的电特性)位于p型硅层与该金属之间。本征非结晶硅层充 当耗尽区，因此能够更容易地产生和存储电荷。根据另一实施例，将IP二极 管用作光电二极管，IP 二极管可具有P-I-N结构、N-I-P结构或I-P结构。
具体而言，根据本实施例，以具有N-I-P结构的光电二极管为例。n型 非结晶硅层、本征非结晶硅层、以及p型非结晶硅层可以更一般地称为第一
导电型层50、本征层60以及第二导电型层70。
下面参照图6描述利用NIP 二极管形成光电二极管的方法。 在半导体衬底10上形成第一导电型层50。如果必要，不需要先形成第 一导电型层50就可以进行下面的工艺。根据一个实施例，第一导电型层50 可以充当N-I-P二极管的N层。换而言之，第一导电型层50可以是N型导 电层，包括N型掺杂剂，例如磷(P)、砷(As)禾B/或锑(Sb)。但是本实施例不限 于此。例如，可以用n掺杂的非结晶硅形成第一导电型层50，但是本实施例 不限于此。例如，第一导电型层50包括通过等离子体增强化学气相沉积
(PECVD)工艺，从磷源(例如PH3或P2H6)与硅源(例如SiH4或Si2Hs)的混合
物沉积掺杂磷的硅来获得的非结晶硅。
本征层60形成在第一导电型层50上。根据不同的实施例，本征层60 可充当N-I-P二极管的I层。可利用本征非结晶硅形成本征层60。例如，可 以利用硅源(例如SiH4或Si2H6)，通过PECVD工艺形成本征层60。在这种 情况下，本征层60的厚度对应于第二导电型层70厚度的大约10到1000倍。 这有利于产生和存储大量光电荷，因为随着本征层60厚度的增加，PIN二极 管的耗尽区扩展。
第二导电型层70形成在本征层60上。可以在形成本征层60的工艺之 后形成第二导电型层70。根据不同的实施例，第二导电型层70可充当N-I-P 二极管的P层。换而言之，第二导电型层70可包括p型导电层。但是本实 施例不限于此。例如，利用PECVD工艺，从硅源(例如SiH4或Si2H。与p 掺杂剂(例如BH3化合物(例如BH3醚合物))的混合物沉积掺杂p的非结晶硅来 形成第二导电型层70。
顶部电极90形成在光电二极管80上。顶部电极90可包括透明电极， 透明电极具有极佳的和域较高的透光率以及极佳的和域较高的传导性。例 如，顶部电极90可包括ITO(铟锡氧化物)、CTO(镉锡氧化物)、ZnO(氧化锌) 和Zn02(二氧化锌)的其中一种。
虽然没有示出，但是在对应于每个单元像素的顶部电极90上可另外形 成滤色镜和微透镜。
光电二极管80(包括上述的第一导电型层50、本征层60以及第二导电型 层70)垂直地与CMOS电路11结合，因此光电二极管80的填充因数能够
接近或达到大约100%。
参照图7，在底部电极45上可形成具有尖锐形状的多个突起41，因此 光电二极管80产生的电子集中在底部电极45上。因此，电子可以有效地传 递给CMOS电路。
此外，由于底部电极45的形状造成的电势集中，从而能够提高底部电 极45的电子接收能力。此外，当底部电极45的形状有利于光电二极管80 产生的电荷的电势集中时，能够减少或防止相邻底部电极之间的干扰(例如串 扰和/或噪声)。
说明书中所涉及的"一实施例"、"实施例"、"示例性实施例"等， 其含义是结合实施例描述的特定特征、结构、或特性均包括在本发明的至少 一个实施例中。说明书中出现于各处的这些短语并不一定都涉及同一个实施 例。此外，当结合任何实施例描述特定特征、结构或特性时，都认为其落在 本领域技术人员结合其它实施例就可以实现这些特征、结构或特性的范围 内。
尽管对实施例的描述中结合了其中多个示例性实施例，但可以理解的是 本领域技术人员完全可以推导出许多其它变化和实施例，并落入本公开内容 的原理的精神和范围之内。尤其是，可以在该公开、附图和所附权利要求的 范围内对组件和/或附件组合设置中的排列进行多种变化和改进。除组件和/ 或排列的变化和改进之外，其他可选择的应用对于本领域技术人员而言也是 显而易见的。
权利要求
1、一种图像传感器，包括半导体衬底，包括CMOS电路；介电层，位于所述半导体衬底上，且包括金属互连；底部电极，位于所述金属互连的表面上，所述底部电极具有至少一个突起；光电二极管，位于所述介电层和所述底部电极上；以及顶部电极，位于所述光电二极管上。
2、 如权利要求l所述的图像传感器，其中，所述突起的形状为三角形、 多边形和圆形中至少之一。
3、 如权利要求l所述的图像传感器，其中，所述底部电极包括铬、钛、 钛钩和钽中至少之一。
4、 一种制造图像传感器的方法，所述方法包括以下步骤 在半导体衬底上形成CMOS电路；在所述半导体衬底上形成介电层，所述介电层包括金属互连； 在所述金属互连上形成底部电极，所述底部电极包括至少一个突起； 在所述介电层和所述底部电极上形成光电二极管；以及 在所述光电二极管上形成顶部电极。
5、 如权利要求4所述的方法，其中，形成所述底部电极的步骤包括 在所述介电层上形成底部电极层；在所述底部电极层的表面上通过实施溅射工艺或蚀刻工艺，形成所述突 起；以及以与所述金属互连相对应的方式图案化所述底部电极层。
6、 如权利要求4所述的方法，其中，形成所述底部电极的步骤包括 在所述层间介电层上形成底部电极层；通过图案化所述底部电极层，在所述金属互连上形成所述底部电极；以及通过溅射或蚀刻所述底部电极的表面，形成所述突起。
7、 如权利要求4所述的方法，其中，所述底部电极包括铬、钛、钛钨 和钽中至少之一。
8、 如权利要求4所述的方法，其中，所述突起为尖锐的三角形，并通过干蚀刻工艺形成。
9、 如权利要求4所述的方法，其中，所述突起为多边形或圆形，并通 过湿蚀刻工艺形成。
10、 一种用于CMOS图像传感器的单元像素，包括-半导体衬底，包括多个MOS晶体管；介电层，位于所述半导体衬底上； 一个或多个金属互连，位于所述介电层中；底部电极，位于所述介电层的表面上，与至少一个所述金属互连电连通， 所述底部电极的上表面上包括多个突起；以及 光电二极管，位于所述底部电极上； 顶部电极，位于所述光电二极管上。
11、 如权利要求10所述的单元像素，其中，所述底部电极的上表面的 平均表面粗糙度为至少10 A均方根。
12、 如权利要求10所述的单元像素，其中，所述底部电极包括从以下 群组中选择的材料铬、钼、钛、氮化钛、钛钨、钨、氮化钨、钽以及氮化 钽。
13、 如权利要求10所述的单元像素，其中，所述多个MOS晶体管包括 选择晶体管、驱动晶体管和复位晶体管。
14、 如权利要求13所述的单元像素，其中，所述多个MOS晶体管还包 括迁移晶体管。
15、 一种制造图像传感器的方法，所述方法包括以下步骤 在半导体衬底上形成多个晶体管； 在所述半导体衬底上形成介电层； 在所述介电层上和/或在所述介电层中形成金属互连； 在所述金属互连上形成底部电极，所述底部电极的上表面包括多个突起，以及；在所述底部电极上形成光电二极管。
16、 如权利要求15所述的方法，其中，形成所述底部电极的步骤包括: 在所述介电层上形成底部电极层；以及 图案化所述底部电极层，以形成与所述金属互连电连接的所述底部电极。
17、 如权利要求16所述的方法，其中，形成所述多个突起的步骤包括溅射或蚀刻所述底部电极的表面，或溅射或蚀刻所述底部电极层。
18、 如权利要求17所述的方法，其中，形成所述多个突起的步骤包括 干蚀刻工艺。
19、 如权利要求17所述的方法，其中，形成所述多个突起的步骤包括 湿蚀刻工艺。
20、 如权利要求15所述的方法，其中，所述底部电极包括从以下群组 中选择的材料铬、钼、钛、氮化钛、钛钨、钨、氮化钨、钽以及氮化钽。
全文摘要
本发明公开了一种图像传感器及其制造方法。所述图像传感器包括半导体衬底，包括CMOS电路；介电层，在所述半导体衬底上，所述介电层包括金属互连；底部电极，在所述金属互连上，其中所述底部电极具有至少一个突起；光电二极管，在所述介电层和所述底部电极上；以及顶部电极，在所述光电二极管上。通过本发明的图像传感器及其制造方法，能够提高底部电极的电子接收能力，并且能够减少或防止相邻底部电极之间的干扰(例如串扰和/或噪声)。
文档编号H01L31/102GK101383365SQ20081021382
公开日2009年3月11日 申请日期2008年9月8日 优先权日2007年9月7日
发明者李秉镐 申请人:东部高科股份有限公司