专利名称：Mos器件的制造方法和半导体器件阱区的形成方法
技术领域：
本发明涉及半导体制造技术领域，特别涉及MOS器件的制造方法和半导体器件阱 区的形成方法。
背景技术：
在半导体制造技术中，通常首先在半导体衬底上形成缓冲氧化物层，例如可以是 二氧化硅(Si02)层，在缓冲氧化物层上形成氮化物层，例如氮化硅(Si3N4)层。然后对具有 所述缓冲氧化物层和所述氮化物层的半导体衬底进行刻蚀形成沟槽，在沟槽中填充绝缘介 质，从而形成浅沟槽隔离区(STI)。在STI形成之后去除所述缓冲氧化物层和氮化物层。
例如在
公开日2007年04月18日，公开的公开号为CN1949472,名称为半导体 装置及其制造方法的中国专利申请中，提供了一种在半导体基板上形成STI的方法，如图1 至3所示，首先在半导体基板1上形成保护氧化膜2，在保护氧化膜2上形成硅氮化膜3，通 过照相平版法和干式蚀刻，将硅氮化膜3和保护氧化膜2贯穿，并除去半导体基板的一部分 以形成沟槽部4，在沟槽部4和硅氮化膜3上形成掩埋氧化膜5，通过CMP除去硅氮化物膜 上的掩埋氧化膜5和硅氮化膜3的表面部，通过湿式蚀刻除去沉积在沟槽部的掩埋氧化膜 5的一部分。 在现有技术中的MOS器件制造方法中，在上述步骤之后，参考图4至图5所示，还 包括去除保护氧化膜2和硅氮化膜3 ;然后在半导体基板1上形成掩蔽氧化层6，例如可以 是二氧化硅(Si02)层，接着进行掺杂形成N阱区或者P阱区，例如利用离子注入的方法进 行掺杂。 但是随着半导体工艺尺寸的发展，半导体器件的栅临界尺寸逐渐减小，例如栅极 变得越来越短，越来越窄，这样相应的栅极下的半导体衬底中形成的导电沟道也越来越短， 越来越窄，因此对工艺的要求也越来越严格。但是上述制造方法中，在去除缓冲氧化物层或 者保护氧化膜2的过程中对半导体衬底可能造成损害，而且在形成掩蔽氧化层6的过程中 对半导体衬底具有压应力，因此掺杂形成阱区时，掺杂离子会向外扩散，使得导电沟道内的 离子浓度降低，所以在对上述方法制造的半导体器件测试发现其阈值电压低于理想值，使 得半导体器件的性能变差。
发明内容
为了解决上述问题，本发明提供了一种M0S器件的制造方法和一种M0S器件阱区 的形成方法，所述方法提高了 M0S器件的阈值电压，使M0S器件的性能更好。
本发明提供了一种M0S器件的制造方法，包括步骤 提供具有缓冲氧化物层和氮化物层的半导体衬底，在半导体衬底中具有浅沟槽隔 离区，所述缓冲氧化物层位于所述浅沟槽隔离区之外的半导体衬底上，所述氮化物层位于 所述缓冲氧化物层上；
去除所述氮化物层；
4
对具有所述缓冲氧化物层的半导体衬底进行离子注入，形成阱区； 去除所述缓冲氧化物层； 在半导体衬底上形成栅极； 在栅极两侧的半导体衬底中形成源极区和漏极区。 可选的，所述具有缓冲氧化物层和氮化物层的半导体衬底的形成过程为 提供半导体衬底； 在所述半导体衬底上形成缓冲氧化物层； 在所述缓冲氧化物层上形成氮化物层； 对所述半导体衬底刻蚀，形成沟槽； 形成覆盖沟槽侧壁和底面的沟槽衬垫氧化物层； 在沟槽内及氮化物层上形成填充氧化物层； 平坦化填充氧化物层，露出半导体氮化物层，并且使沟槽的顶部和半导体基底位 于同一平面。 可选的，所述缓冲氧化物层的材料包括二氧化硅，所述氮化物层的材料包括氮化
娃o 可选的，所述半导体器件包括NM0S器件和PM0S器件中的任意一种。 可选的，所述NMOS器件离子注入的离子包括硼离子；PMOS器件离子注入的离子包
括磷离子。 可选的，在去除所述氮化物层步骤之后，在对具有所述缓冲氧化物层的半导体衬
底进行离子注入步骤之前还可以包括在缓冲氧化物层上形成掩蔽氧化物层。
相应的本发明还提供了一种半导体器件阱区的形成方法，包括步骤 提供具有缓冲氧化物层和氮化物层的半导体衬底，在半导体衬底中具有浅沟槽隔
离区，所述缓冲氧化物层位于所述浅沟槽隔离区之外的半导体衬底上，所述氮化物层位于
所述缓冲氧化物层上； 去除所述氮化物层； 对具有所述缓冲氧化物层的半导体衬底进行离子注入，形成阱区。
可选的，所述半导体器件包括NMOS器件和PMOS器件。 可选的，所述NMOS器件离子注入的离子包括硼离子；PMOS器件离子注入的离子包 括磷离子。 可选的，在去除所述氮化物层步骤之后，在对具有所述缓冲氧化物层的半导体衬 底进行离子注入步骤之前还可以包括在缓冲氧化物层上形成掩蔽氧化物层。
上述技术方案的优点为 跟现有技术相比本发明通过利用在先前步骤中形成的缓冲氧化物层作为离子注 入的缓冲层，而不另外形成掩蔽氧化层，这样消除了现有技术中去除缓冲氧化物层的过程 中对半导体衬底的损害，同时也消除了形成掩蔽氧化层对半导体衬底造成的压应力，因此 减小了掺杂形成阱区时，掺杂离子向外扩散的现象，从而提高了后期形成的导电沟道内的 掺杂离子浓度，提高了阈值电压。 在本发明的一个技术方案中，还包括了形成浅沟槽隔离区(STI)的过程，因此利 用了形成STI前半导体衬底上形成的缓冲氧化物层，使得半导体器件的制作步骤更加简化。 在本发明的一个技术方案中，所述NM0S器件离子注入的离子包括磷离子；PMOS器 件离子注入的离子包括硼离子，因为压应力对硼离子和磷离子的迁移率影响较大，因此利 用半导体衬底上的缓冲氧化物层作为离子注入的缓冲层，而不另外形成掩蔽氧化层，消除 了形成掩蔽氧化层对半导体衬底造成的压应力，因此减小了掺杂形成阱区时，掺杂离子向 外扩散的现象，从而提高了后期形成的导电沟道内的掺杂离子浓度，提高了阈值电压。
图1至5为一种现有的半导体器件的制造方法示意图；
图6为本发明的MOS器件的制造方法第一实施例的流程图；
图7至图9为本发明的MOS器件的制造方法实施例的示意图；
图10为本发明的MOS器件的制造方法第二实施例的流程图；
图11为对MOS器件进行测试的实验数据。
具体实施例方式
在MOS制造技术中，传统的形成STI的步骤为首先在半导体衬底上形成介质层， 例如介质层可以是二氧化硅Si02层和位于Si02层上的氮化硅SiN的叠层结构，然后对具有 介质层的半导体衬底进行刻蚀形成沟槽，在沟槽中填充绝缘介质，从而形成浅沟槽隔离区 (STI)。在STI形成之后去除所述介质层。在去除所述介质层之后，在半导体衬底上形成掩 蔽氧化层，例如可以是二氧化硅Si(^层，作用是减小后面掺杂步骤中的沟道效应。接着进 行掺杂形成N阱区或者P阱区，例如利用离子注入。N阱区或者P阱区的作用是提高阈值电 压。本发明的发明人研究后认为MOS器件的制造中，由于去除介质层的步骤中会损伤半导 体衬底，例如在有源区边缘产生比较深凹陷(divot)，这样后期形成的掩蔽氧化层会对半导 体衬底产生压应力，这些因素会导致在掺杂形成N阱区或P阱区的步骤中，掺杂的部分剂量 的N型离子或P型离子在压应力作用下向外扩散，尤其在短沟道越短和越窄，压应力的影响 越大，从而降低了后期形成的源极区和漏极区之间的导电沟道内的掺杂离子的浓度，从而 使得形成的半导体器件的栅阈值电压降低。 结合上述分析，发明人提供了一种MOS器件的制造方法，包括步骤 提供具有缓冲氧化物层和氮化物层的半导体衬底，在半导体衬底中具有浅沟槽隔
离区，所述缓冲氧化物层位于所述浅沟槽隔离区之外的半导体衬底上，所述氮化物层位于
所述缓冲氧化物层上； 去除所述氮化物层； 对具有所述缓冲氧化物层的半导体衬底进行离子注入，形成阱区；
去除所述缓冲氧化物层；
在半导体衬底上形成栅极； 在栅极两侧的半导体衬底中形成源极区和漏极区。 可选的，所述具有缓冲氧化物层和氮化物层的半导体衬底的形成过程为
提供半导体衬底； 在所述半导体衬底上形成缓冲氧化物层；
6
在所述缓冲氧化物层上形成氮化物层； 对所述半导体衬底刻蚀，形成沟槽； 形成覆盖沟槽侧壁和底面的沟槽衬垫氧化物层； 在沟槽内及氮化物层上上形成填充氧化物层； 平坦化填充氧化物层，露出半导体氮化物层，并且使沟槽的顶部和半导体基底位 于同一平面。 所述缓冲氧化物层的材料包括二氧化硅，所述氮化物层的材料包括氮化硅。
所述M0S器件包括NM0S器件和PM0S器件中的任意一种。 所述NM0S器件离子注入的离子包括硼离子；PM0S器件离子注入的离子包括磷离 子。 在去除所述氮化物层步骤之后，在对具有所述缓冲氧化物层的半导体衬底进行离
子注入步骤之前还可以包括在缓冲氧化物层上形成掩蔽氧化物层。
相应的本发明还提供了一种半导体器件阱区的形成方法，包括步骤 提供具有缓冲氧化物层和氮化物层的半导体衬底，在半导体衬底中具有浅沟槽隔
离区，所述缓冲氧化物层位于所述浅沟槽隔离区之外的半导体衬底上，所述氮化物层位于
所述缓冲氧化物层上； 去除所述氮化物层； 对具有所述缓冲氧化物层的半导体衬底进行离子注入，形成阱区。所述半导体器 件包括NM0S器件和PM0S器件。 所述NM0S器件离子注入的离子包括硼离子；PM0S器件离子注入的离子包括磷离 子。 在去除所述氮化物层步骤之后，在对具有所述缓冲氧化物层的半导体衬底进行离 子注入步骤之前还可以包括在缓冲氧化物层上形成掩蔽氧化物层。 跟现有技术相比本发明通过利用在先前步骤中形成的缓冲氧化物层作为离子注 入的缓冲层，而不去除缓冲氧化物层，这样消除了现有技术中去除氧化物层的过程中对半 导体衬底的损害，同时也减小了形成掩蔽氧化层对半导体衬底造成的压应力，因此减小了 掺杂形成阱区时，掺杂离子向外扩散的现象，从而提高了后期形成的导电沟道内的掺杂离 子浓度，提高了阈值电压。 下面结合附图来对本发明的方法的实施例进行详细描述。
实施例一
请参考图6。 S110:提供具有缓冲氧化物层和氮化物层的半导体衬底，在半导体衬底中具有浅 沟槽隔离区，在所述浅沟槽隔离区之外的半导体衬底上具有缓冲氧化物层，以及位于缓冲 氧化物层上的氮化物层。 如图7所示，提供半导体衬底102，所述半导体衬底102可以是单晶硅、多晶硅或非 晶硅；所述半导体衬底102也可以是硅、锗、砷化镓或硅锗化合物；该半导体衬底102还可 以具有外延层或绝缘层上硅结构；所述的半导体衬底102还可以是其它半导体材料，这里 不再--列举。 在半导体衬底102中具有浅沟槽隔离区(STI)104，所述STI 104用来隔离不同类型M0S器件的有源区，例如CMOS器件中PMOS器件和NMOS器件。STI 104可以采用本领域 技术人员熟知的方法形成，例如对具有缓冲氧化物层106和氮化物层108的半导体衬底102 刻蚀，形成沟槽；热氧化形成覆盖沟槽侧壁和底面的沟槽垫氧化物层110 ;在沟槽内和氮化 物层108上淀积二氧化硅Si(^形成填充氧化物层112，直到沟槽的顶部被完全覆盖；平坦化 填充氧化物层112，例如采用化学机械抛光(CMP)，露出氮化物层108并使得沟槽的顶部和 氮化物层108位于同一平面。 因为在制作STI 104的过程中首先需要刻蚀半导体衬底102，形成沟槽，因此STI 104所在位置对应的半导体衬底102上的缓冲氧化物层106和氮化物层108也被去除，而 在半导体衬底102上，STI 104之外的位置仍然具有缓冲氧化物层106，例如缓冲氧化物层 106是二氧化硅Si(^、或者掺杂的二氧化硅材料。所述缓冲氧化物层106可以采用本领域技 术人员熟知的方法形成，例如热氧化生长、物理气相淀积(PVD)或化学气相淀积(CVD)等方 式。该缓冲氧化物层106在本实施例中具有两个作用，第一作为后续形成的氮化物层与半 导体衬底之间的过渡和缓冲，第二该缓冲氧化物层106还在后面的离子注入形成阱区的过 程中用来起到缓冲作用，防止沟道效应。所述缓冲氧化层106的厚度与半导体制造的工艺 相关，所述缓冲氧化物层106如果太厚不容易去除，影响制作效率，如果太薄起不到很好的 过渡和缓冲的作用，而且不能有效的在离子注入的过程中防止沟道效应。因此例如用在栅 临界尺寸为0. 18 ii m、90nm或者65nm的工艺中所述缓冲氧化物层106的厚度也不同，而且 为了防止沟道效应，离子注入剂量不同，缓冲氧化物层106的厚度也不同。本领域技术人员 可以根据工艺条件和离子注入的剂量，确定缓冲氧化物层106的厚度，例如可以为在65nm 工艺条件下，缓冲氧化物层106的厚度为50埃-100埃。 在所述缓冲氧化物层106上具有氮化物层108。例如可以是氮化硅。所述氮化物 层108可以采用本领域技术人员熟知的方式形成，例如热氧化生长、物理气相淀积(PVD)或 化学气相淀积(CVD)等方式。所述氮化物层108应为具有较大的硬度，因此作用是用作STI 的制作过程中化学机械抛光的研磨停止层，确定抛光停止的位置。所述氮化层108的厚度 与半导体制造的工艺相关，所述氮化物层108如果太厚不容易去除，影响制作效率，如果太 薄起不到很好的保护作用。本领域技术人员可以根据工艺条件的需要，确定氮化物层108 的厚度。 在本实施例中因为利用了形成STI前半导体衬底上形成的缓冲氧化物层作为后 面离子注入时的缓冲层，因此使得半导体器件的制作步骤更加简化。
S120 :去除所述氮化物层108。 去除氮化物层108的过程可以采用本领域技术人员熟知的方法，例如用磷酸溶液 清洗或化学机械抛光(CMP)，因为磷酸对二氧化硅的腐蚀性较弱，因此本实施例采用磷酸溶 液清洗，这样在去除氮化硅层108的同时保持了对缓冲氧化物层106的损害较小。
在上述步骤之后，也可以在缓冲氧化物层106上形成掩蔽氧化物层。也可以去除 部分厚度的缓冲氧化物层106，然后在剩余的缓冲氧化物层106上形成掩蔽氧化物层。形成 掩蔽氧化物层的方法可以为物理气相淀积(PVD)或化学气相淀积(CVD)等方式。本领域技 术人员可以根据工艺条件、离子注入的剂量以及缓冲氧化物层106的厚度，确定形成的掩 蔽氧化物层的厚度，使得缓冲氧化物层106和掩蔽氧化物层的厚度之和可以满足离子注入 的要求。例如在65nm工艺条件下，如果缓冲氧化物层106厚度为50埃，则掩蔽氧化物层的厚度为0-50埃，从而使掩蔽氧化物层的厚度和缓冲氧化物层106的厚度之和为50埃-100
埃。如果去除了部分厚度的缓冲氧化物层106，例如65nm工艺条件下，去除之后缓冲氧化物
层106厚度为30埃，那么形成的掩蔽氧化物层的厚度为20埃-70埃。 因为去除氮化物层108之后的缓冲氧化物层106表面会不平整，而该步骤形成的
掩蔽氧化物层的表面比缓冲氧化物层106表面更平整，因此该实施例提高了后面步骤中离
子注入形成阱区的效果。 S130 :对具有所述缓冲氧化物层106的半导体衬底102进行离子注入，形成阱区 114。 如图8所示。 在MOS器件的制造过程中，通常在半导体衬底中利用离子注入的方式进行掺杂， 形成掺杂区域，也叫做阱区。例如在制作NMOS时会向衬底中掺杂P型离子，例如硼离子，形 成具有一定硼离子浓度的P阱区，然后再在P阱区中形成源极区和漏极区，这样源极区和漏 极区之间的导电沟道的位置中因为被注入了 P型离子，因此需要较高的阈值电压才能形成 导电沟道，从而P阱起到了升高阈值电压的作用。同样的在PMOS的制作过程中也会首先形 成N阱，用来提高阈值电压。在离子注入的过程中为了防止沟道效应，通常离子注入之前半 导体衬底102上需要形成掩蔽氧化层，对注入的离子起到缓冲的作用。在传统方法中，通 常会在STI之后去除半导体衬底上的缓冲氧化物层106，然后淀积形成一层表面更平坦的 氧化物层作为离子注入的掩蔽氧化层。但是本发明的发明人研究后认为传统方法中去除缓 冲氧化物层的过程容易对半导体衬底造成损害，这样后期形成的掩蔽氧化层会对半导体衬 底产生压应力，这些因素会导致在掺杂形成N阱区或P阱区的步骤中，掺杂的部分剂量的N 型离子或P型离子向外扩散，从而降低了后期形成的源极区和源极区之间的导电沟道内的 掺杂离子的浓度，从而使得形成的半导体器件的栅阈值电压降低。因此本发明中在STI之 后不去除缓冲氧化物层106，直接用作离子注入的掩蔽氧化层，这样因为没有去除缓冲氧化 物层106的步骤，因此也就不会给半导体衬底106带来损害，而且没有淀积形成氧化物层的 步骤，因此也不存在淀积过程带来的压应力，这样就不会影响掺杂的离子在半导体衬底106 中浓度的分布，从而提高了阈值电压。 所述离子注入的过程可以采用本领域技术人员熟知的方法，例如先在氮化物层 108上涂覆光刻胶，然后进行光刻，定义出进行离子注入的P阱区或N阱区的位置，然后进行 离子注入。离子注入的能量和剂量与缓冲氧化物层106的厚度具有直接的关系，因为如果 离子注入的能量与剂量太大，缓冲氧化物层106起不到离子注入过程中缓冲的作用，也就 是不能很好的减小沟道效应，如果离子注入的能力和剂量太小，则对半导体衬底进行掺杂 的浓度不够，不能有效的提高阈值电压。因此根据缓冲氧化物层的厚度，本领域技术人员可 以得出离子注入适合的能量与剂量，例如本发明中缓冲氧化物层106的厚度为50埃至100 埃，因此离子注入能量为8KeV，剂量为12E/cm2至13E/cm2。 因为压应力对离子注入的浓度的影响在短沟道和窄沟道的MOS器件中作用比较 明显，因此本发明应用在短沟道和窄沟道MOS器件的制作过程中的具有较好的效果，例如 沟道长度小于或等于0. 06um，沟道宽度小于或等于0. 5um的MOS器件中。而且因为沟道的 长度较短，宽度较小因此实验证明，即使氮化物层108去除之后，缓冲氧化物层106表面不 是特别平坦也不会影响到后期离子注入的效果。
因为硼离子和磷离子受压应力的影响较大，换言之，当离子注入为硼离子和磷离 子时，传统方法中淀积的掩蔽氧化层的压应力使硼离子和磷离子扩散的更严重，从而对源 极区和漏极区之间的导电沟道内硼离子和磷离子的浓度影响较大。因此本发明的一个实施 例中包括离子注入硼离子形成P阱的过程或者离子注入磷离子形成N阱124的过程。
S140 :去除所述缓冲氧化物层106。 该步骤可以利用CMP的方法，等离子体刻蚀或者使用酸溶液清洗，除此之外也可
以采用本领域技术人员熟知的方法去除。 S150 :在半导体衬底上形成栅极。 该步骤可以采用本领域技术人员熟知的方法，例如CVD化学气相淀积，或者外延 生长的方式形成栅层116。如图9所示，对栅层116刻蚀形成栅极118。
S160 : 在栅极118两侧的半导体衬底102中形成源极区和漏极区。 该步骤可以采用本领域技术人员熟知的方法，例如离子注入硼离子或磷离子的方 式形成源极区120和漏极区122。
实施例二 —种半导体器件阱区的形成方法，请参考图10。 S210:提供具有缓冲氧化物层和氮化物层的半导体衬底，在半导体衬底中具有浅
沟槽隔离区，所述缓冲氧化物层位于所述浅沟槽隔离区之外的半导体衬底上，所述氮化物
层位于所述缓冲氧化物层上。 该步骤同实施例一的步骤SllO。 S220 :去除所述氮化物层108。 去除氮化物层108的过程可以采用本领域技术人员熟知的方法，例如用磷酸溶液 清洗或化学机械抛光(CMP)，因为磷酸对二氧化硅的腐蚀性较弱，因此本实施例采用磷酸溶 液清洗，这样在去除氮化硅层108的同时保持了对氧化物层106的损害较小。
在上述步骤之后，也可以在缓冲氧化物层106上形成掩蔽氧化物层。也可以去除 部分厚度的缓冲氧化物层106，然后在剩余的缓冲氧化物层106上形成掩蔽氧化物层。形成 掩蔽氧化物层的方法可以为物理气相淀积(PVD)或化学气相淀积(CVD)等方式。本领域技 术人员可以根据工艺条件、离子注入的剂量以及缓冲氧化物层106的厚度，确定形成的掩 蔽氧化物层的厚度。例如掩蔽氧化物层的厚度和缓冲氧化物层106的厚度之和为50埃-100 埃。 因为去除氮化物层108之后的缓冲氧化物层106表面会不平整，而该步骤形成的 掩蔽氧化物层的表面比缓冲氧化物层106表面更平整，因此提高了后面步骤中离子注入形 成阱区的效果。S230 :对具有所述缓冲氧化物层的半导体衬底102进行离子注入，形成阱区 114。 该步骤同实施例的步骤S130。 另外本实施例也可以应用于双极型晶体管的制造中。 跟现有技术相比本发明通过利用在先前步骤中形成的缓冲氧化物层作为离子注 入的缓冲层，而不另外形成掩蔽氧化层，这样消除了现有技术中去除氧化物层的过程中对 半导体衬底的损害，同时也消除了形成掩蔽氧化层对半导体衬底造成的压应力，因此减小
10了掺杂形成阱区时，掺杂离子向外扩散的现象，从而提高了后期形成的导电沟道内的掺杂 离子浓度，提高了阈值电压。如图11所示的对半导体器件进行测试的实验数据。图11中 横坐标是栅宽，纵坐标是阈值电压，曲线301、曲线302及曲线303是利用本发明的制造方 法制造的半导体器件的测试图，曲线304是利用现有技术的方法制造的半导体器件的测试 图。从图中可以明显的看出，在同样栅宽的情况下利用本发明的方法制造的半导体器件的 阈值电压比利用现有技术制造的半导体器件的阈值电压高。并且随着栅宽的减小，本发明 的优点更加明显。 本发明虽然以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技 术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改，因此本发明的保 护范围应当以本发明权利要求所界定的范围为准。
1权利要求
一种MOS器件的制造方法，其特征在于，包括步骤提供具有缓冲氧化物层和氮化物层的半导体衬底，在半导体衬底中具有浅沟槽隔离区，所述缓冲氧化物层位于所述浅沟槽隔离区之外的半导体衬底上，所述氮化物层位于所述缓冲氧化物层上；去除所述氮化物层；对具有所述缓冲氧化物层的半导体衬底进行离子注入，形成阱区；去除所述缓冲氧化物层；在半导体衬底上形成栅极；在栅极两侧的半导体衬底中形成源极区和漏极区。
2. 如权利要求l所述的MOS器件的制造方法，其特征在于，所述具有缓冲氧化物层和氮 化物层的半导体衬底的形成过程为提供半导体衬底；在所述半导体衬底上形成缓冲氧化物层； 在所述缓冲氧化物层上形成氮化物层； 对所述半导体衬底刻蚀，形成沟槽； 形成覆盖沟槽侧壁和底面的沟槽衬垫氧化物层； 在沟槽内及氮化物层上形成填充氧化物层；平坦化填充氧化物层，露出半导体氮化物层，并且使沟槽的顶部和半导体基底位于同一平面。
3. 如权利要求l所述的MOS器件的制造方法，其特征在于，所述缓冲氧化物层的材料包 括二氧化硅，所述氮化物层的材料包括氮化硅。
4. 如权利要求1所述的MOS器件的制造方法，其特征在于，所述MOS器件包括NMOS器 件和PMOS器件中的任意一种。
5. 如权利要求4所述的MOS器件的制造方法，其特征在于，所述NMOS器件离子注入的 离子包括硼离子；PMOS器件离子注入的离子包括磷离子。
6. 如权利要求l所述的MOS器件的制造方法，其特征在于，在去除所述氮化物层步骤之 后，在对具有所述缓冲氧化物层的半导体衬底进行离子注入步骤之前还可以包括在缓冲氧 化物层上形成掩蔽氧化物层。
7. —种半导体器件阱区的形成方法，其特征在于，包括步骤提供具有缓冲氧化物层和氮化物层的半导体衬底，在半导体衬底中具有浅沟槽隔离 区，所述缓冲氧化物层位于所述浅沟槽隔离区之外的半导体衬底上，所述氮化物层位于所 述缓冲氧化物层上；去除所述氮化物层；对具有所述缓冲氧化物层的半导体衬底进行离子注入，形成阱区。
8. 如权利要求7所述的半导体器件阱区的形成方法，其特征在于，所述半导体器件包 括NMOS器件和PMOS器件。
9. 如权利要求8所述的导体器件阱区的形成方法，其特征在于，所述NMOS器件离子注 入的离子包括硼离子；PMOS器件离子注入的离子包括磷离子。
10. 如权利要求7所述的半导体器件阱区的形成方法，其特征在于，在去除所述氮化物层步骤之后，对具有所述缓冲氧化物层的半导体衬底进行离子注入之前还可以包括在缓冲 氧化物层上形成掩蔽氧化物层。
全文摘要
本发明公开了一种半导体器件的制造方法及MOS器件阱区的形成方法，该制造方法包括步骤提供具有缓冲氧化物层和氮化物层的半导体衬底，在半导体衬底中具有浅沟槽隔离区，所述缓冲氧化物层位于所述浅沟槽隔离区之外的半导体衬底上，所述氮化物层位于所述缓冲氧化物层上；去除所述氮化物层；对具有所述缓冲氧化物层的半导体衬底进行离子注入，形成阱区；去除所述缓冲氧化物层；在半导体衬底上形成栅极；在栅极两侧的半导体衬底中形成源极区和漏极区。使得半导体器件的阈值电压升高，半导体器件的性能更好。
文档编号H01L21/8238GK101728268SQ20081022458
公开日2010年6月9日 申请日期2008年10月21日 优先权日2008年10月21日
发明者居建华 申请人:中芯国际集成电路制造(北京)有限公司