专利名称：Pmos晶体管的制造方法及pmos晶体管的制作方法
技术领域：
本发明涉及半导体制造技术领域，特别涉及PMOS晶体管的制造方法及PMOS晶体管。
背景技术：
在现有的MOS晶体管的制造技术中，通常首先在半导体衬底上形成栅氧层，在栅 氧层上形成栅导电层，然后通过刻蚀栅导电层和栅氧层形成栅极，接着在栅极两侧的衬底 中离子注入形成源极区和漏极区，从而形成MOS晶体管。其中，所述栅氧层通常利用氧化物 形成，例如二氧化硅Si(^或者掺杂的二氧化硅。在MOS晶体管的制造过程中，为了减小栅极 的电阻，通常在栅导电层形成之后对栅导电层进行掺杂，例如利用离子注入的方式在PMOS 器件的栅导电层中注入P型的硼离子。然后通过给MOS晶体管的栅极施加开启电压，可以 在源极区和漏极区之间形成导电沟道，通过源极区和漏极区之间的电势差在导电沟道内产 生漏极电流。随着温度变化漏极电流恶化的现象被称为负偏压温度稳定性(NBTI)。公知的 半导体衬底和栅氧层之间的界面存在一些电荷和电子态，被称为界面态。随着温度的变化 所述界面态发生变化，从而使得漏极电流发生变化，因此上述方法形成的MOS晶体管NBTI 较差。 进一步的随着半导体制造技术的飞速发展，半导体晶片朝向高集成度方向发展， 因此MOS晶体管的栅临界尺寸逐渐縮小，例如临界尺寸縮小到了 65nm或者45nm。因此为了 提高器件的性能，通常栅氧层的厚度很薄，例如20埃，在上述栅导电层掺杂的过程中，会有 注入的N型离子进入栅氧层，从而形成栅漏电流，从而影响PMOS晶体管的性能。为了解决 栅极漏电流的问题，通常在栅氧层中引入氮，来降低了硼的渗透，然而因为引入了氮，对导 电沟道内的载流子的迁移率产生影响，因此又进一步使得NBTI变差。 例如，
公开日2005年6月15日公开的，授权公告号为CN100369209C，名称为形 成栅介电层(栅氧层)的方法的中国专利中，如图l所示提供了一种形成栅介电层的方法， 包括于一半导体衬底11上形成一氧化硅层；以及使用含惰性气体与氮气的等离子体对该 氧化硅层进行一第一与第二掺氮步骤，以形成一栅介电层13，其中该二掺氮步骤相较之下， 该第一掺氮步骤的功率较低，压力较低，但惰性气体/氮气比较高。在该方法中，半导体衬 底和栅介电层交界处的导线沟道内流动的空穴因为受到阻碍，使得随温度变化流过MOS晶 体管的漏极电流恶化，也就是负偏置温度稳定性(NBTI)变差。 因此上述方法中存在的问题主要是MOS晶体管的NBTI较差，其次是栅漏电流使得 MOS晶体管的性能变差。
发明内容
为了解决上述问题，本发明提供了一种PMOS晶体管的制造方法及PMOS晶体管，使 得PMOS晶体管的NBTI提高，PMOS晶体管的性能提高。
本发明的PMOS晶体管的制造方法，包括步骤
3
提供一半导体衬底； 在半导体衬底上形成栅氧层； 在栅氧层上形成栅导电层； 通过栅导电层向栅氧层掺杂F离子； 刻蚀栅导电层和栅氧层，形成栅极； 在栅极两侧的半导体衬底中形成源极区和漏极区。 可选的，所述通过栅导电层向栅氧层掺杂F离子的方式包括向栅氧层离子注入 BF2。 可选的，所述通过栅导电层向栅氧层掺杂氟离子步骤之后还进一步包括向栅导电 层掺杂P型离子。 可选的，所述P型离子为硼离子。 可选的，在所述在半导体衬底上形成栅氧层之后进一步包括，向栅氧层掺杂氮离 子。 可选的，所述的掺杂氮离子是采用去耦等离子体渗氮的方法。 相应的本发明还提供了一种PMOS晶体管的制造方法，包括步骤 提供一半导体衬底； 在半导体衬底上形成栅氧层； 向栅氧层掺杂F离子； 在栅氧层上形成栅导电层； 刻蚀栅导电层和栅氧层，形成栅极； 在栅极两侧的半导体衬底中形成源极区和漏极区。 可选的，所述在栅氧层上形成栅导电层步骤之后还进一步包括向栅导电层掺杂P 型离子。 相应的，本发明还提供了一种利用上述制造方法制造的PMOS晶体管，其栅氧层和 半导体衬底相接触的界面处具有Si-F化学键。 可选的，栅氧层的和栅导电层相接触的界面处含有氮离子。 上述技术方案的优点是通过向栅氧层中掺杂F离子，从而在栅氧层和半导体衬 底的界面处形成Si-F化学键，因为Si-F化学键非常稳定受温度变化影响小，因此使的PMOS 晶体管的NBTI提高。 在本发明的一个技术方案中，所述通过栅导电层向栅氧层掺杂氟离子的方式包括 向栅氧层离子注入BF2，这样在实现向栅氧层中掺杂F离子的同时，实现向栅导电层掺杂硼 离子，减小了栅极的电阻，并且步骤简单。 在本发明的一个技术方案中，在所述在半导体衬底上形成栅氧层之后进一步包 括，向栅氧层掺杂氮离子。因为氮离子具有捕捉空穴的能力，因为P型离子为空穴离子，因 此向栅氧层掺杂氮离子降低了 P型离子的穿透栅氧层的能力，降低了栅漏电流。
在本发明的一个技术方案中，公开了一种PMOS晶体管，包括半导体衬底，在所述
半导体衬底上具有栅极，所述栅极包括栅氧层和位于栅氧层上的栅导电层，在所述栅极两 侧的半导体衬底中具有源极区和漏极区，其特征在于，栅氧层和半导体衬底相接触的界面 处具有Si-F化学键。
图1为现有技术中的一种PM0S晶体管的制造过程示意图； 图2为本发明的PMOS晶体管的制造方法第一实施例的流程图； 图3-图4本发明的PMOS晶体管的制造方法实施例的示意图； 图5为本发明的PMOS晶体管的制造方法第二实施例的流程图； 图6-图7为对本发明的PMOS晶体管进行NBTI测试的数据； 图8为本发明的PMOS晶体管和现有技术的PMOS晶体管的栅氧层厚度和栅漏电流
的测试数据。
具体实施例方式
PMOS晶体管的中半导体衬底和栅氧层之间的界面存在一些电荷和电子态，被称为 界面态。随着温度的变化所述界面态发生变化，从而使得漏极电流发生变化，因此PMOS晶 体管NBTI较差。 而且在现在的制造工艺中，为了减小栅漏电流，常会利用栅氧层掺氮的工艺，例如
括快速热渗氮(RTN)、炉中渗氮、远距离等离子渗氮(RPN)和去耦等离子体渗氮(DPN)等，然
而因为引入了氮，对导电沟道内的空穴的迁移率产生影响，因此又进一步使得NBTI变差。 本发明提供了一种PMOS晶体管的制造方法，包括步骤 提供一半导体衬底； 在半导体衬底上形成栅氧层； 在栅氧层上形成栅导电层； 通过栅导电层向栅氧层掺杂F离子； 刻蚀栅导电层和栅氧层，形成栅极； 在栅极两侧的半导体衬底中形成源极区和漏极区。 其中，所述通过栅导电层向栅氧层掺杂F离子的方式包括向栅氧层离子注入BF"
其中，所述通过栅导电层向栅氧层掺杂氟离子步骤之后还进一步包括向栅导电层 掺杂P型离子。 其中，所述P型离子为硼离子。 其中，在所述在半导体衬底上形成栅氧层之后进一步包括，向栅氧层掺杂氮离子。 其中，所述的掺杂氮离子是采用去耦等离子体渗氮的方法。 相应的本发明还提供了一种PMOS晶体管的制造方法，包括步骤 提供一半导体衬底； 在半导体衬底上形成栅氧层； 向栅氧层掺杂F离子； 在栅氧层上形成栅导电层； 刻蚀栅导电层和栅氧层，形成栅极； 在栅极两侧的半导体衬底中形成源极区和漏极区。 其中，所述在栅氧层上形成栅导电层步骤之后还进一步包括向栅导电层掺杂P型 离子。CN 101728269 A
相应的，本发明还提供了一种PMOS晶体管，包括半导体衬底，在所述半导体衬底
上具有栅极，所述栅极包括栅氧层和位于栅氧层上的栅导电层，在所述栅极两侧的半导体 衬底中具有源极区和漏极区，其特征在于，栅氧层和半导体衬底相接触的界面处具有Si-F
化学键。 其中，栅氧层的和栅导电层相接触的界面处含有氮离子。 下面结合附图对本发明的具体实施方式
做详细的说明。 实施例一 请参考图2。 S110 :提供一半导体衬底。 如图3所示，提供半导体衬底100，所述的半导体衬底100可以是单晶硅、多晶硅或 非晶硅；所述半导体衬底100也可以是硅、锗、砷化镓或硅锗化合物；该半导体衬底100还 可以具有外延层或绝缘层上硅结构；所述的半导体衬底100还可以是其它半导体材料，这
里不再一一列举。 在所述半导体衬底100中可以具有P阱，所述P阱可以用本领域技术人员所习知 的方法形成，例如，在半导体衬底100上先通过光刻工艺定义出形成P阱的区域，然后进行 离子注入，形成P阱，注入的离子为P型离子，例如硼离子。
S120 :在半导体衬底上形成栅氧层。 在半导体衬底100上形成栅氧层102。栅氧层102可以为二氧化硅材料。本实施 例中栅氧层102利用热氧化生长或者淀积的方法产生。因为该栅氧层102起到电绝缘的作 用，而且随着工艺尺寸的减小，需要该栅氧层102很薄，因此采用热氧化生长的方式可以获 得高质量的栅氧层102。例如该步骤可以具体为首先清洗半导体衬底IOO，去除表面的沾 污和氧化层，然后为了避免二次污染需要在几小时内将半导体衬底ioo放入氧化炉，半导 体衬底100表面生在一层20埃至50埃的二氧化硅材料的栅氧层102。
S130 :在栅氧层102上形成栅导电层104。 在栅氧层102上形成栅导电层104。栅导电层104的材料可以为多晶硅。例如栅 导电层104可以采用化学气相淀积形成，包括常压化学气相淀积(APCVD)、低压化学气相淀 积(LPCVD)、等离子体辅助化学气相淀积等。因为LPCVD具有优良的台阶覆盖能力。因此本 实施例中在栅导电层104的形成过程采用LPCVD。本领域技术人员可以根据制造工艺来确 定栅导电层104所需的的厚度。 在半导体衬底IOO上形成栅氧层102之后进一步包括，向栅氧层102掺杂N离子。 该步可以采用快速热渗氮(RTN)，炉中渗氮，远距离等离子渗氮(RPN)或去耦等离子体渗氮 (DPN)等方式。例如实施例中采用去耦等离子体渗氮(DPN)方法，可以在栅氧层102掺杂入 剂量为2E15 6E15的N离子。 这样在栅氧层104的和栅导电层104接触的表面形成一层含氮薄层106，因为氮离
子具有捕捉空穴的能力，因为P离子为空穴离子，因此该含氮薄层106在后续的步骤中可以
起到捕捉从栅导电层104进入栅氧层102的P型离子，使P型离子不能进入栅氧层102，这
样栅氧层102才能起到更好的栅绝缘作用。 S140 :通过栅导电层104向栅氧层102掺杂F离子。 为了得到特定电阻的栅极，通常对栅导电层104进行掺杂，例如PM0S器件的栅导
6电层掺杂P型离子，例如硼离子。因此在本实施例中，采用向栅导电层104掺杂氟化硼BF2， 这样在掺杂硼离子的同时也掺杂也氟离子。掺杂的方式可以采用离子注入的方式，例如离 子注入的能力为lkev-3kev，剂量为5E14-3E15，方向垂直与栅导电层104的上表面，然后在 750度-950度下进行30分钟-60分钟的退火。这样F离子进入栅氧层104中，并在栅氧层 104和半导体衬底100的交界处101生成Si-F键，因为Si-F键非常稳定，因此在温度变化 时界面态的变化较小。 同时，因为在栅氧层104的表面具有含氮薄层106，因此该层使得在F离子通过含
氮薄层106进入栅氧层104时，而硼离子较难通过。 S150 :刻蚀栅导电层106和栅氧层104，形成栅极。 该步可以采用本领域技术人员熟知的方法，例如先涂覆光刻胶层，样后进行光刻 和刻蚀，如图4所示，形成栅极108。 S160 :在栅极108两侧的半导体衬底中形成源极区和漏极区。 该步可以采用本领域技术人员熟知的方法，例如采用离子注入的方式向具有栅极 的半导体衬底注入P型离子，例如硼离子，在栅极两侧的半导体衬底中便形成高浓度的源 极区IIO和漏极区112。在形成源极区和漏极区之前还可以包括在栅极108的侧上形成侧壁层。 因为在栅极108的栅氧层102和半导体衬底100的界面处具有Si-F键，因为Si-F
键非常稳定，因此使得界面态稳定，从而NBTI提高。而且因为在栅氧层102与栅导电层
104的交界处具有含氮薄层106，因此减小了 P型离子的渗透和扩散，减小了栅漏电流，使得
PMOS晶体管的性能提高。 实施例二 请参考图3-图5。 S210 :提供一半导体衬底。 该步骤与步骤S110相同，不再赘述。 S220 :在半导体衬底上形成栅氧层。 该步骤与步骤S120相同，不再赘述。 S230 :向栅氧层102掺杂F离子。 因此在本实施例中，采用向栅氧层102掺杂F离子，这样F离子进入栅氧层102中， 并在栅氧层102和半导体衬底100的交界处101生成Si-F键，因为Si-F键非常稳定，因此 在温度变化时界面态的变化较小。 同时，因为在栅氧层102的表面具有含氮薄层106，因此该层使得在F离子通过含 氮薄层106进入栅氧层102时，而硼离子较难通过。
S240 :在栅氧层102上形成栅导电层104。 在栅氧层102上形成栅导电层104。栅导电层104的材料可以为多晶硅。例如栅 导电层104可以采用化学气相淀积形成，包括常压化学气相淀积(APCVD)、低压化学气相淀 积(LPCVD)、等离子体辅助化学气相淀积等。因为LPCVD具有优良的台阶覆盖能力。因此在 栅导电层104的形成过程采用LPCVD。本领域技术人员可以根据制造工艺来确定栅导电层 104所需的的厚度。 为了得到特定电阻的栅极，通常对栅导电层104进行掺杂，例如PM0S器件的栅导电层掺杂P型离子，例如硼离子。 S250 :刻蚀栅导电层106和栅氧层104，形成栅极。 该步可以采用本领域技术人员熟知的方法，例如先涂覆光刻胶层，样后进行光刻 和刻蚀，形成栅极108。 S260 :在栅极108两侧的半导体衬底中形成源极区和漏极区。 该步可以采用本领域技术人员熟知的方法，例如采用离子注入的方式向具有栅极 的半导体衬底注入P型离子，例如硼离子，在栅极两侧的半导体衬底中便形成高浓度的源 极区IIO和漏极区112。在形成源极区和漏极区之前还可以包括在栅极108的侧上形成侧壁层。 实施例三 如图4所示，本发明还提供了一种PMOS晶体管，包括半导体衬底IOO，在所述半导 体衬底100上具有栅极，所述栅极包括栅氧层102和位于栅氧层102上的栅导电层104，在 所述栅极两侧的半导体衬底100中具有源极区IIO和漏极区112，栅氧层102和半导体衬底 100的界面处101具有Si-F化学键。 并且在栅氧层102的和栅导电层104接触的界面处还可以具有含氮薄层106。
因为Si-F键非常稳定，因此使得界面态稳定，从而NBTI提高。而且因为在栅氧层 102与栅导电层104的交界处具有含氮薄层106，因此减小了P型离子的渗透和扩散，减小 了栅漏电流，使得PMOS晶体管的性能提高。 图6为对PMOS晶体管的NBTI测试的实验数据。图7为和图6施压不同的栅压的 情况下的NBTI测试的实验数据。从图6和图7中横坐标为时间，纵坐标为漏极电流增大的 百分率，从图中可以看出，利用本发明的制造方法的到的PMOS晶体管在同样的测试时间里 漏极电流变化明显减小，从而说明NBTI得到提高。 图8为栅漏电流与栅氧层厚度的实验数据。其中图8左侧离散的点810为对本发 明的PMOS晶体管测试得到的栅氧层与栅漏电流的数据。图8右侧离散的点820为对现有 的PMOS晶体管测试得到的栅氧层与栅漏电流的数据，横坐标为栅氧层的厚度，纵坐标为栅 漏电流，从图8可以看出，在同样栅氧层厚度的情况下，本发明的PMOS晶体管的栅漏电流减 小，并且本发明在保证栅漏电流合格的情况下，可以使栅氧层的厚度更小。
本发明虽然以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技 术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改，因此本发明的保 护范围应当以本发明权利要求所界定的范围为准。
8
权利要求
一种PMOS晶体管的制造方法，其特征在于，包括步骤提供一半导体衬底；在半导体衬底上形成栅氧层；在栅氧层上形成栅导电层；通过栅导电层向栅氧层掺杂F离子；刻蚀栅导电层和栅氧层，形成栅极；在栅极两侧的半导体衬底中形成源极区和漏极区。
2. 如权利要求l所述的制造方法，其特征在于，所述通过栅导电层向栅氧层掺杂F离子 的方式包括向栅氧层离子注入BF2。
3. 如权利要求1所述的制造方法，其特征在于，所述通过栅导电层向栅氧层掺杂氟离 子步骤之后还进一步包括向栅导电层掺杂P型离子。
4. 如权利要求3所述的制造方法，其特征在于，所述P型离子为硼离子。
5. 如权利要求3所述的制造方法，其特征在于，在所述在半导体衬底上形成栅氧层之 后进一步包括，向栅氧层掺杂氮离子。
6. 如权利要求5所述的制造方法，其特征在于，所述的掺杂氮离子是采用去耦等离子 体渗氮的方法。
7. —种PMOS晶体管的制造方法，其特征在于，包括步骤 提供一半导体衬底； 在半导体衬底上形成栅氧层； 向栅氧层掺杂F离子； 在栅氧层上形成栅导电层； 刻蚀栅导电层和栅氧层，形成栅极； 在栅极两侧的半导体衬底中形成源极区和漏极区。
8. 如权利要求7所述的制造方法，其特征在于，所述在栅氧层上形成栅导电层步骤之 后还进一步包括向栅导电层掺杂P型离子。
9. 一种PMOS晶体管，包括半导体衬底，在所述半导体衬底上具有栅极，所述栅极包括 栅氧层和位于栅氧层上的栅导电层，在所述栅极两侧的半导体衬底中具有源极区和漏极 区，其特征在于，栅氧层和半导体衬底相接触的界面处具有Si-F化学键。
10. 如权利要求9所述的PM0S晶体管，其特征在于，栅氧层的和栅导电层相接触的界面 处含有氮离子。
全文摘要
本发明公开了两种PMOS晶体管的制造方法及利用该方法制造的PMOS晶体管，其中一种方法包括步骤提供一半导体衬底；在半导体衬底上形成栅氧层；在栅氧层上形成栅导电层；通过栅导电层向栅氧层掺杂F离子；刻蚀栅导电层和栅氧层，形成栅极；在栅极两侧的半导体衬底中形成源极区和漏极区。该PMOS晶体管的制造方法，使得PMOS晶体管的NBTI提高，PMOS晶体管的性能提高。
文档编号H01L29/78GK101728269SQ20081022480
公开日2010年6月9日 申请日期2008年10月21日 优先权日2008年10月21日
发明者居建华 申请人:中芯国际集成电路制造(北京)有限公司