专利名称：一种cmos芯片处理方法及设备的制作方法
技术领域：
本发明涉及半导体芯片工艺技术领域，尤其涉及一种互补金属氧化物半导体芯片
的处理方法及设备。
背景技术：
互补金属氧化物半导体(Complementary Metal Oxide Semiconductor, CMOS)是一种大规模应用于集成电路芯片制造的原料，它可以作为微机主板上的一块可读写的RAM芯片，用来保存当前系统的硬件配置和用户对某些参数的设定。 在O. 5umCM0S芯片的工艺中，首先需要对CM0S芯片注入剂量为2. 5X 1012ions/cm2的二氟化硼，然后对注入后的CMOS芯片进行侧墙蚀刻(SpacerEtch)操作，接着再对进行Spacer Etch之后的CMOS芯片执行快速热退火(RTA)操作，对RTA操作后的CMOS芯片再次进行退火，就得到了处理后的CMOS芯片。具体地，RTA操作的执行条件是在1000摄氏度的环境下连续20秒退火。 对Spacer Etch操作后的CMOS芯片执行RTA操作的目的是修复由于SpacerEtch操作对CMOS芯片造成的表面损伤，这些表面损伤包括硅化钨(WSi)表面的损伤和硅(Si)表面的损伤。 但是，RTA操作对执行条件要求很严格，如果RTA操作的环境温度与1000摄氏度误差较大，或者是连续退火时间长度控制不好，可能会造成诸多不良后果，如可能会造成WSi表面出现黑点，多晶硅表面出现空洞，进而使CMOS芯片报废。而如果直接取消RTA操作，又会使CMOS芯片的电性参数发生漂移，对芯片的性能造成影B向，在电性参数漂移量过大时，甚至会造成CMOS芯片报废。
发明内容
本发明实施例提供一种CMOS芯片的处理方法及设备，可以在取消RTA操作后，保证电性参数不产生漂移。 —种CMOS芯片处理方法，所述方法包括以下步骤 向待处理的CMOS芯片注入二氟化硼，其中，注入所述二氟化硼的能量为60千电子伏特，注入二氟化硼的剂量范围为1. 8X1012ions/cm2 2. 2X 1012ions/cm2 ;
对注入二氟化硼后的所述待处理的CMOS芯片进行侧墙蚀刻操作。
—种CMOS芯片处理设备，所述设备包括； 元素注入模块，用于向待处理的CMOS芯片注入二氟化硼，其中，注入所述二氟化硼的能量为60千电子伏特，注入二氟化硼的剂量范围为1.8X1012iOnS/cm2 2. 2X1012ions/cm2 ; 侧墙蚀刻模块，用于对注入二氟化硼后的所述待处理的CMOS芯片进行侧墙蚀刻操作。 本发明实施例通过对待处理的CMOS芯片，以60千电子伏特的能量注入剂量为
31. 8E12 2. 2E12的二氟化硼，以避免由于取消RTA操作造成的电性参数的漂移，使用本发 明调整后的电性参数与未取消RTA操作时的电性参数相差很小，满足芯片性能需求。
图1为本发明实施例一中CMOS芯片处理方法的步骤示意图；
图2为本发明实施例一中步骤103的退火流程示意图； 图3 (a)为未取消RTA操作时和取消RTA操作时，CMOS芯片的VtnO. 5*20电性参 数的比较示意图； 图3(b)为未取消RTA操作时和取消RTA操作时，CMOS芯片的VtpO. 55*20电性参 数的比较示意图； 图4为本发明实施例二中CMOS芯片处理设备的结构示意图。
具体实施例方式
为了避免RTA操作带来的不良后，本发明实施例在Spacer Etch操作后取消了 RTA 操作，考虑到直接取消RTA操作会造成CMOS芯片的电性参数漂移，因此，本发明实施例在对 芯片注入二氟化硼时，调整二氟化硼的注入剂量，进而调整CMOS芯片的电性参数，使得在 取消RTA操作后，电性参数的漂移量较小，与未取消RTA操作时的水平接近，不影响CMOS芯 片的性能。 下面结合具体实施例对本发明方案进行详细描述。 如图1所示，为本发明实施例一中CMOS芯片处理方法的步骤示意图，从图中可以 看出，该方法包括以下步骤 步骤101 :向待处理的CMOS芯片注入二氟化硼(BF2)。 本发明实施例一向待处理的CMOS芯片注入二氟化硼的注入方式是离子注入，也 就是将加速到一定高能量的离子束注入芯片表面层内，以改变表面层物理和化学性质的工 艺，可改变芯片表面电导率或形成PN结。在本实施例中，离子注入硼化物的目的是调整阈 值电压，所以也叫VT注入。 注入二氟化硼的能量为60千电子伏特(kev)，注入剂量的范围是1. 8X 1012ionS/ cm2 2. 2X 1012ions/cm2(单位为离子每平方厘米)。本实施例中优选向CMOS芯片注入二 氟化硼的剂量为2. OX 1012ions/cm2。 步骤102 :对注入二氟化硼后的CMOS芯片进行Spacer Etch操作。 步骤103 :对进行Spacer Etch操作后的CMOS芯片进行退火操作，得到处理后的
CMOS芯片。 本步骤的退火持续时间从30分钟至1小时都是可以的，优选地，退火时间可以选 择30分钟；退火温度从800摄氏度到900摄氏度都是可以的，优选的温度是850摄氏度。
如图2所示，为步骤103中退火流程示意图，图中显示了退火温度为850摄氏度、 退火时间为30分钟的情况下，退火前和退火后需要的温度状态。通过步骤103对CMOS芯 片进行850摄氏度的退火操作，可以修复由于SpacerEtch造成的芯片表面的损伤，原因在 于本发明中涉及的刻蚀是电浆刻蚀，而电浆是一种等离子气体，因此，在刻蚀过程中，这种 等离子气体会损伤到WSi的表面晶格结构，使得原本整齐排列的晶格变得杂乱。而通过步
4骤103中的高温退火的目的就是让这些杂乱的晶格在高温过程下进行重新分布，以修复晶 格结构，从而达到修复损伤的目的。 通过实验发现，取消RTA操作后，会对CMOS的各种特性，如沟道离子的浓度和深度 和源、漏离子的浓度和深度都有影响，从而造成CMOS芯片电性参数的漂移，如果这些电性 参数发生比较严重的漂移，还可能会导致芯片不能正常工作。 具体地，取消RTA操作后导致两个电性参数发生漂移， 一个是0. 5*20的N型金属 氧化物(NM0S)的开启电压(VtnO. 5*20)，另一个是0. 55*20的P型金属氧化物(PM0S)的开 启电压(VtpO. 55*20)，这两个电性参数是CMOS器件最重要的两个参数之一。
为了将VtnO. 5*20和VtpO. 55*20这两个电性参数的数值调整至未取消RTA时的 水平，本发明实施例在取消RTA操作的同时，调整了向CMOS芯片注入二氟化硼地剂量，进而 改变CMOS芯片微观环境，以此调整Vtn0. 5*20、 Vtp0. 55*20这两个电性参数。
如图3 (a)所示，为在未取消RTA操作和取消RTA操作时，CMOS芯片的VtnO. 5*20 电性参数的比较示意图，在未取消RTA操作时，进行RTA操作后的CMOS芯片的VtnO. 5*20 的平均值大约为0. 88伏，如果直接取消RTA操作而不对CMOS芯片进行调整，则最终得到的 CMOS芯片的VtnO. 5*20的平均值大约为0. 78伏，VtnO. 5*20的平均值漂移量为0. 1伏。
如图3 (b)所示，为在未取消RTA操作和取消RTA操作时，CMOS芯片的VtpO. 55*20 电性参数的比较示意图，在未取消RTA操作时，进行RTA操作后的CMOS芯片的VtpO. 55*20 的平均值大约为-0. 90伏；如果直接取消RTA操作而不对CMOS芯片进行调整，则最终得到 的COMS芯片的VtpO. 55*20的平均值为_0. 95伏，VtpO. 55*20的平均值漂移了 0. 05伏。
利用实施例一的方法，在步骤101中以60千电子伏特的注入能量向CMOS芯片注 入剂量为2. OX 1012ionS/cm2的二氟化硼后，最终得到的CMOS芯片的VtnO. 5*20的平均值 为0. 85伏，VtpO. 55*20的平均值为_0. 9伏，在一定程度上弥补了取消RTA操作造成的电 性参数漂移的问题。 与本发明实施例一属于同一发明构思下的，本发明实施例二提供一种CMOS芯片 处理设备，如图4所示，所述设备包括元素注入模块11、侧墙蚀刻模块12和退火模块13， 其中元素注入模块11用于向待处理的CMOS芯片注入二氟化硼，其中，注入所述二氟化硼 的能量为60千电子伏特，注入二氟化硼的剂量范围为1.8X1012ions/cm2 2. 2X1012ions/ cm2 ;侧墙蚀刻模块12用于对注入二氟化硼后的所述待处理的CMOS芯片进行侧墙蚀刻操 作；退火模块13用于对进行侧墙蚀刻操作后的CMOS芯片进行退火操作，其中，退火时间范 围为30分钟 1小时，退火温度范围为800摄氏度 900摄氏度。 进一步地，所述元素注入模块11进一步用于向所述待处理的CMOS芯片注入剂量 为2. OX 1012ions/cm2的二氟化硼，并且通过离子注入的方式向所述待处理的CMOS芯片注 入二氟化硼。 所述退火模块13进一步用于以退火时间为30分钟，退火温度为850摄氏度的条 件对进行侧墙蚀刻操作后的CMOS芯片进行退火操作。 本发明实施例二中涉及的CMOS芯片处理设备可以是逻辑设备，通过软件设计实
现，也可以是物理设备，由多种机械设备组合而成，还可以是软硬件设备结合实现。 通过本发明实施例提供的方法和设备，取消了 RTA操作，避免了由RTA操作带来的
如WSi黑点、多晶硅表面出现空洞等问题，同时，通过调整对待处理的CMOS芯片注入的二氟化硼的剂量，将可能会发生漂移的电性参数调整至未取消RTA操作时的水平，另外，由于还 对Spacer Etch操作后的CMOS芯片进行了 850摄氏度的退火操作，使得在取消RTA操作的 情况下，仍然能够修复由于Spacer Etch造成的芯片表面的损伤。 显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精 神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围 之内，则本发明也意图包含这些改动和变型在内。
权利要求
一种CMOS芯片处理方法，其特征在于，所述方法包括以下步骤向待处理的CMOS芯片注入二氟化硼，其中，注入所述二氟化硼的能量为60千电子伏特，注入二氟化硼的剂量范围为1.8×1012ions/cm2～2.2×1012ions/cm2；对注入二氟化硼后的所述待处理的CMOS芯片进行侧墙蚀刻操作。
2. 如权利要求1所述的方法，其特征在于，注入二氟化硼的剂量为2. OX 1012ions/cm2。
3. 如权利要求1所述的方法，其特征在于，注入二氟化硼的方式为离子注入。
4. 如权利要求1所述的方法，其特征在于，对所述待处理的CMOS芯片进行侧墙蚀刻操作之后，所述方法还包括对所述CMOS芯片进行退火操作，得到处理后的CMOS芯片，其中，退火时间范围为30分钟 1小时，退火温度范围为800摄氏度 900摄氏度。
5. 如权利要求4所述的方法，其特征在于，退火时间为30分钟，退火温度为850摄氏度。
6. —种CMOS芯片处理设备，其特征在于，所述设备包括元素注入模块，用于向待处理的CMOS芯片注入二氟化硼，其中，注入所述二氟化硼的能量为60千电子伏特，注入二氟化硼的剂量范围为1. 8X 1012ions/cm2 2. 2X 1012ions/cm j侧墙蚀刻模块，用于对注入二氟化硼后的所述待处理的CMOS芯片进行侧墙蚀刻操作。
7. 如权利要求6所述的设备，其特征在于，所述元素注入模块，进一步用于向所述待处理的CMOS芯片注入剂量为2. OX 1012ionS/cm2的二氟化硼。
8. 如权利要求6所述的设备，其特征在于，所述元素注入模块，进一步用于通过离子注入的方式向所述待处理的CMOS芯片注入二氟化硼。
9. 如权利要求6所述的设备，其特征在于，所述设备还包括退火模块，用于对进行侧墙蚀刻操作后的CMOS芯片进行退火操作，其中，退火时间范围为30分钟 1小时，退火温度范围为800摄氏度 900摄氏度。
10. 如权利要求9所述的设备，其特征在于，所述退火模块，进一步用于以退火时间为30分钟，退火温度为850摄氏度的条件对进行侧墙蚀刻操作后的CMOS芯片进行退火操作。
全文摘要
本发明公开了一种CMOS芯片处理方法，所述方法包括以下步骤向待处理的CMOS芯片注入二氟化硼，其中，注入所述二氟化硼的能量为60千电子伏特，注入二氟化硼的剂量范围为1.8×1012ions/cm2～2.2×1012ions/cm2；对注入二氟化硼后的所述待处理的CMOS芯片进行侧墙蚀刻操作。通过本发明，调整了由于取消RTA操作造成的电性参数的漂移，使调整后的电性参数与未取消RTA操作时的电性参数相差很小，满足芯片性能需求。本发明还公开了一种CMOS芯片处理设备。
文档编号H01L21/70GK101764095SQ200810241030
公开日2010年6月30日 申请日期2008年12月25日 优先权日2008年12月25日
发明者闻正锋 申请人:北大方正集团有限公司;深圳方正微电子有限公司