专利名称：静电放电电路的制作方法
技术领域：
本实用新型有关于一种ESD电路，尤指一种用于输出电路 中的ESD电^各。
背景技术：
在一般电路设计中，由于需要避免因为环境或人体静电对 电路造成的伤害，通常会在电路中设置一个电路组，以使整个 电路避免因为静电的伤害破坏而减损电路的寿命。这样的电i 各通常称为静电》文电(ESD ; Electrostatic Discharge)防护电路，在已知技术中，考虑ESD电路设计通常会 在电路中装设镇流电阻器(Ballast resistor),可避免因为电路中 的寄生(parasitic)NMOS,因为不正常的打开，因而降低静电保 护的等级，在电路中装设镇流电阻器可改善NMOS不正常打开 的问题。但是在大尺寸的输出电路应用上，普遍都有低通导电阻 (RDSON)的需求，但是镇流电阻器会使通导电阻升高，因此在 参考通导电阻以及电路布局尺寸所反应出的成本，大尺寸输出 电路中 一般都是不加或只是加极小的镇流电阻器，因此寄生 NPN非常容易有不正常打开的情形发生，而如果发生在大尺寸 的ODNMOS(open drain NMOS)，则ESD的问题将会更加的严 重。因为此时缺少顺偏二极管，所以会使静电电流必须流经 NMOS,从而使NMOS导通的阻抗过高，因而降低了静电防护 的表现，另外NMOS如果处于打开的状态下，也会更进一步的 将N M O S的栅-极电位拉低至接地端，使静电放电防护的表现更 差。实用新型内容有鉴于此，本实用新型提供一种ESD电路，其用于一输出 电路中，防止该输出电路受到一静电石皮坏，该ESD电路包4舌 一电压源，用以提供一电压；一ESD箝制电路耦接至该电压源， 用以引导一l争电》文电电流的流向；一PMOS， l禺4妾至该电压源； 一NMOS，耦4妄至该PMOS; —二极管，耦接至该电压源； 一输 出单元，耦接至该二极管、该PMOS及该NMOS。本实用新型所述的静电放电电路，可以避免静电对电路造成的 破坏。
图1是显示本实用新型较佳实施例的E S D电。
具体实施方式
为让本实用新型的上述和其他目的、特征和优点能更明显 易懂，下文特举出较佳实施例，并配合所附图式，作详细说明 如下。图1是显示才艮据本实用新型一实施例的ESD电路电^各图，请 参阅图l,其为具有ESD箝制电路的输出电路电路图，如图l所 示，输出电路l中包括ESD箝制电路ll,连接于电压源VCC以及 接地端12之间，输出电路l另外包括PMOS13， PMOS13的源极 耦接于电压源VCC、漏才及耦接于输出单元16,以及NMOS14, NMOS14的源极耦接至接地端12,漏极耦接至输出单元16, 二 极管15的阴极耦接于电压源V C C ，输出单元16耦接于二极管15 的阳极。因为ESD箝制电路可引导静电电流按照二极管15、电 压源VCC、 ESD箝制电路ll到接地端12的路线行走，因此可以 避免静电对电3各造成的破坏。以上所述《又为本实用新型较佳实施例，然其并非用以限定 本实用新型的范围，任何熟悉本项技术的人员，在不脱离本实 用新型的精神和范围内，可在此基础上做进一步的改进和变化， 因此本实用新型的保护范围当以本申请的权利要求书所界定的 范围为准。附图中符号的简单说明如下1:输出电^各11: ESD箝制电路VCC:电压源12:才妄地端13:PMOS14:NMOS15:二极管16:输出单元。
权利要求1.一种静电放电电路，其特征在于，用于一输出电路中，防止该输出电路受到一静电破坏，该静电放电电路包括一电压源，用以提供一电压；一静电放电箝制电路耦接至该电压源，用以引导一静电放电电流的流向；一PMOS，耦接至该电压源；一NMOS，耦接至该PMOS；一二极管，耦接至该电压源；一输出单元，耦接至该二极管、该PMOS及该NMOS。
专利摘要一种静电放电电路，其用于一输出电路中，防止该输出电路受到一静电破坏，该ESD电路包括一电压源，用以提供一电压；一ESD箝制电路耦接至该电压源，用以引导一静电放电电流的流向；一PMOS，耦接至该电压源；一NMOS，耦接至该PMOS；一二极管，耦接至该电压源；一输出单元，耦接至该二极管、该PMOS及该NMOS。本实用新型所述的静电放电电路，可以避免静电对电路造成的破坏。
文档编号H01L23/60GK201174588SQ20082000565
公开日2008年12月31日 申请日期2008年3月28日 优先权日2008年3月28日
发明者郭荣彦 申请人:普诚科技股份有限公司