半导体元件及其制造方法

专利名称：半导体元件及其制造方法
技术领域：
本发明涉及一种具有碳化硅基板的半导体元件及其制造方法。
背景技术：
碳化硅(SiC)与硅(Si)相比是能带隙(Band Gap)大的高硬度半导体材料，应用 于功率(power)元件、耐环境(environment resistance)元件、高温动作元件、高频率元件 等的各种半导体装置。特别是对开关元件或整流元件等的功率元件的应用受到广泛关注。 使用了 SiC的功率元件与Si的功率元件相比具有能够大幅降低电力损失的优点。使用了 SiC的功率元件之中作为代表性的开关元件举出M0SFET和MESFET的例 子。这种开关元件能够由施加于栅极电极的电压对流过几A(安培)以上的漏极电流的导 通状态、与漏极电流为零的关断状态进行切换。特别地通过使用SiC在这些元件关断的状 态时能够实现几百V以上的高耐压。除此之外，作为整流元件提出了肖特基二极管和pn 二 极管，都是作为实现大电流、高耐压的整流元件而被期待着。在这些的电流元件的大多数中采用在对于基板的主面垂直的方向(表里方向)流 过电流的结构。在本申请说明书中，将碳化硅基板中形成元件的主要结构的面称为主面，将 主面的相反侧的面称为背面。这种元件被称为纵型元件。在大多数的纵型元件中，在主面 侧设有实施了使用光致抗蚀剂的布图加工的电极，在背面侧形成覆盖基板背面的大致全面 的欧姆电极。使用了 SiC的纵型开关元件例如专利文献1中所公开的。下面，参照附图对纵型 M0SFET的结构进行说明。图11是表示使用了 SiC的纵型M0SFET中的晶胞(Unit Cell) 1000的截面示意图。 典型的纵型M0SFET是具有多个晶胞。纵型M0SFET的晶胞1000具有碳化硅外延层120，其形成于低阻抗的n型SiC基 板101的主面上；沟道层106，其形成于碳化硅外延层120之上；栅极电极108，其经由栅极 绝缘膜107设置于沟道层106之上；源极电极109，其连接于碳化硅外延层的表面120s ；漏 极110，其设置于SiC基板101的背面上。碳化硅外延层120具有阱(Well)区域103，具有与SiC基板101的导电型不同的导电型(在此为P型)；漂移(drift)区域102，由碳化硅外延层120之中未形成阱区域 103的部分构成。漂移区域102例如是与SiC基板101相比以低浓度含有n型杂质的n_型 碳化硅层。在阱区域103的内部，形成以高浓度含有n型杂质的n型源极区域104、以及以 比阱区域103高的浓度含有p型杂质的p+型接触区域105。阱区域103、源极区域104以 及接触区域105通过对碳化硅外延层120注入杂质的工序、和使注入碳化硅外延层120中 的杂质活化的高温热处理(活化退火)工序而形成。源极区域104与漂移区域102经由沟道层106连接。沟道层106例如是由外延层生长形成于碳化硅外延层120上的4H-SiC层。另外，接触区域105以及源极区域104分别 与源极电极109形成欧姆接触。因而，阱区域103经由接触区域105与源极电极109电连接。源极电极109可以通过在碳化硅外延层120中的源极区域104以及接触区域105 之上形成了导电材料(Ni)层之后、由高温进行热处理而形成。一般情况下，由1000°C左右 的高温进行热处理(Post Deposition Annealing法退火处理法)而得到源极电极109。 根据该方法因为由高温热处理在导电材料层与源极区域104以及接触区域105的界面形成 反应层，因此所得到的源极电极109对于这些区域104、105具有良好的欧姆特性。更加具 体的可进行如下推断，在源极电极材料是Ni的情况下，Ni与碳化硅中的Si进行反应从而 形成Ni硅化物(silicide)，碳化硅中的C进入Ni硅化物的膜中，在Ni硅化物与碳化硅的 界面形成由C引起的杂质能级(Impurity Level)从而形成欧姆接合。栅极绝缘膜107例如是通过对沟道层106的表面进行热氧化处理而形成的热氧化 膜(Si02膜)。栅极电极108例如使用导电性的多晶硅而形成。栅极电极108由层间绝缘膜111覆盖。在层间绝缘膜111形成开口部120s，各晶 胞中的源极电极109经由该开口部113并列连接于上部电极层(例如A1电极)112。漏极电极110中也要求欧姆特性。因此，在漏极电极110中也采用Ni，将Ni形成于 碳化硅基板101的背面之后以1000°c左右的高温进行热处理从而得到漏极电极110。在漏 极电极的表面(相当于图11中的漏极电极的下侧)进一步形成用于装配的背面电极130。 背面电极130大部分情况下由层叠电极构成，例如是Ti/Ni/Ag的层叠电极、具有Ti与漏极 电极110接触的结构。主面侧的上部电极层112的端部以主要由SiN构成的钝化膜(并未图示)覆盖， 抑制在主面侧由圆面放电引起的元件损坏。该钝化膜形成于上部电极层全面之后，不要的 部分由蚀刻进行处理。背面漏极电极110在主面侧的蚀刻等的加工时需要进行保护。例如 作为保护方法在专利文献2中有如下记载，将抗蚀剂堆积于背面欧姆电极110上，然后在实 施了设备的主面侧的加工之后除去背面侧的抗蚀剂，之后对背面电极进行堆积。[专利文献1]特表2004-519842号公报[专利文献2]特开2003-243654号公报纵型M0SFET中使用的SiC基板之中，多数情况下主要是仅仅对主面实施镜面研 磨，背面与主面相比表面较粗糙。另外，特别是使用了 SiC(OOOl)基板(可以有几度的偏 离)的情况下，主面为Si面，背面为C面。一般情况下基板的主面其表面越粗糙则越容易被氧化。再有，与Si相比C容易被 氧化。因此，在纵型M0SFET中使用的SiC基板中，与主面相比背面容易被氧化并容易生成
氧化膜。在形成图11所示的M0SFET等的纵型元件时，如下的工序使用得较多，即对SiC 基板的主面或者形成于主面的SiC半导体层的表面进行热氧化处理，并将所生长的热氧化 膜部分除去。此时，SiC的背面也形成热氧化膜。如前所述，与主面相比背面更容易被氧化 的情况下，形成于背面的热氧化膜比形成于主面的热氧化膜生长得厚。这种情况下，在完全 除去主面的热氧化膜的条件中背面的热氧化膜将有一部分残留，则有可能对在背面侧的漏 极电极110与SiC基板101的界面所形成的欧姆特性带来不良影响。另外，在SiC基板的背面侧形成欧姆电极的热处理工序中，由于Ni容易形成硅化 物，因此生成硅化物反应将遍及Ni的大致整个区域而发生。但是，由于Ni难以制作与碳的反应层，因此源于SiC的碳(C)在形成于SiC基板背面的Ni硅化物的最表面(Ni硅化物不 与SiC基板背面接触的一面)析出。该碳由于在电极堆积工序中一般所采用的前处理(由 酸进行的湿处理)中除去较困难，因此若在SiC基板背面的由Ni硅化物构成的欧姆电极上 堆积背面电极130，将出现在其界面粘合性下降的问题。在粘合性下降的状态下，将元件制 作成为封装产品而进行装配时，由于在粘片(Dice bonding)工序中产生电极剥离，因此也 牵连到制造成品率的下降。另外，背面的漏极电极110在用于形成主面侧的元件结构的蚀刻等的加工时需要 进行保护。一般情况下，例如为了保护背面的漏极电极，将抗蚀剂堆积于欧姆电极110上， 之后在设备的主面侧形成由氮化硅等构成的掩膜，对SiC基板的主面侧的半导体层或电极 实施加工。此时，作为掩膜的蚀刻方法采用干蚀刻时，背面的抗蚀剂受到等离子(Plasma) 或热量的影响而硬化，从而在干蚀刻之后除去变得困难。其结果在背面电极130与背面漏 极电极110之间介入抗蚀剂，产生电气特性劣化的问题。此外，根据情况通过干蚀刻抗蚀剂 消失、背面漏极电极110直接暴漏于干蚀刻气氛中，背面欧姆电极110受到损伤(变色、变 质)从而带来使电气特性恶化的弊端。

发明内容
本发明是鉴于上述问题而进行的，其目的是在具有形成于碳化硅基板背面的欧姆 电极的半导体元件中、抑制粘合性恶化、电极剥离等的问题。本发明的半导体元件具有碳化硅基板，其具有主面以及背面；碳化硅层，其形成 于所述碳化硅基板的主面；以及欧姆电极层，其形成于所述碳化硅基板的背面，所述欧姆电 极层具有反应层，其位于所述碳化硅基板的背面侧，并含有钛、硅以及碳；以及氮化钛层， 其位于所述碳化硅基板的背面的相对侧。在某个优选的实施方式中，半导体元件还具有绝缘层，其直接或者间接地覆盖所 述半导体层的至少一部分；以及保护层，其形成于所述欧姆电极层的所述氮化钛层的表面， 所述保护层对于所述绝缘层的蚀刻具有抗性。在某个优选的实施方式中，半导体元件还具有金属电极层，其设置于所述保护层 的表面，所述保护层具有导电性。在某个优选的实施方式中，半导体元件还具有金属极层，其形成于所述欧姆电极 层的所述氮化钛层的表面。在某个优选的实施方式中，所述欧姆电极层中的所述碳的浓度为所述碳化硅基板 侧比所述碳化硅基板的背面的相对侧高。在某个优选的实施方式中，所述碳化硅层具有η型的导电性。在某个优选的实施方式中，半导体元件还具有ρ型阱区域，其设置于所述碳化硅 层中；η+型源极区域以及ρ+型接触区域，分别设置于所述ρ型阱区域内的一部分上；沟道 区域，与没有设置所述η+型源极区域以及所述碳化硅层的ρ型阱区域的部分电连接；源极 电极，与所述η+型源极区域以及ρ+型接触区域电连接；栅极绝缘膜，其设置于所述沟道区 域上；以及栅极电极，其设置于所述栅极绝缘膜上，所述欧姆电极层作为漏极电极而发挥功 能。在某个优选的实施方式中，半导体元件还具有肖特基电极，其与所述半导体层肖特基接合。本发明的半导体元件的制造方法包括工序A，准备在主面上形成半导体层的碳 化硅基板；工序B，在所述碳化硅基板的背面形成含有钛的电极层；工序C，通过对所述碳化 硅基板进行热处理，使所述电极层与所述碳化硅基板反应从而在所述碳化硅基板的背面形 成含有钛、硅以及碳的反应层；以及工序D，在所述反应层的表面形成氮化钛层。在某个优选的实施方式中，通过在含有氮的气氛中进行所述工序C中的热处理， 可同时进行所述工序C与工序D。在某个优选的实施方式中，半导体元件的制造方法还包括工序E，在所述工序D 之后，形成直接或者间接地覆盖所述半导体层的至少一部分的绝缘层；工序F，在所述欧姆 电极层形成保护层；以及工序G，在所述工序F之后对所述绝缘层进行蚀刻。在某个优选的实施方式中，半导体元件的制造方法还包括工序H，其在所述工序G 之后，除去所述保护层。根据本发明，由于背面欧姆电极层具有包含钛、硅以及碳的反应层，因此即使在碳 化硅基板背面残留少许氧化膜等，通过由钛对氧化膜进行还原、钛与碳化硅进行反应，能够 形成接触阻抗小的、良好的欧姆接合。特别在对C面即碳化硅基板形成欧姆的情况下，由于 在C面容易形成氧化膜，因此效果更佳。另外，由于在欧姆电极层的表面设有氮化钛层，因此在加工碳化硅基板的主面侧 的电极时，欧姆电极难以被蚀刻。若在欧姆电极层上进一步设有背面保护层，则对于表面侧 的绝缘层的蚀刻能够防止欧姆电极层受到损伤而被蚀刻。


图1 (a)是表示根据本发明的半导体元件的第1实施方式的截面图，(b)是欧姆电 极层附近的放大截面图。图2(a) (f)是说明图1的半导体元件的制造工序的截面图。图3(a) (f)是说明图1的半导体元件的制造工序的截面图。图4(a) (c)是说明图1的半导体元件的制造工序的截面图。图5是表示第1实施方式的变形例的截面图。图6是表示图5的半导体元件中的欧姆电极层的深度剖面的图。图7是表示根据本发明的半导体元件的第2实施方式的截面图。图8(a) (f)是说明图7的半导体元件的制造工序的截面图。图9(a) (d)是说明半导体元件的制造工序的截面图。图10是表示第2实施方式的变形例的截面图。图11是表示以往的半导体元件的截面图。图中Ias-源极电极lag-与栅极电极18欧姆接合的电极Ibs-上部布线电极Ibg-栅极衬垫电极Ic-钝化层
Id-背面欧姆电极层Ida-反应层Idb-氮化钛层Ie-背面保护层If-金属电极层6a-肖特基电极层6b_上部布线电极层
6c-钝化层10、IOa-半导体元件(MOSFET)11-碳化硅基板12-半导体层13-p型阱区域14-n+型源极区域15-p+型接触区域16-沟道层17-栅极绝缘膜18-栅极电极19-层间绝缘膜60、60a-半导体元件(肖特基二极管)63-防护环区域69-绝缘层
具体实施例方式(第1实施方式)下面，对根据本发明的半导体元件的第1实施方式进行说明。在本实施方式中，作 为半导体元件以纵型MOSFET为例进行说明。图1(a)表示具有碳化硅基板11的M0SFET10。 碳化硅基板11例如具有从4H-SiC(0001)面在<11-20>方向倾斜了 θ度(0彡θ彡10度) 的主面。碳化硅基板11的主面为Si面，背面为C面。主面的面粗糙度比背面的面粗糙度 小。碳化硅基板11的杂质浓度为IXlO18cnT3以上。在碳化硅基板11的主面上设有由外延 生长的η型4H-SiC (杂质浓度为1 X IO14 1 X 1017cm_3左右、厚度为5微米以上)构成的半 导体层12。可以在半导体层12与碳化硅基板11之间插入由4H-SiC构成的缓冲层12b (与 半导体层12相比杂质浓度大、膜厚小)。在半导体层12设有注入了铝的ρ型阱区域13。例如，ρ型阱区域13的深度约为 600nm，平均浓度约为IX IO18CnT3左右。在ρ型阱区域13内设有η+型源极区域14。η+型源 极区域14例如通过在碳化硅基板11的ρ型阱区域13中注入氮而形成。η+型源极区域14 的深度约为300nm，平均浓度约为1 X 1019cm_3左右。在ρ型阱区域13内设有ρ+型的接触区 域15。接触区域15的深度约为400nm，平均浓度约为5 X IO19CnT3左右。在半导体层12的表面设有由η型碳化硅构成的沟道层16。沟道层16的厚度例 如约为200nm，平均浓度约为IX IO17CnT3左右。在沟道层16主要掺杂氮。沟道层16为沟道区域，通过该η型沟道层16η+型源极区域14与、半导体层12的未设置ρ型阱区域13的 η型区域电连接。通过对MOSFET施加栅极电压，在沟道区域内形成载流子即电子移动的沟 道。在沟道层16上设有栅极绝缘膜17。栅极绝缘膜17的厚度例如约为80nm。在栅极绝缘膜17上设有栅极电极18。栅极电极18例如由η+型多晶硅构成、厚度 约为500nm。以覆盖栅极电极18的方式设有层间绝缘膜19。层间绝缘膜19主要是对栅极 电极18与后面叙述的上部布线电极Ibs进行绝缘。层间绝缘膜19的厚度为1微米左右。与源极区域14由低阻抗的欧姆接合而电连接的源极电极Ias设置于半导体层12 的表面附近。源极电极Ias例如由进行了硅化反应的Ni构成。此外，源极电极Ias优选也 欧姆接合于接触区域15。电极lag由欧姆接合而电连接于栅极电极18。电极lag与源极电极Ias同样地由 进行了硅化反应的Ni构成。不过，电极lag也可以由与源极电极Ias不同的材料构成。源 极电极Ias连接于上部布线电极lbs。上部布线电极Ibs并联连接各晶胞的源极电极las。 上部布线电极lbs例如由铝构成，厚度约为3 μ m。同样地，以与电极lag接触的方式设有栅 极衬垫(Pad)电极lbg。栅极衬垫电极Ibg例如与上部布线电极lbs相同材质构成。在上 部布线电极Ibs与栅极衬垫电极Ibg之间例如设有钝化层lc。
在碳化硅基板11的背面设有背面欧姆电极层Id。图1 (b)中放大表示背面欧姆电 极层Id附近的结构。如图1(b)所示，背面欧姆电极层Id具有反应层Ida与氮化钛层ldb。 反应层Ida位于碳化硅基板11的背面侧，含有钛、硅以及碳。另外，氮化钛层Idb是碳化硅 基板的背面的相对侧，位于反应层Ida的表面，主要由氮化钛构成。虽然氮化钛层Idb也含有碳，但碳的含有量以背面欧姆电极层Id整体来看、碳化 硅基板11侧比碳化硅基板11的背面的相对侧(背面保护层Ie侧)高。反应层Ida以及 氮化钛层Idb的厚度没有特别限制，只要是背面欧姆电极层Id以上述的位置关系具有这2 层，便可获得本发明的效果。在背面欧姆电极层Id的、碳化硅基板11的背面的相对侧的面上设有背面保护层 Ie0背面保护层Ie例如对钝化层Ic的蚀刻具有抗性。更加具体的是，在使用与对钝化层 Ic进行刻蚀处理的条件相同的条件来对背面保护层Ie进行刻蚀的情况下，背面保护层Ie 的刻蚀速度为钝化层Ic的刻蚀速度的1/10以下。另外，背面保护层Ie具有导电性。例如，在钝化层Ic由SiN构成情况下，对于钝化层Ic的蚀刻例如采用由碳氟化合 物类的气体进行的干蚀刻。因此，背面保护层Ie由对于碳氟化合物类的气体所进行的干蚀 刻的蚀刻速度十分缓慢的铝形成。在与背面保护层Ie的背面欧姆电极层Id相对的一侧设有金属电极层If。图1 (a) 中表示金属电极层If为3层，但也可以是单层或者多层。金属电极层If例如含有Ti层 lfa.Ni层Ifb以及Ag层lfc。该情况下，Ti层Ifa与背面保护层Ie接触。在将M0SFET10 收纳于T0-220等的封装中时，由于需要将M0SFET10对封装的引线框架进行锡焊，因此优选 MOSFET10具有金属电极层If。本发明的特征之一是背面欧姆电极层Id包括反应层Ida与氮化钛层ldb。该特征 与半导体元件10的制造方法有关联，此外，具有反应层Ida与氮化钛层Idb所产生效果的 至少一部分是在半导体元件10的制造过程中获得。因此，下面参照图2至图4对半导体元 件10的制造方法进行说明，并且更加详细地对本发明的特征进行说明。
首先，如图2(a)所示，准备在主面具有半导体层12的碳化硅基板11。半导体层12 在此是4H-SiC。可以在半导体层12与碳化硅基板11的主面之间的界面形成缓冲层。该情 况下，缓冲层由η.碳化硅构成，厚度约为0. 5 4 μ m，杂质浓度为1 X IO16 1 X 1019cm_3左 右ο接下来，如图2(b)所示那样，在半导体层12的表面形成掩膜21之后注入铝从而 形成P型阱区域13a。然后，除去掩膜21。接下来，如图2(c)所示那样在半导体层12上形 成掩膜22之后注入氮从而形成η+型源极区域14a。然后除去掩膜22。接下来，如图2(d) 所示那样在半导体层12上形成掩膜23并将铝作为杂质注入从而形成ρ+型接触区域15a。 然后，除去掩膜23。接下来，通过将碳类薄膜堆积于半导体层12的表面、并在惰性气体气氛中以大约 1700°C加热30分钟左右来活化杂质。之后，除去碳类薄膜，如图2(e)所示准备具有杂质注 入区域(P型阱区域13、η+型源极区域14、ρ+型接触区域15)的碳化硅基板11。接下来，在具有杂质注入区域的半导体层12上，使由碳化硅构成的沟道层16外延 生长于半导体层12上，并以露出接触区域15以及源极区域14的一部分的方式对沟道层16 进行干蚀刻，从而得到如图2(f)所示的结构。接下来，如图3(a)所示，通过将具有沟道层16的半导体层12在含有氧的气氛中、 以约1200°C左右加热进行氧化形成栅极绝缘膜17。在该氧化处理之后，可以通过在含有氮 原子的气体气氛中对碳化硅基板进行热处理，从而对栅极绝缘膜17进行氮化 处理。另外， 栅极绝缘膜17除热氧化工序以外例如也可以堆积SiO2层等的绝缘层，也可以在热氧化层 之上堆积绝缘层。接下来，在该栅极绝缘膜17上堆积栅极电极18。在此例如将掺杂了磷化氢的n+ 型多晶硅作为栅极电极18的材料而使用。如图3(b)所示那样对该多晶硅进行布图，从而 形成栅极电极18。然后，从图3(b)所述的状态在表面侧再次堆积层间绝缘层19。在此，虽 然使用了含有磷的SiO2膜(PSG膜)，但是也可以形成由其他材料构成的层间绝缘膜19。如图3(c)所示那样对层间绝缘层19进行布图并对栅极绝缘膜17的一部分也进 行蚀刻，从而使半导体层12中的接触区域15与源极区域14的一部分露出。通过将与该露 出面(图3(c)中的露出面31)的至少一部分接触的金属电极(例如Ni)堆积大约50 200nm左右、并实施约800 1100°C左右的热处理，使金属电极与半导体层12的界面生成 硅化物，从而形成图3(d)所示的源极电极las。此时，在图3(c)的露出面32中，如图3(d) 所示那样同时也形成与栅极电极18欧姆接合的电极lag。接下来，在碳化硅基板11的背面堆积含有钛的电极层，并在氮气氛中实施800 1100°C左右的热处理。由此，如图3(e)所示那样形成背面欧姆电极层Id。在该热处理中碳化硅基板11与含有钛的电极层进行反应。虽然钛容易与硅反应 形成Ti硅化物，但是也可以与碳反应生成Ti碳化物。因此，通过碳化硅基板11与钛进行 反应碳并没有游离，而是如图1(b)所示那样从电极层的碳化硅基板11层形成含有钛、硅、 碳的反应层Ida。另外，由于在氮气氛中进行了热处理，因此从电极层的、碳化硅基板11的 背面的相对侧即反应层的表面形成氮化钛层ldb。在反应层Ida生成的同时由于从电极层 表面生成氮化钛层ldb，因此氮化钛层Idb在碳化硅基板11与钛的反应过程中防止碳对电 极层表面的扩散。由此，形成碳浓度在碳化硅基板11的背面侧较高、在碳化硅基板11的相对侧的面较低的背面欧姆电极Id。再有，由于Ti容易被氧化，因此在碳化硅基板11的背面残留少许氧化膜等时，在 热处理过程中电极层中的Ti先对氧化膜进行还原。由此，含有钛的电极层可以直接与碳化 硅基板11接触，进行上述的反应层Ida的生成。这样，能够实现优异的欧姆特性。然后，如图3(f)所示那样，在主面侧(具有层间绝缘膜19侧)堆积构成上部布线 电极的金属(例如铝)，形成上部布线电极Ibs与栅极衬垫电极lbg。在上部布线电极lbs 由铝构成、由磷酸类的湿法蚀刻进行该布图的情况下，由于背面侧的背面欧姆电极层Id在 其表面设有氮化钛层，因此背面欧姆电极层Id几乎不被蚀刻。在由干蚀刻进行布图的情况下，为了防止背面欧姆电极层Id的腐蚀，优选将Cu、 Au、Pt等的金属形成于背面欧姆电极层Id上。该情况下，能够将这些的金属作为后面工序 的背面保护层Ie而直接采用。接下来，如图4(a)所示那样在背面欧姆电极层Id上堆积背面保护层le。优选背 面保护层I e具有导电性。在此，形成由铝构成背面保护层le。如上所述，通过背面欧姆电极层Id含有Ti、并且在表面形成氮化钛层ldb，抑制背 面欧姆电极Id的表面处的碳析出。因此，背面保护层Ie能够与背面欧姆电极层Id形成良 好接合，抑制背面保护层Ie从背面欧姆电极层Id的剥离。接下来，如图4(b)所示在碳化硅基板11的主面侧、即具有上部布线电极(源极衬 垫)Ibs以及栅极衬垫电极Ibg的一侧堆积钝化层lc，并以覆盖各衬垫的周边部并且露出衬 垫表面的方式对钝化层Ic部分地进行蚀刻。在此，作为钝化层Ic使用SiC膜的情况下，钝化层Ic优选由湿法蚀刻进行蚀刻处 理。特别地，由于碳化硅基板比硅基板口径小、并且现在广泛使用3英寸的碳化硅基板，因 此为了提高吞吐量优选采用筒(barrel)型的干蚀刻。不过，在进行筒型的干蚀刻时，碳化 硅基板11的主面以及背面的两面暴漏于等离子中。因此，如果不设置背面保护层le，则背 面欧姆电极层Id将直接暴漏于等离子中，根据气体种类背面欧姆电极层Id将被蚀刻。根据本实施方式的M0SFET10，设有由铝构成背面保护层le。由于背面保护层Ie 对于主面侧的钝化层Ic的干蚀刻具有抗性，因此在钝化层Ic的干蚀刻过程中背面保护层 Ie保护背面欧姆电极层Id。另外，背面保护层Ie也几乎没有被蚀刻。通过该干蚀刻工序， 如图4(b)所示获得在表面侧具有钝化层Ic的结构。在作为钝化层Ic采用聚酰亚胺(Polyimide)的情况下，作为背面保护层Ie例如 可以选择铝、Cu、Au、Ag、Pt等。最后，仅对图4(b)背面保护层Ie的最表层进行蚀刻处理(例如，由稀氢氟酸进行 湿法蚀刻等)，在背面保护层Ie上堆积金属电极层If从而完成M0SFET10。如图4(c)所 示，金属电极层If含有Ti层lfa、Ni层Ifb以及Ag层lfc。金属电极层If的层结构并不 限于图4(c)所示的情况，可根据M0SFET10的封装适当选择。也可以将Ti/Ni/Au层或Cr/ NiCr/Ni/Ag层等作为金属电极层If使用，也可以使用其他金属的组合。再有，在本实施方式中，在保留背面保护层Ie的基础上堆积金属电极层If。但是， 本发明的MOSFET也可以没有背面保护层le。如图5所示，可以实现没有背面保护层Ie的 MOSFET10a。图5所示的MOSFETlOa具有如下的结构，即在没有背面保护层Ie的情况下在背面欧姆电极层Id的、与碳化硅基板11相对侧的一面直接设有金属电极层If。MOSFETlOa可以在上述的M0SFET10的制造工序的过程中通过除去背面保护层Ie 而制作。例如，在上述M0SFET10的制造工序的过程中，在对图4(b)所示的钝化层Ic进行 了蚀刻处理、以及布图之后，例如由抗蚀剂对碳化硅基板11的主面进行保护从而选择性地 除去背面侧的背面保护层le。在背面保护层Ie由铝形成的情况下，可以使用磷酸、硝酸以 及醋酸混合液容易地进行蚀刻。此时，背面欧姆电极层Id的表面由氮化钛覆盖，氮化钛不 溶解于该蚀刻剂。因此，选择性地进行蚀刻并没有除去背面欧姆电极层Id。然后，通过对背 面欧姆电极层Id进行表面处理(例如，由稀氢氟酸进行蚀刻)、并在背面欧姆电极层Id上 堆积金属电极层lf，能够制作出MOSFETlOa。另外，在使用筒型的干蚀刻以外的装置进行钝化层Ic的干蚀刻的情况下，虽然有 可能稍微降低吞吐量，但是通过使背面欧姆电极层Id与干蚀刻装置的平台(Stage)贴紧能 够在等离子中保护背面欧姆电极层。该情况下即使没有背面保护层le，对背面欧姆电极Id 也几乎没有影响。因此，通过省略参照图4(a)而进行说明的背面保护层Ie的堆积、并在图 4(b)以及(c)中在不存在背面保护层Ie的状态下进行元件的制作，能够制作出图5所示的 半导体元件10a。在此，为了进行图5所示的半导体元件IOa的背面的背面欧姆电极层Id的评价， 准备除去了金属电极层If中的Ni层Ifb以及Ag层Ifc的样品，并进行了俄歇(Auger)电 子能谱分析。图6中表示其结果。横轴表示由SiO2溅射率(Spatter Rate)进行换 算的深 度，纵轴表示各元素的俄歇电子的强度。背面欧姆电极层Id是通过在碳化硅基板的背面形 成厚度为150nm的钛层、并在氮气氛中以950°C进行2分钟热处理而形成的。另外，在热处 理之后堆积了金属电极层If中的300nm的Ti层lfa。在图6中，由Si、C、0表示的曲线分 别表示硅、碳、氧的元素分布。再有，由Ti+N表示的曲线表示结合了钛以及氮的钛的合计的 分布。另外，Ti表示与氮以外的元素结合的钛的分布。此外，由于各元素的检测灵敏度不 同，因此强度并没有正确地表示各元素的丰度比(Abundance Ratio)。如图6所示，可知在与Ti层Ifa的界面附近的背面欧姆电极层Id内几乎不存在 碳，即使进行热处理碳在背面欧姆电极层Id表面(未与碳化硅基板接触侧的表面)也并不 析出。另外可知在背面欧姆电极层Id的与碳化硅基板11的界面附近几乎不存在氧，不存 在阻碍碳化硅基板11与背面欧姆电极层Id之间的良好欧姆接合的氧化膜。可知在该样品中，从背面欧姆电极层Id与金属电极层Ifa的界面向碳化硅基板11 侧、由Si02溅射率进行换算，大约至200nm的深度氮化钛为主要成分，在背面欧姆电极层Id 的碳化硅基板11的相对侧形成氮化钛层ldb。另一方面，可知在背面欧姆电极层Id的碳化 硅基板11的背面、具体的是从与碳化硅基板11的界面起至Ti层Ifa侧的约200nm的区域 存在钛、硅以及碳，形成由这些元素的合金构成的反应层Ida。进一步可知在背面欧姆电极 层Id的内部越是靠近碳化硅基板11侧则碳的浓度越高，越是背面欧姆电极层Id的表面侧 则碳浓度越低。再有，在图6中，虽然在Ti层Ifa区域虽然以恒定强度存在Ti+N的曲线，但是该 区域中的Ti+N的曲线表示在Ti层Ifa中存在Ti、表示氮不存在于Ti层Ifa中。如上所述 在图6的俄歇电子能谱分析中，由“Ti+N”表示的曲线在分析方法上表示钛以及氮结合之后 的钛的合计的分布，这一点从在氮气氛中对背面欧姆电极层Id进行热处理之后、在背面欧姆电极层Id上堆积Ti层Ifa便可明确。下面，表示对MOSFETlOa中的金属电极层If的接合强度进行测定的结果。将在MOSFETlOa的背面侧的金属电极层If的表面以5X5进行配置的25个5mmX5mm的正方形 的划线由金刚石笔进行。接下来，通过在分离为25个正方形形状的金属电极层If的表面 粘贴胶带、并对其胶带进行剥离，研究剥离了几个正方形形状的金属电极层If。实验结果为虽然发现由金刚石笔所划的线的最上的一部分出现线状的金属电极 层If的剥离，但是在全部25个区域金属电极板If并没有拷贝于胶带上、依然保持于半导 体元件IOa上。由此可确认在本实施方式的MOSFET中金属电极层以充分的强度紧贴于背 面欧姆电极。这样，根据本实施方式的半导体元件，背面欧姆电极层包括反应层，位于碳化硅 基板的背面侧并含有钛、硅以及碳；氮化钛层，其位于碳化硅基板的背面的相对侧。反应层 中的Ti由于可以与硅以及碳进行反应，因此在形成欧姆电极时、碳游离从而并不析出于欧 姆电极的表面可以使碳进入反应层中。另外，氮化钛层位于碳化硅基板的背面的相对侧，防 止碳向背面欧姆电极层的表面(未与碳化硅基板接触的一侧的表面)扩散。因此，抑制在 背面欧姆电极层的表面析出碳，抑制形成于背面欧姆电极层的表面的金属电极层从背面欧 姆电极层剥离。另外，由于钛容易被氧化，因此即使在碳化硅基板的表面残留少许氧化膜，也能够 还原氧化膜、从而在反应层与碳化硅基板之间形成良好的欧姆接合。再有，由于背面欧姆电极层的表面被氮化钛层覆盖，因此在半导体元件的制造工 序中，在用于形成碳化硅基板的主面侧的结构的过程中能够防止背面欧姆电极层被蚀刻。再有，通过在背面欧姆电极层的氮化钛层的表面进一步设有保护层，在碳化硅基 板的主面侧即使实施对绝缘膜进行蚀刻的过程的情况下，也能够保护背面欧姆电极层的表 面。另外，本实施方式的MOSFET并不限定于图1至图5所示的结构。例如，在图1至 图5所示的MOSFET的结构中虽然将由碳化硅构成的沟道层16形成于半导体层12上，但是 也可以没有沟道层16。在这种没有沟道层16的结构的情况下，在半导体层12中所形成的 P型阱区域13之中的、被η+型源极区域14与未形成ρ型阱区域13的半导体层12夹着的、 位于栅极电极18的下方的部分成为沟道层。若对栅极电极18施加电压则在沟道区域内形 成反转层，从而形成电子移动的沟道。另外，在本实施方式中虽然采用2重注入型MOSFET(DIM0SFET)来进行说明，但是 也可以同样地应用于例如沟槽(Trench)型MOSFET或IGBT等其他的元件形式。(第2实施方式)下面，对根据本发明的半导体元件的第2实施方式进行说明。在本实施方式中，作为半导体元件以纵型肖特基二极管为例进行说明。图7是表示根据本发明的半导体元件的第2实施方式即肖特基二极管60的例子 的截面图。肖特基二极管60包含碳化硅基板11。碳化硅基板11例如具有从4H-SiC(0001) 面在<11-20>方向倾斜了 θ度θ <10度)的主面。碳化硅基板11的主面为Si 面，背面为C面。在此主面的面粗糙度比背面的面粗糙度小。碳化硅基板11的杂质浓度为 IXlO18cnT3以上。在碳化硅基板11的主面上设有半导体层12。半导体基板12由外延生长而形成、为η型的4H-SiC(杂质浓度为1 X IO14 1 X 1017cm_3左右、厚度为5微米以上)。 也可以在半导体层12与碳化硅基板11之间设有缓冲层12b。在半导体层12的表面附近设有用于缓和电场集中的防护环(GuardRing)区域63。 防护环区域63通过在半导体层12中注入铝而形成，例如深度约为600nm、平均浓度约为 IXlO18Cnr3 左右。在半导体层12的表面设有肖特基电极层6a。肖特基电极层6a例如由Ti或M、 Mo、W等的、在与半导体层12之间形成肖特基接合的金属构成。厚度为50 200nm左右。 该肖特基电极层6a的端面与防护环区域63接触。在肖特基电极层6a上设有上部布线电 极层6b。上部布线电极层6b例如由铝构成，其厚度约为3 μ m。以覆盖防护环区域63的方式设有绝缘层69。绝缘层69例如由SiO2构成。该绝 缘层69可以是通过氧化半导体层12而得到的氧化层。以覆盖上部布线电极层6b的端面 的方式设有钝化层6c。可以使钝化层6c与绝缘层69为一体。在碳化硅基板11的背面设有背面欧姆电极层Id。背面欧姆电极层Id具有与第1 实施方式同 样的结构。具体的是，如图1(b)所示背面欧姆电极层Id具有反应层Ida与氮 化钛层ldb。反应层Ida位于碳化硅基板11的背面侧，含有钛、硅以及碳。另外，氮化钛层 Idb是碳化硅基板的背面的相对侧，位于反应层Ida的表面，主要由氮化钛构成。 虽然氮化钛层Idb也含有碳，但碳的含有量以背面欧姆电极层Id整体来看、碳化 硅基板11侧比碳化硅基板11的背面的相对侧高。反应层Ida以及氮化钛层Idb的优选厚 度与第1实施方式相同。在背面欧姆电极层Id的、碳化硅基板11的背面的相对侧的面上设有背面保护层 Ie0背面保护层Ie例如对钝化层Ic的蚀刻具有抗性，并且具有导电性。与第1实施方式 相同，在钝化层Ic由SiN构成时背面保护层Ie由铝构成。在背面保护层Ie的、背面欧姆电极层Id的相对侧的面设有金属电极层If。虽然图 7中表示金属电极层If为3层，但也可以是单层或者多层。金属电极层If例如含有Ti层 lfa.Ni层Ifb以及Ag层lfc。该情况下，Ti层Ifa与背面保护层Ie接触。在将M0SFET10 收纳于T0-220等的封装中时，由于需要将M0SFET10对封装的引线框架进行锡焊，因此优选 MOSFET10具有金属电极层If。下面，利用图8至图9对半导体元件60的制造方法进行说明。首先，如图8(a)所示，准备具有半导体层12的碳化硅基板11。可以在半导体层 12与碳化硅基板11之间形成约0. 5 4 μ m左右(浓度为1 X IO16 1 X 1019cm_3左右)的 缓冲层(η+半导体层、在此为碳化硅层)。半导体层12在此为4H-SiC。接下来，如图8(b) 所示，在半导体层12的表面准备了掩膜71之后，注入铝或者硼的杂质从而形成ρ型防护环 区域63a。然后，除去掩膜71。接下来，通过将碳类薄膜堆积于半导体层12的表面、并在惰性气体气氛中以大约 1700°C加热30分钟左右来活化杂质，通过除去碳类薄膜活化防护环区域63a。接下来，如图8(c)所示，在具有防护环区域63的半导体层12上堆积绝缘层69a。 该绝缘层69a例如是将半导体层12以约1200度暴漏于氧气氛中时形成的热氧化膜。接下来，在碳化硅基板11的背面堆积含有钛的电极层，并在氮气氛中实施800 iioo°c左右的热处理。由此，如图8(d)所示那样形成表面被氮化的背面欧姆电极层id。
然后，如图8(e)所示，对碳化硅基板11的主面侧的绝缘层69a的一部分进行刻蚀 处理，使半导体层12的表面与防护环区域63的一部分露出。之后，对露出部分堆积肖特 基电极层6a(例如将Ti堆积IOOnm左右)，从而得到图8(f)的结构。肖特基电极层6a的 堆积方法，例如从图8 (e)所示的状态将Ti蒸镀于主面侧全面，并实施由光致抗蚀剂进行 的图像形成，通过蚀刻除去不需要部分即可。另外作为其他的方法，在图8(d)中对绝缘层 69a进行布图时，使用抗蚀剂保留需要的部分之后并不除去抗蚀剂而直接蒸镀Ti，由提离 (Liftoff)过程也能够形成图8(f)的结构。接下来，堆积成为上部布线电极的金属(例如铝)，进行布图从而形成上部布线电 极层6b这样得到图9(a)所示的结构。上部布线电极层6b由铝构成，在以磷酸类的湿法蚀 刻进行其布图的情况下，由于在背面侧的背面欧姆电极层Id的表面形成氮化钛层，因此背 面欧姆电极层Id几乎不被蚀刻。在由干蚀刻进行布图的情况下，为了防止背面欧姆电极层Id的腐蚀，优选将Cu、 Au、Pt等的金属形成于背面欧姆电极层Id上。该情况下，这些的金属作为后面工序的背面 保护层Ie可以直接采用。接下来，如图9(b)所示，在背面欧姆电极层Id上堆积背面保护层le。优选背面保 护层Ie具有导电性。如第1实施方式中所说明那样，在本实施方式中也抑制向背面欧姆电 极层Id的表面的碳的析出。因此，背面保护层Ie以良好状态与背面欧姆电极层Id接触， 抑制保护层Ie的剥离。
接下来，在具有上部布线电极层6b —侧，堆积钝化层6c，并以保护上部布线电极 层6b的端部同时露出其表面的方式部分地进行蚀刻。在此，作为钝化层6c使用SiC膜的 情况下，钝化层6c优选由湿法蚀刻进行蚀刻处理。特别地，由于碳化硅基板比硅基板口径 小、并且现在广泛使用3英寸的碳化硅基板，因此为了提高吞吐量优选采用筒型的干蚀刻。 不过，在进行筒型的干蚀刻时，碳化硅基板的主面以及背面的两面暴漏于等离子中。因此， 如果不设置背面保护层le，则背面欧姆电极层Id直接暴漏于等离子中，根据气体种类背面 欧姆电极层Id将被蚀刻。根据本实施方式的肖特基二极管60，设有由铝构成的背面保护层le。由于背面保 护层Ie对于主面侧的钝化层6c的干蚀刻具有抗性，因此在钝化层6c的干蚀刻过程中背面 保护层Ie保护背面欧姆电极层Id。另外，背面保护层Ie也完全没有被蚀刻。通过该干蚀 刻工序，如图9(c)所示获得在表面侧具有钝化层6c的结构。作为钝化层6c采用聚酰亚胺的情况下，作为背面保护层Ie例如可以选择铝、Cu、 Au、Ag、Pt 等。最后，对图9(d)背面保护层Ie的最表层进行若干蚀刻处理(例如，由稀氢氟酸进 行湿法蚀刻等)，在背面保护层Ie上堆积金属电极层If从而完成肖特基二极管60。如图 9(d)所示，金属电极层If含有Ti层lfa、Ni层Ifb以及Ag层lfc。金属电极层If的层结 构并限于图9所示的情况，可根据肖特基二极管60的封装形式适当选择。也可以将Ti/Ni/ Au层或Cr/NiCr/Ni/Ag层等作为金属电极层If使用，也可以使用其他金属的组合。再有，在本实施方式中，在保留背面保护层Ie的基础上堆积金属电极层If。但是， 本发明的肖特基二极管也可以没有背面保护层le。如图10所示，可以实现没有背面保护层 Ie的肖特基二极管60a。
图10所示的肖特基二极管60a具有如下的结构，即在没有背面保护层Ie的情况 下在背面欧姆电极层Id的与碳化硅基板11相对侧的一面直接设有金属电极层If。肖特基二极管60a可以在上述的肖特基二极管60的制造工序的过程中通过除去 背面保护层Ie而制作。例如，在上述肖特基二极管60的制造工序的过程中，在对图9 (c)所示的钝化层6c 进行了蚀刻处理、以及布图之后，例如由抗蚀剂对碳化硅基板11的主面进行保护从而选择 性地除去背面侧的背面保护层le。在背面保护层Ie由铝形成的情况下，可以使用磷酸、硝 酸以及醋酸混合液容易地进行蚀刻。另外，背面欧姆电极层Id的表面由氮化钛覆盖，氮化 钛不溶解于该蚀刻剂。因此，选择性地进行蚀刻并没有除去背面欧姆电极层Id。然后，通过 对背面欧姆电极层Id进行表面处理(例如，由稀氢氟酸进行蚀刻)、并在背面欧姆电极层 Id上堆积金属电极层lf，可以制作出肖特基二极管60a。另外，在使用筒型的干蚀刻以外的装置进行钝化层6c的干蚀刻的情况下，虽然有 可能稍微降低吞吐量，但是通过使背面欧姆电极层Id与干蚀刻装置的平台(Stage)贴紧能 够在等离子中保护背面欧姆电极层。该情况下即使没有背面保护层le，对背面欧姆电极Id 也几乎没有影响。因此，通过省略参照图9(b)而进行说明的背面保护层Ie的堆积、并在图 9(c)以及(d)中在不存在背面保护层Ie的状态下进行元件的制作，形成图10所示的肖特 基二极管60a。
再有，虽然在本实施方式中以肖特基二极管为例对本发明进行了说明，但是例如 也可以是pn接合二极管等的其他元件形式。另外，在本实施方式中，虽然作为碳化硅基板11使用4H_SiC基板，但是也可以使 用其他结晶面或其他的多种类型的SiC基板。再者，对于偏移角也可以是<11-20>方向以 外的例如<1-100>方向等。特别地，在碳化硅基板11的主面(表面)为Si面、背面为C面、与主面相比背面 的表面粗糙度较大的情况下，由于欧姆电极对背面的接触面积比Si面一侧大，因此在背面 全面容易形成低接触阻抗的背面欧姆电极层Id。另外，碳化硅基板只要具有从(0001)面倾斜了 θ度(0彡θ彡10度)的主面 便能够得到本发明的效果，但主面即使是(0001)整面或者其他的面(例如，(1-100)面、 (11-20)面、(03-38)面等)也可获得本发明的效果。再有，虽然在碳化硅基板的主面为Si面、背面为C面的情况下进行了说明，但是也 可以是背面为Si面、主面为C面。不过，该情况下优选背面比表面的面粗糙度大。再有，作为背面保护层虽然采用铝而进行了说明，但是也可以采用对表面侧的钝 化层的蚀刻具有抗性的材料例如Cu、Ag、Au、Pt等其他金属。再有，虽然对背面保护层是单层的情况进行了说明，但是当然也可以多层。在以多 层形成背面保护层的情况下，在远离背面欧姆电极层一侧、配置对表面侧的钝化层的蚀刻 具有抗性的材料即可。(产业上的利用可能性)根据本发明，背面欧姆电极层包括钛与硅以及碳的反应层，背面欧姆电极层的与 碳化硅基板不接触的相对侧的面是氮化钛，从而在表面侧的电极加工等过程中能够使背面 欧姆电极难以被蚀刻。另外，通过在背面欧姆电极层上形成对表面侧绝缘层(钝化层)的蚀刻具有抗性的背面保护层，背面欧姆电极层没有受到直接损伤从而得到良好的欧姆特性。 由此，可以应用于MOSFET、IGBT、肖特基二极管、pn 二极管等的、在碳化硅基板背面侧具有 欧姆电极的 半导体元件。
权利要求
一种半导体元件，其特征在于，具有碳化硅基板，其具有主面以及背面；碳化硅层，其形成于所述碳化硅基板的主面；以及欧姆电极层，其形成于所述碳化硅基板的背面，所述欧姆电极层具有反应层，其位于所述碳化硅基板的背面侧，并含有钛、硅以及碳；以及氮化钛层，其位于所述碳化硅基板的背面的相对侧。
2.根据权利要求1所述的半导体元件，其特征在于，还具有绝缘层，其直接或者间接地覆盖所述半导体层的至少一部分；以及 保护层，其形成于所述欧姆电极层的所述氮化钛层的表面， 所述保护层对于所述绝缘层的蚀刻具有抗性。
3.根据权利要求2所述的半导体元件，其特征在于， 还具有金属电极层，其设置于所述保护层的表面， 所述保护层具有导电性。
4.根据权利要求1所述的半导体元件，其特征在于， 还具有金属极层，其形成于所述欧姆电极层的所述氮化钛层的表面。
5.根据权利要求1至4的任意一项所述的半导体元件，其特征在于，所述欧姆电极层中的所述碳的浓度为所述碳化硅基板侧比所述碳化硅基板的背面的 相对侧高。
6.根据权利要求1所述的半导体元件，其特征在于， 所述碳化硅层具有η型的导电性。
7.根据权利要求6所述的半导体元件，其特征在于， 还具有Ρ型阱区域，其设置于所述碳化硅层中；η+型源极区域以及P+型接触区域，分别设置于所述P型阱区域内的一部分上； 沟道区域，与没有设置所述η+型源极区域以及所述碳化硅层的ρ型阱区域的部分电连接；源极电极，与所述η+型源极区域以及ρ+型接触区域电连接； 栅极绝缘膜，其设置于所述沟道区域上；以及 栅极电极，其设置于所述栅极绝缘膜上， 所述欧姆电极层作为漏极电极而发挥功能。
8.根据权利要求6所述的半导体元件，其特征在于， 还具有肖特基电极，其与所述半导体层肖特基接合。
9.一种半导体元件的制造方法，其特征在于，具有如下工序 工序Α，准备在主面上形成有半导体层的碳化硅基板；工序B，在所述碳化硅基板的背面形成含有钛的电极层；工序C，通过对所述碳化硅基板进行热处理，使所述碳化硅基板与所述电极层反应，从 而在所述碳化硅基板的背面形成含有钛、硅以及碳的反应层；以及 工序D，在所述反应层的表面形成氮化钛层。
10.根据权利要求9所述的半导体元件的制造方法，其特征在于，通过在含有氮的气氛中进行所述工序C中的热处理，可同时进行所述工序C与工序D。
11.根据权利要求9或者10所述的半导体元件的制造方法，其特征在于，还包括 工序E，在所述工序D之后，形成直接或者间接地覆盖所述半导体层的至少一部分的绝缘层；工序F，在所述欧姆电极层形成保护层；以及 工序G，在所述工序F之后，对所述绝缘层进行蚀刻。
12.根据权利要求11所述的半导体元件的制造方法，其特征在于， 还包括工序H，在所述工序G之后，除去所述保护层。
全文摘要
本发明提供一种半导体元件，具有碳化硅基板(11)，其具有主面以及背面；半导体层(12)，其形成于所述碳化硅基板的主面；以及背面欧姆电极层(1d)，其形成于所述碳化硅基板的背面，所述背面欧姆电极层(1d)具有反应层(1da)，其位于所述碳化硅基板的背面侧并含有钛、硅以及碳；氮化钛层(1db)，其位于所述碳化硅基板的背面的相对侧。
文档编号H01L21/336GK101842878SQ200880105438
公开日2010年9月22日 申请日期2008年10月24日 优先权日2007年10月24日
发明者内田正雄, 宇都宫和哉, 林将志 申请人:松下电器产业株式会社