集成电路管芯封装的电磁屏蔽形成的制作方法

专利名称：集成电路管芯封装的电磁屏蔽形成的制作方法
技术领域：
本发明一般涉及集成电路，并且更具体而言，提供了用于密封集成电路的屏蔽。
背景技术：
一些集成电路实现为具有电磁屏蔽的封装，用于保护集成电路不受电磁干扰 (EMI)的影响。这类封装的示例包括多芯片模块(MCM)，该多芯片模块(MM)具有在单个MCM 基板上连接在一起的多个分立的微电子器件(例如，处理单元、存储器单元、相关逻辑单 元、电阻器、电容器、电感器等)。可以在密封集成电路管芯之前形成这些屏蔽结构，或者可 以与集成电路管芯分开地形成这些屏蔽结构。然而，这类方法可以与在管芯密封之后执行后互连(postintercormect)处理的 封装工艺不相容。


当结合下面的附图考虑下面的详细描述时，可以理解本发明以及所得到的本发明 的多个目的、特征和优点，其中图1是根据一个实施例的在双面胶带或附着化学品的层和工艺载体基板上安装 的并且由制模化合物密封的多个芯片模块(和接地框架)的横截面图；图2是图1所示的密封的多个芯片模块(面板)的透视图；图3示出图1之后的处理过程中的通过钻穿至少制模化合物而在单独电路模块之 间的模型化合物中形成通孔之后的密封的多个芯片模块的横截面图；图4a示出图3所示的密封的多个芯片模块(面板)的示例透视图，以示出通孔会 怎样形成为连续的沟槽或开口；图4b示出图3所示的密封的多个芯片模块(面板)的示例俯视图，以示出通孔会 怎样形成为任何期望形状的多个分立开口；图5示出图3之后的处理过程中的在至少制模化合物通孔中形成传导屏蔽层之后 的密封的多个芯片模块的横截面图；图6示出图5之后的处理过程中的在制模化合物减薄之后的密封的多个芯片模块 的横截面图；图7示出图6之后的处理过程中的在减薄的制模化合物上方形成屏蔽覆盖层之后 的密封的多个芯片模块的横截面图；图8a示出图7之后的处理过程中的在去除双面胶带和工艺载体之后的密封的多 个芯片模块的横截面图；图8b示出在去除双面胶带和工艺载体之后的密封的多个芯片模块的可替选实施 例的横截面图，其中在制模化合物中形成屏蔽通孔结构之前密封的多个芯片模块形成有处 于合适位置的接地框架；图9示出图8a之后的处理过程中的在密封的多个芯片模块的背面上形成微通孔并且将其与屏蔽通孔结构对准之后的密封的多个芯片模块的横截面图；图10示出图9之后的处理过程中的将微焊盘形成为与在密封的多个芯片模块背 面上形成的微通孔对准之后的密封的多个芯片模块的横截面图；图11示出图10之后的处理过程中的在多层基板形成有屏蔽通孔结构之后的密封 的多个芯片模块的横截面图，所述屏蔽通孔结构电连接到制模化合物中形成的屏蔽通孔结 构；图12示出图11之后的处理过程中的在将单独芯片模块分割之后的密封的多个芯 片模块的横截面图；图13示出用于制造具有保形EMI屏蔽的芯片模块的样品制造流程图；图14至图19是根据本发明的另一实施例的集成电路封装制造中的各个阶段的侧 剖面图；图20至图22是根据本发明的另一实施例的集成电路封装制造中的各个阶段的侧 剖面图；图23至图24是根据本发明的另一实施例的集成电路封装制造中的各个阶段的侧 剖面图；图25至图28是根据本发明的另一实施例的集成电路封装制造中的各个阶段的侧 剖面图；图29是图14-19的工作产品的实施例的局部顶视图。应该理解的是，为了使示例简单和清楚，附图所示的元件不必按比例绘制。例如， 为了提升和改进清晰度并且便于理解的目的，一些元件的尺寸相对于其他元件被放大。另 外，在合适考虑的情况下，在附图之中重复附图标记来表示相应的或类似的元件。
具体实施例方式以下阐述了用于执行本发明的模式的详细描述。该描述旨在对本发明进行说明， 而不应该看作限制。描述用于制造具有一体化屏蔽的高密度密封的一个或多个半导体器件的方法和 装置。作为预备步骤，通过使用诸如厚双面胶带或化学附着层的可去除附着器件将电路器 件安装在工艺载体上，多个电路器件和可选的嵌入接地框架被组装为面板。该组装步骤出 现在形成下层电路基板(在本专利申请中还被称作分层再分布结构)之前。当电路器件 粘附于可去除附着器件时，用制模化合物或树脂密封电路器件。通过对制模化合物钻孔来 在单独电路器件之间形成通孔开口(例如，采用激光切割工具或其他合适的切割技术)，然 后用传导的或其他合适的屏蔽材料填充通孔开口(例如，通过溅射、喷射、电镀等)，在制模 化合物中形成屏蔽通孔环结构，以环绕并屏蔽电路器件。在各种实施例中，可以用环绕一个 (或多个)单独电路器件的至少单个连续的开口或沟槽来形成在制模化合物中形成的通孔 开口，从而形成一个或多个屏蔽通孔环结构，以使一个(或多个)单个电路器件不受电磁干 扰。可替选地，可以将通孔开口形成为任何期望形状(例如，圆形、方形、椭圆、矩形等)的多 个分立的开口，这些开口被设置成环绕一个(或多个)单个电路器件，从而形成一个或多个 屏蔽通孔环结构，以屏蔽一个(或多个)单个电路器件不受电磁干扰。在此时或在此之后， 在制模化合物的顶部上形成传导材料或其他合适屏蔽材料的层作为顶部屏蔽覆盖，使其与制模化合物中形成的屏蔽通孔环结构电接触。当形成屏蔽通孔环结构时，屏蔽通孔环结构 完全延伸穿过制模化合物并且暴露于制模化合物的底部(器件I/O侧)上。在释放可去除 附着器件之后，接着在制模化合物的底部上构建具有屏蔽通孔结构的多层电路基板。通过 构建具有其屏蔽通孔结构适当对准并且电连接到在制模化合物底部中形成的暴露的屏蔽 通孔环结构的电路基板，提供用于特定功能电路块和/或整体模块的一体化EMI屏蔽。在 所选择的实施例中，屏蔽通孔环结构可以与接地环连接。在形成具有与屏蔽通孔环结构电 连接的屏蔽通孔结构的多层电路基板之后，面板被切割成、锯成或以其他方式分离成单个 的封装管芯。现在将参照附图来详细描述各种示例性实施例。虽然在下面的说明中阐述了各种 细节，但是应该理解的是，可以不用这些具体细节来实践本发明，并且对本文描述的本发明 进行多个特定执行决定，以实现器件设计者的特定目标，例如，与对于各个实施方式来说将 是不同的工艺技术或设计相关限制相容。虽然这种开发工作会是复杂并且耗时的，但是对 于本领域的普通技术人员来说，获得本公开的益处是常规的任务。例如，参照不包括每个器 件的特征或几何结构的半导体器件的简化横截面图来描述选定的方面，以便避免限制或遮 蔽本发明。还应该注意的是，在整体的详细描述中，将形成并去除某些材料以制造半导体结 构。在以下没有详细描述用于形成或去除这类材料的特定工序的情况下，将意图使用对本 领域技术人员而言的常规技术来生长、沉积、去除或以其他方式以适当厚度形成这些层。这 类细节是已知的，并且不认为其对教导本领域技术人员如何制造或使用本发明是必需的。现在回到图1，示出多个芯片模块30-33和工艺载体基板10的横截面图，所述多个 芯片模块30-33被安装作为可去除附着器件12 (例如，双面胶带或附着化学品层)上的面 板。另外，提供图2来示出图1所示的密封的多个芯片模块(面板)的外部透视图。如图所 示，虽然每个芯片模块(例如，30)包括多个微电子器件(例如，处理器单元、存储器单元、相 关逻辑单元、电阻器、电容器、电感器等)，但是应该理解的是，如果每个芯片模块只包括单 个微电子或电路器件，则也可以得到本发明的优点。如果需要，每个芯片模块还可以具有接 地框架层6-9中的与(一个或多个)芯片模块电路相邻设置的接地框架。在图1中(但不 在图2中)，用虚线描绘接地框架元件6-9，以表示在制造工艺中时，可选地提供这些结构。 例如，接地框架层6和7形成在第一电路器件31周围的接地框架或环，而接地框架层8和 9形成在第二电路器件32周围的接地框架或环。芯片模块30-33 (和任意接地框架层)中 的每个微电子器件可以安装或附着在可去除附着器件12和工艺载体10的顶部上，以将其 固定在合适的位置。可去除附着器件12的目的在于在随后的制造工艺期间密封的芯片模 块30-33，使得在形成下层多层电路基板之前，屏蔽材料可以一体地形成在密封封装中。本 着这一目的，可以使用任何期望的附着技术来实现可去除附着器件12，包括但不限于在电 路基板的下表面与工艺载体10之间应用厚双面胶带、胶合层或其他可去除管芯附着材料。如在图1和图2中进一步示出的，用绝缘封装体或模塑16来密封多个芯片模块 30-37，可以通过涂覆、注入或以其他方式形成密封剂来形成该绝缘封装体或模塑16，以将 微电子器件密封在芯片模块中并且保护微电子器件不受湿度、污染、腐蚀和机械冲击的影 响。例如，在将微电子器件30-37粘附到可去除附着器件12之后，执行密封工艺，以用制模 化合物或制模密封剂来覆盖芯片模块。制模密封剂可以是二氧化硅填充树脂、陶瓷、无卤化 材料或一些其他的保护性密封剂层。通常使用液体来涂覆制模密封剂，然后被加热以通过在UV或环境气氛下固化来形成固体。密封剂还可以是固体，该固体被加热以形成液体，然 后冷却以形成固体制塑。如应该理解的，可以使用任何期望的密封剂工艺。此时，根据需 要，可以去除可去除附着器件12和工艺载体10 ；然而，去除步骤还可以随后出现在制造工 艺中，例如，以下本文所描述的情况，即，在绝缘封装体16中形成屏蔽通孔结构之后，释放 可去除附着器件。在形成封装面板组件之后，切割绝缘封装体16，以在单独芯片模块30-33之间形 成通孔41-44。这在图3中有所描绘，图3示出图1之后的处理中的在通过切割穿透至少 绝缘封装体16而在绝缘封装体16中形成通孔41-44之后的密封的多个芯片模块30-33的 横截面图。另外，提供图4a来示出图3所示的密封的多个芯片模块(面板)的示例外部透 视图。如图所示，虽然应该理解的是，可以用较窄的切口来形成通孔开口，但是穿过绝缘封 装体16并且进入可去除附着器件12的切口形成了将芯片模块30-37分隔开的沟槽40-48。 如图4a所示，通孔开口 40-48可以以连续的彼此相交的切口或沟槽形成在绝缘封装体16 中，从而形成被设置成环绕一个(或多个)单独芯片模块的通孔开口。然而，与使用连续的 沟槽开口不同，通孔开口可以形成为多个分立的开口，这些分立的开口被设置成共同环绕 一个(或多个)单个芯片模块。在图4b中描绘了示例实施方式，图4b示出密封的多个芯 片模块31-37的示例俯视图，以示出通孔开口 140-149中的每个如何可以在绝缘封装体16 中形成为任何期望形状(例如，圆形、方形、椭圆形、矩形等)的多个分立开口。因此，对多 个分开的通孔开口被钻孔成围绕电路模块31，这些通孔开口包括通孔开口 151、152、153和 154。通过将多个分立的开口设置为环绕一个(或多个)单个芯片模块，可以随后通过填充 来形成屏蔽通孔环结构，以使一个(或多个)单个电路模块不受电磁干扰。虽然在图4a或 图4b中没有示出，但是可以围绕每个电路模块或器件形成不止一个的通孔开口的环，从而 增强由随后形成的屏蔽通孔结构提供的屏蔽效果。从以上内容可以明白的是，假设通孔开口环绕要被屏蔽的(一个或多个)芯片模 块或器件，则通孔开口可以形成为具有期望形状的连续或分立的开口。另外，可以控制通孔 开口的布置，以对单独模块提供局部屏蔽，并且对外部EMI源提供全局屏蔽。作为局部屏蔽 的示例，开口 151-154中形成的屏蔽通孔环结构将模块31与模块30以及模块32屏蔽开。 作为全局屏蔽的示例，开口 147-146中形成的屏蔽通孔环结构有助于将模块30-33与外部 模块(例如，模块34-35)屏蔽开。本领域的技术人员应该理解的是，可以控制分开的通孔开 口的形状、尺寸和间距，以便即使当不使用单个的连续沟槽开口时，也可实现本发明的EMI 屏蔽效果，这是因为分开的屏蔽通孔结构在彼此充分靠近地设置时将有效地用作单个屏蔽 结构。出于这个原因，参照图3和图4a所示的沟槽实施例来提供剩下的对图1至图13的实 施例的说明，即使所选择的实施例可以用诸如图4b所示的分开和分立的通孔开口来实现。图3中所示的通孔开口 41-44具有基本垂直的侧壁，这些侧壁分隔开预定的最小 距离，使得在随后的处理期间可以顺序地沉积传导或屏蔽层，以填充通孔开口。然而，应该 理解的是，替代地，通孔开口 41-44可以具有成角度的侧壁，这虽然花销很大，但是会有助 于随后的传导/屏蔽层的沉积。例如，可以用切割仪器形成通孔开口 41-44，该切割仪器形 成用于整个通孔开口(未示出)的V形切口，由于这种形状更容易由沉积的传导屏蔽层来 覆盖。采用这种切割，通孔开口在制模化合物顶部更宽，并且在底部更窄，其中，通孔开口终 止于可去除附着器件12。无论使用哪种形状，可以用具有切割刀片的锯子、激光器或任何其他仪器来进行切割，所述仪器能够在绝缘封装体中以及单独芯片模块30-37之间可控地形 成通孔开口 41-44。在所选择的实施例中，切割仪器提供的切割深度大于绝缘封装体16的 高度，使得沟槽延伸到可去除附着器件12中，如图4中所示的放大横截面图所示的。以此 方式，顺序形成在通孔开口中并且连接到随后形成的多层电路基板中的屏蔽通孔结构的屏 蔽层将完全密封单个的模块。另外，通过控制切割动作使得通孔开口终止于可去除附着器 件12，通过可去除附着器件12提供的粘合功能来保持各个芯片模块31-37相对于工艺载体 10的位置，这有助于随后对各个芯片模块的操纵或处理。当然，应该理解的是，可以使用任 何期望的技术来形成通孔开口 41-44，这些技术包括但不限于化学构图技术，该技术通过将 通孔开口 41-44构图并各向异性地蚀刻来选择性地蚀刻开口。当一直向下切割附着器件12时，重要的是定位和对准切割线，使得切口不与芯片 模块30-37中的微电子器件相交。这示出在图3中，其中，每个通孔开口(例如，沟槽41)设 置在芯片模块(例如，模块30和31)之间。在形成多层电路基板之前在绝缘封装体16中 形成通孔开口的一个好处在于，对通孔开口的切割不会与多层电路基板中的任何传导信号 或电压路径相交，这是因为它们还没有形成。如应该理解的是，应该通常避免与这类传导路 径的相交，以防止在通孔开口中顺序形成的传导路径和传导屏蔽层之间的短路。然而，在所 选择的实施例中，可以谨慎地控制通孔开口 41-44的定位和对准，以使其与绝缘封装体16 的底部处形成的嵌入的接地框架层6-9(图1所示)相交。这种定位使得能够在通孔开口 41-44中顺序形成的嵌入的接地框架层6-9以及它们相应的传导/屏蔽材料之间建立直接 的电连接。图5示出在图3之后的处理过程中的在绝缘封装体16上方以及通孔开口 41-44 中形成传导屏蔽层50并从而形成屏蔽通孔结构51-54之后的密封的多个芯片模块30-33 的横截面图。传导屏蔽层50可以是聚合物、金属、金属合金(例如，铁磁或铁电材料)、墨 水、涂料等或以上物质的组合物。在一个实施例中，传导屏蔽层50由铝(Al)、铜(Cu)、镍铁 (NiFe)JI (Sn)、锌(Zn)等(包括以上物质中的一种或多种的任意组合)形成。例如，通过 将传导屏蔽层50形成为非铁磁材料和铁磁材料(例如，铜的层和NiFe的层)的组合，然后 用电磁或宽带屏蔽来保护电路模块不受即是电又是磁的电磁场的干扰。在沉积传导屏蔽层 50之前，可以制备绝缘封装体16的上表面以及通孔开口 41-44，使得传导屏蔽层50将附着 于此。可以通过以下方法沉积传导屏蔽层50:物理气相沉积(PVD)、化学气相沉积(CVD)、 原子层沉积(ALD)、电解电镀、化学镀、火焰喷涂、传导涂料喷涂、真空金属喷镀、移印、溅射、 蒸发、分配、喷涂等，包括上述方法中的一种和多种的任意组合。虽然传导屏蔽层50可以在 每个沟槽侧壁上形成预定的厚度，但是在所选择的实施例中，根据期望的屏蔽效果，传导屏 蔽层50形成为部分或完全填充通孔开口 41-44。如应该理解的，如果只是部分填充通孔开 口 41-44，则将使用随后的处理过程来用传导屏蔽材料完全密封各个芯片模块，如本文以下 所描述的。图6示出图5之后的处理过程中的在可选地将绝缘封装体16和屏蔽通孔结构 51-54减薄之后的密封的多个芯片模块30-33的横截面图。通过碾磨、锯、研磨、抛光或使 用任何期望的技术去除绝缘封装体16和屏蔽通孔结构51-54中的一部分，最终封装的整体 外形厚度会减小，从而最终封装的器件的尺寸减小。然而，如果绝缘封装体16减薄，则将去 除其顶表面上形成的任何传导屏蔽层50，并且通过随后的工艺步骤进行替换以便提供器件屏蔽。虽然这种替换过程会出现在最终封装被组装和分割之前的任何时间，但是在所选择 的实施例中，可以在绝缘封装体16减薄之后添加传导屏蔽替换层。例如，图7示出图6之 后的处理过程中的在减薄的绝缘封装体16上方形成屏蔽覆盖层170并且使之与屏蔽通孔 结构51-54接触之后的密封的多个芯片模块31-33的横截面图。可以通过以下方法沉积传 导屏蔽层70 :PVD、CVD、ALD、电解电镀、化学镀、火焰喷涂、传导涂料喷涂、真空金属喷镀、移 印、溅射、蒸发、分配、喷涂等，包括上述方法中的一种和多种的任意组合。在形成传导/屏蔽层来填充通孔开口 41-44并覆盖绝缘封装体16之后，密封模块 与可去除附着器件12和工艺载体10分开或从其释放。这在图8a中示出，图8a示出在图7 之后的处理过程中的在去除了可去除附着器件12和工艺载体10之后的密封的多个芯片模 块30-33的横截面图。如图8a所示，密封模块面板的上部被翻转朝下，使得屏蔽覆盖层70 现在处于底部上，并且屏蔽通孔结构51-54和多个芯片模块30-33暴露于绝缘封装体16的 顶部上。在这种状态下，可以在密封模块的面板上方构建多层电路基板结构，其中，电路基 板结构包括由传导和/或屏蔽材料形成的屏蔽通孔结构，以完全围绕各个电路模块。例如， 多层电路基板结构可以每次制造一层，以包括由传导/屏蔽材料形成的电路基板屏蔽通孔 结构。通过正确地定位电路基板通孔结构使得它们电连接到在绝缘封装体16中形成的暴 露的屏蔽通孔结构51-54，各个电路模块可以由屏蔽通孔结构包围并屏蔽。结果，单独密封 模块30-33中的每个具有形成一个或多个屏蔽通孔环结构并且还具有一个或多个电路基 板通孔结构，屏蔽通孔环结构形成在绝缘封装体16内，以环绕并屏蔽电路模块，电路基板 通孔结构形成在多层电路基板中，也围绕并屏蔽电路模块。如本文所使用的，“通孔结构”或 “通孔环结构”指的是单个“路径通孔”以及一起形成屏蔽结构的传导路径(例如，接地焊盘 结构、嵌入的接地框架、微焊盘、迹线等)的任意组合。如上所述，密封的多个芯片可以被构建为包括嵌入的接地框架层6-9，这些接地框 架层6-9形成在绝缘封装体16(图1中用虚线示出)中，以有助于与屏蔽通孔结构51-54 对准的电路基板屏蔽通孔的形成。图8b示出密封的多个芯片模块30-33的可替选实施例 的横截面图，其中，在绝缘封装体16中形成屏蔽通孔结构51-54之前密封的多个芯片模块 30-33形成有处于合适位置的接地框架层6-9。在这种情况下，将控制用于形成通孔开口 41-44的任何切割工艺，以使其在切割穿过接地框架层6-9之前停止。图8b示出在去除了 双面较带12和工艺载体10之后，嵌入的接地框架层6-9表示出较大的连接表面，在这个连 接表面上，可以以更高的精确度形成随后形成的电路基板屏蔽通孔。包括具有较大连接表 面的埋入的接地框架层6-9的另一益处在于，在各个模块周围形成的屏蔽通孔结构可以被 构造为多通孔环结构，用于增强屏蔽。例如，可以在每个模块周围形成绝缘封装体16中的 多个同心屏蔽通孔环结构，以提供抵抗电磁干扰的附加屏蔽。虽然可以使用任何期望的制造顺序来形成多层电路基板，但是示例顺序的示出开 始于图9，图9示出图8a之后的处理过程中的在密封的多个芯片模块30-33的背面形成微 通孔91-94并且将其与屏蔽通孔结构51-54对准之后的密封的多个芯片模块30-33的横截 面图。各个微通孔可以通过以下步骤来制造在至少屏蔽通孔结构51-54上方形成具有开 口的绝缘层90，然后在开口中以沉积、溅射或以其他方式形成传导和/或屏蔽材料，以形成 微通孔91-94。通过涂覆构图的绝缘层材料的粘合剂层、通过沉积随后被选择性地蚀刻的 层或使用任何期望的技术，可以形成绝缘层90。可替选地，通过涂覆构图的传导/屏蔽材料的粘合剂层、通过沉积随后被选择性地蚀刻的层或使用任何期望的技术，可以形成微通 孔91-94。虽然没有示出，但是应该理解的是，绝缘层90还可以具有各个电路模块上方的开 口，以允许与电路模块中的任何信号线或电源电压线电连接。以此方式，使用包括但不限于 引线键合、载带自动键合、焊料球连接器、倒装芯片键合等的表面安装技术，芯片模块中的 每个微电器件可以安装到或附着到电路基板。例如，每个微电子器件可以具有芯片键合焊 盘(未示出)，例如通过使用引线键合，该芯片键合焊盘电连接到接合焊盘(未示出)。然后，多层电路基板的附加层可以形成在第一绝缘层90和微通孔91-94上方，以 构建电路基板屏蔽通孔。例如，图10示出在微焊盘101-104形成为与密封的多个芯片模块 30-33的背面上形成的微通孔91-94对准之后的密封的多个芯片模块30-33的横截面图。 可以通过以下步骤来制造各个微焊盘101-104 在至少微通孔91-94上方形成具有开口的 绝缘层(未示出)，然后在开口中沉积、溅射或以其他方式形成传导和/或屏蔽材料以形成 微焊盘101-104 ；通过涂覆构图的传导/屏蔽材料的粘合剂层；通过沉积随后被选择性地蚀 刻的传导/屏蔽层；或使用任何期望的技术。当继续构建多层电路基板时，电路基板屏蔽通孔结构121-124被形成为基本上与 屏蔽通孔结构51-54对准。图11示出示例工艺，示出了在图10之后的处理过程中的在多 层基板10形成有与微焊盘101-104对准形成的通孔结构111-114之后的密封的多个芯片 模块30-33的横截面图。此外，可以使用任何期望技术，由形成在至少微焊盘101-104上方 的一个或多个传导/屏蔽层来制造通孔结构111-114。虽然通孔结构121-124已形成，但 是通孔结构121-124电连接到绝缘封装体16中形成的屏蔽通孔结构51-54。电路基板110 还包括传导路径(未示出)，以将信号和/或电压电耦合到芯片模块。因此，电路基板110 可以形成为任意期望的形状和厚度，并且可以包括任何期望的特征，这些特征用于形成功 能化的半导体封装。另外，可以用任何期望的材料来制造电路基板110，这些材料例如是电 绝缘材料(例如，有机聚合物树脂)相对薄、柔性的膜或任何已知的合适材料制造的刚性、 基本上平面的构件，包括但不限于绝缘体涂覆的硅、玻璃、陶瓷、环氧树脂、双马来酰亚胺三 嗪(BT)树脂或本领域已知的适于用作电路基板的任何其他材料。最终完成的面板可以已经形成在电路基板的一个或多个I/O焊盘上。如图11中 的简化示意图所示，可以形成电源电压和信号I/O焊盘115，使得它们可以通过多层电路基 板电连接到相应的芯片模块30-33。另外，可以形成基准电压焊盘116，使得它们可以电连 接到多层电路基板中的通孔结构111-114，并且又电连接到屏蔽通孔环结构51-54和屏蔽
覆盖层70。此时，当构造多层电路时，例如可以通过沉积金属膜、传导聚合物等，将传导/屏 蔽涂层涂覆到绝缘封装体16的任何暴露表面上。例如，在形成多层电路基板之后，可以替 代地形成以上参照图7描述的传导屏蔽替换层。当完成多层电路基板时，面板被切割成、锯成或以其他方式分离成单个芯片。图12 示出图11之后的处理过程中的通过锯穿预定的切割路径来分割各个芯片模块从而形成芯 片模块的密封的多个芯片模块30-33的横截面图，在所述芯片模块中，形成屏蔽通孔结构 来屏蔽各个电路器件。如图12所示，设置在第一屏蔽通孔结构53、92、102、112和第二屏蔽 通孔结构52、93、103、113之间的切割线125将面板分成第一芯片模块(包括电路器件30 和31)和第二芯片模块(包括电路器件32和33)，其中，每个电路器件由电路基板和绝缘封装体16中形成的屏蔽通孔结构来分别屏蔽。通过在屏蔽结构之间设置切割线125，由屏蔽 通孔环结构53、54和屏蔽通孔结构111、112来屏蔽芯片模块32。同样地，芯片模块31由 屏蔽通孔环结构51、52和屏蔽通孔结构113、114来屏蔽。虽然图12只示出接近芯片模块 33的单个屏蔽结构54、101，但是应该理解的上，可以形成附加屏蔽结构(未示出)以环绕 和屏蔽模块33。现在回到图13，示出用于制造具有保形的EMI屏蔽的芯片模块的样品制造顺序。 作为初始步骤71，使用诸如双面胶带或胶合层的可释放附着器件，将多个芯片模块/组件 安装或粘附到工艺载体的表面上。在芯片模块/组件组装到附着器件上之后，形成制模化 合物来密封芯片模块/组件(步骤72)。然后，通过以下步骤在制模化合物中形成屏蔽通孔 结构向下切割穿透至少制模化合物以形成通孔开口，然后例如通过使用诸如电镀、溅射、 喷涂等的任何期望技术在制模化合物上方和通孔开口中沉积传导材料，用传导/屏蔽材料 填充通孔开口(步骤73)。如果此时制模化合物减薄，则必须顺序地在制模化合物的顶部上 形成传导/屏蔽材料的替换层。当在制模化合物中形成了屏蔽通孔结构时，释放可去除附 着器件(步骤74)，并且接着在密封的芯片模块/组件上构建多层电路基板(步骤74)。多 层电路基板被形成为包括与在制模化合物中形成的屏蔽通孔结构对准并电耦合的传导屏 蔽通孔结构，使得各个电路器件或组件由屏蔽通孔结构围绕并屏蔽。最后，清洁各个芯片模 块并且使之彼此分开(步骤76)。在一种形式下，本文提供了一种用于制造具有保形的EMI屏蔽的封装组件的方 法。如所公开的，多个微电子器件(例如，电路器件、接地框架等)附着于可释放附着器件 (诸如双面胶带或胶合层)，并且通过在微电子器件上方形成制模化合物或树脂而被密封， 以形成密封封装，该密封封装具有接触可释放附着器件的第一表面和与第一表面相对的第 二表面。例如，通过执行锯切割或激光切割来切割穿过密封封装的第二表面，在密封封装中 形成通孔开口以围绕密封微电子电路。然后，用传导层至少部分填充通孔开口，以形成围绕 密封微电子电路的屏蔽通孔环结构。在从密封封装的第一表面去除可去除附着器件之后， 密封微电子电路暴露于密封封装的第一表面处，并且接着在该表面上形成电路基板。电路 基板可以形成为多层电路基板，该多层电路基板具有屏蔽通孔结构，该屏蔽通孔结构与在 密封封装中形成的屏蔽通孔环结构对准并电连接。在各种实施例中，在电路基板中形成的 屏蔽通孔结构由一个或多个传导层形成，所述传导层例如是与屏蔽通孔环结构电连接的微 通孔层、微焊盘层、接地焊盘、嵌入的接地框架、迹线层。在另一种形式下，提供了一种具有密封封装的高密度RF (射频)模块封装，该密封 封装形成为密封一个或多个微电子电路以便在密封封装的底表面暴露一个或多个微电子 电路。在密封封装中，一个或多个屏蔽通孔环结构被形成为使微电子电路中的每个屏蔽电 磁干扰。在各种实施例中，用传导(例如，金属或聚合物)材料形成屏蔽通孔环结构，所述 传导材料完全覆盖密封封装的顶表面并且至少部分填充一个或多个通孔开口，这些通孔开 口是在电路基板形成之前在密封封装中钻孔形成的。如所形成的，密封封装还可以包括嵌 入的接地框架，该接地框架暴露于密封封装的底表面处并且被设置成与屏蔽通孔环结构对 准。该密封封装还包括在形成第一屏蔽通孔环结构之后在密封封装的底表面上形成的电路 基板。电路基板可以形成为具有屏蔽通孔结构的多层电路基板，该屏蔽通孔结构与密封封 装中形成的屏蔽通孔环结构基本上对准并电连接。可以用电路基板中的一个或多个传导层
12形成屏蔽通孔结构，所述传导层例如是与屏蔽通孔环结构电连接的微通孔层、微焊盘层、接 地焊盘、嵌入的接地框架或迹线层。在又一种形式下，提供了一种形成半导体封装的方法，其中提供封装面板，该封装 面板包括多个电路器件，这多个电路器件可释放地附着于工艺载体并且由密封封装来密 封，以便在密封封装的底表面暴露一个或多个电路器件。在示例实施例中，通过以下方法 来提供封装面板提供采用双面胶带层或胶合层可释放地附着于多个电路器件的工艺载体 (并且可选地为接地框架)，然后用制模密封剂来密封多个电路器件(和接地框架)以形成 密封封装。通过钻穿密封封装的顶表面(例如，采用激光切割)以形成围绕第一密封电路 器件的通孔开口，然后在密封封装上方并且在通孔开口中形成传导层，可以在密封封装中 形成一个或多个屏蔽通孔环结构，以围绕第一密封电路器件。在从密封封装的底表面去除 工艺载体之后，第一密封电路器件暴露于密封封装的第一表面。例如，通过形成具有屏蔽通 孔结构的多层电路基板，在该被暴露的底表面上形成电路基板，所述屏蔽通孔结构与密封 封装中形成的屏蔽通孔环结构基本上对准并电连接。在各种实施例中，用多层电路基板中 形成的一个或多个传导层来形成屏蔽通孔结构，所述传导层例如是与屏蔽通孔环结构电连 接的微通孔层、微焊盘层、接地焊盘、嵌入的接地框架或迹线层。随后，例如通过锯或切割， 可以将第一密封电路器件和其屏蔽通孔环结构分割开。图14至图19示出根据另一实施例的在制造具有电磁屏蔽的集成电路封装(芯片 模块)的过程中的各种阶段的局部侧视图。图14是载体161的侧剖面图，其中用粘合剂层163附着集成电路管芯165、167、 169。在一个实施例中，管芯165、167和169是由半导体材料的晶片形成的集成电路管芯， 该晶片被分割成各个半导体芯片。集成电路管芯可以包括在半导体材料的有源层上形成的 多个晶体管和其他器件。电介质材料和传导互连的互连层形成在半导体器件上方，以使器 件互连并且用于通过外部导体(例如，键合焊盘170)耦合到外部器件。在一个实施例中， 管芯165、167和169具有类似的设计。然而，在其他实施例中，它们均可以是不同的设计。在一个实施例中，管芯165、167和169包括数字逻辑或微处理电路(例如，CPU、控 制器、基带处理器)。这种管芯可以需要在没有电磁干扰的情况下操作。在其他实施例中， 管芯165、167和169可以包括模拟或射频(RF)传输电路(RF收发器、电源管理电路、功率 放大器)，这些电路的操作会与合并有管芯的系统中的其他电路(例如，数字电路)发生干 扰。在一个实施例中，粘合剂层163是粘合剂材料层。在其他实施例中，粘合剂层163 可以是双面胶带。在所示的实施例中，结构173包括三个管芯。在其他实施例中，密封结构 173可以包括多个管芯，所述多个管芯包括以二维网格进行布置的管芯。在其他实施例中， 结构173可以包括位于粘合剂层163上的其他类型的电路器件。在将管芯放置在层163使有源面向下(其中键合焊盘(例如170)面对层163)之 后，用电介质材料(例如，塑料制模、环氧树脂、树脂或其他电介质材料)密封管芯，以形成 密封结构173。在一个实施例中，通过涂刷或压缩制模工艺涂覆材料层171。在图14所示的阶段之后，载体161与密封结构173分开，其中从结构173去除粘 合剂层163。图15示出在已经将结构173翻过来并且对结构173执行后续处理以形成包括电互连结构和层间电介质材料的分层再分布结构之后的结构173的侧横截面图。在所示的实施例中，在结构173上方形成电介质层201、203和205。在一个实施例 中，这些电介质层由诸如TEOS的材料形成。在用于形成这些层的工艺期间，在这些层中形 成微通孔，其中传导材料(例如，铜、铝、金)沉积在通孔中以及电介质层的剩余部分上方。 然后，对传导材料的层构图，以形成传导互连(例如，互连207)。在形成互连的第一层(具 有互连207的层)之后，在该层上方形成第二电介质层203。然后，对该层进行构图，以形成 暴露前一层的传导互连的通孔。接着，用传导材料填充这些通孔，然后对通孔进行构图以形 成电互连(例如，电互连211)的第二层。此后，在其上方形成电介质材料205的后续层。在一些实施例中，可以通过以下步骤形成传导互连在密封结构上沉积传导材料 层，对传导材料层进行构图，在结构上方、包括在构图传导结构上方形成电介质材料层，然 后对结构进行平坦化，其中，传导结构被暴露。在形成层205之后，在层205上方形成屏蔽材料(例如，铜)层221。在一个实施 例中，层221具有10 μ m的厚度，但是在其他实施例中可以具有其他厚度。在形成层221之后，接着将层进行蚀刻，以形成开口(例如，开口 227)，该开口用于 随后形成焊料球或其他外部导体。在层221上方形成电介质层223。在一个实施例中，随后 将层223用作焊料掩模。图29示出层221的在管芯169 (在图29中未示出)上方的部分的顶视图。在所 示的实施例中，开口 227由外部位置1605围绕。外部位置表示随后形成穿过层171、201、 203,205,221而形成的用于电磁屏蔽的传导通孔的位置。开口 227处于随后形成的焊料球 的位置，用于耦合到管芯169的信号和电源信号。在所示的实施例中，开口具有与最终外部封装的外部电连接器的节距相对应的预 定节距。在一个实施例中，分离随后形成的传导通孔的位置1605的距离是期望屏蔽的最小 电磁波长的波长的1/4。在其他实施例中，将通过封装电路的操作频率和屏蔽需求来确定间 隔。例如，如果管芯169包括广播频率为2GHz的RF收发器，则随后形成的传导通孔之间的 间隔的范围可以从0. Imm至0. 5mm。然而，在其他实施例中可以利用其他间隔。虽然没有示出，但是结构173的每个管芯将会包括与图29所示的开口图案相类似 的开口图案。在具有不同类型的管芯或其他器件的其他实施例中，开口图案将会根据正被 封装的器件而不同。图16示出被翻转过来、具有后续层形成在另一侧上的图15中结构的侧剖面图。 在图16中，在层171的背面上形成电介质层301。在一些实施例中，电介质层301由诸如 感光环氧树脂的聚合物电介质材料制成。然后，在层301上形成屏蔽材料(例如，铜)的层 303。在一个实施例中，层303具有的厚度范围为Iym至10 μπι，但是在其他实施例中可以 具有其他厚度。此后，在层303上方形成另一电介质层305。在一个实施例中，层305也是 聚合物电介质材料。在一些实施例中，可以在形成层301之前将层171减薄。图17示出将结构再次翻转过来并且由结构的一侧形成通孔开口以暴露层303之 后的结构视图。在一个实施例中，这些通孔开口 401、403、405、407、409和411位于围绕每 个管芯周边的位置。在一些实施例中，这些开口可以围绕多个管芯。参照图29，这些通孔 (例如，401、405)将会位于位置1605。在一个实施例中，这些通孔开口通过激光钻孔形成， 但是在其他实施例中可以通过化学蚀刻、机械钻孔或锯来形成。在一个实施例中，这些通孔可以是位于集成电路管芯的每侧上的沟槽。另外，在其他实施例中，可以通过蚀刻材料来形 成这些通孔。在其他实施例中，这些通孔可以具有“ V ”形的外形。图18示出在用传导材料(例如，铜、银、金)填充通孔开口 401、403、405、407、409 和411以形成传导屏蔽通孔501、503、505、507、509和511之后的横截面图。在一个实施例 中，通过强制注入来填充开口。在其他实施例中，可以通过电镀来填充通孔。图19示出在形成焊料球(例如，601)之后的所得到结构的视图。在一个实施例 中，通过在层223中的期望位置处形成开口来形成焊料球。在每个管芯(例如，603)的周边 上形成的焊料球被形成为电连接到每个传导通孔，例如501，其中，每个传导通孔将包括相 应的焊料球。位于每个管芯的周边上的焊料球(例如，603)将电接触层221，并且将通过传 导通孔(例如，501)电连接到屏蔽层303。在其他实施例中，围绕管芯周边(例如，焊料球 603)设置的焊料球的数目将不必对应于屏蔽传导通孔(例如，501)的数目或位置。在这些 实施例中，焊料球可以在不同的位置处与层221电接触。位于周边焊料球(例如，603)内部的焊料球(例如，601)将不电耦合到层221。而 是，它们将电耦合到位于层205、203和201之间的相应的电互连(例如，211)。然后，在线613和615处分割所得到的结构，以形成三个密封集成电路617、619和 621，每个集成电路具有在电磁屏蔽法拉第盒中的集成电路管芯。例如，集成电路封装617 包括位于法拉第盒中的管芯169，包括层221的一部分、层303的一部分以及在管芯169周 围的不同位置处电耦合这两层的传导通孔(例如，通孔501和503)。在所示出的实施例中，每个封装(例如，617)只包括一个管芯。然而，在其他实施 例(包括以上和以下顺序描述的实施例)中，其他封装可以包括多个管芯。在其他实施例 中，集成电路封装的每个管芯会由其自己的法拉第盒围绕。然而，在其他实施例中，多个管 芯会由单个法拉第盒围绕。在一些实施例中，封装的一些管芯会由法拉第盒围绕，其中其他 管芯不会由其围绕。在一些实施例中，传导互连将位于层201和203之间以及层203和205 之间，会负载位于法拉第盒的相对侧上设置的封装的集成电路管芯之间的信号。该传导互 连会在周边传导通孔(例如，501)之间被路由。在一个实施例中，提供包括在用封装密封剂密封管芯之后形成的层和结构的电磁 屏蔽可以提供用于形成集成电路封装的灵活性方法。采用本文所述的工艺，可以通过后密 封处理来形成屏蔽，而不必制造随后附着的预制结构。因此，这种工艺在经济上更可行。采 用现有技术的封装，用放置在管芯周围然后密封的预制的盒结构来实现集成电路封装中的 法拉第盒。这种现有技术封装需要将这种结构相对于管芯放置并且然后相对于管芯紧固这 种结构的设备，使得密封工艺相对于管芯不移动盒结构。另外，使采用预制结构的封装的不 同管芯电互连更困难。另外，在形成分层再分布结构期间，可以形成本文描述的屏蔽结构。采用上述的实施例，对法拉第盒结构进行后芯片封装，从而避免与盒结构移动相 关的问题。图20至图22示出形成具有电磁屏蔽的集成电路封装的另一实施例，所述电磁屏 蔽具有由管芯的后密封形成的结构。在图20中，结构700包括在粘合剂结构702上形成的电介质层703 (例如，感光环 氧树脂)。粘合剂结构702位于载体701上。屏蔽层705(例如，铜、金、银、钼)形成在电介 质层703上。在一个实施例中，通过引晶工艺(seeding process)和随后的电镀工艺形成
15层705。在一个实施例中，层705为10微米厚，但是在其他实施例中可以是其他的厚度。在一个实施例中，例如采用位于管芯或层705上放置的粘合剂(未示出)将管芯 709、711和713附着于层705。然后，将管芯密封在电介质材料的层707中。在一个实施例 中，管芯709、711和713的有源侧向上地放置在层705上，随后涂覆膜电介质层707。在一 个实施例中，层707是在管芯上方涂覆作为片材的膜电介质。片材可以具有用于每个管芯 的凹穴。在升高的温度(例如，150至170摄氏度)下固化该结构，其中，膜的材料在管芯周 围重新成形，以密封管芯。在一个实施例中，膜由感光聚合物环氧树脂制成，但是在其他实 施例中可以由其他材料制成。此时，(例如通过研磨或抛光)可以减薄层707。图21示出在形成穿过层707的传导通孔结构之后的结构700。在所示的实施例 中，传导通孔(例如，通孔801)位于每个管芯周边的周围。通过形成开口暴露层705来形 成这些通孔。其他开口被形成为暴露管芯的键合焊盘(例如，805)。在一个实施例中，通过 用合适的蚀刻剂来蚀刻层707以形成这些开口。然后，用传导材料层填充开口，然后对传导 材料层进行构图以形成传导结构。参照图22，在结构700上形成附加结构。在结构700上形成电介质材料901的 层。此后，在层901中形成开口，以暴露导电结构，所述导电结构包括围绕每个管芯的导电 结构。在层901上方形成传导材料的层，然后对其进行构图以形成传导结构(例如，903)。 然后，在第二层传导结构上方形成后续的电介质层907。然后，在结构700上方形成屏蔽材料的层911。然后，对层911进行构图，以形成用 于后续形成的焊料球的开口。在一些实施例中，在形成层911之前，选择性地蚀刻层907，以暴露围绕每个管芯 设置的第二层传导结构的传导结构(例如，903)。然后，层907被形成为电接触这些结构。因 此，围绕每个通孔(例如，903、801)的传导结构均电耦合到层911 (也电耦合到层705)，以 形成围绕每个管芯的法拉第盒。在一个实施例中，位于每个管芯周围的周边传导结构(例 如，通孔903和801)中的每个形成多层通孔，所述多层通孔与其他这类通孔分隔开的距离 为屏蔽期望的最小电磁波长的波长的1/4。在其他实施例中，传导结构可以分隔开的距离范 围为100 μ m至500 μ m。另外，在其他实施例中，可以利用其他间隔。在一个实施例中，通孔 801可以是一些实施例中的围绕每个管芯(例如，管芯709)或电路块设置的沟槽。然后，对层911进行构图，以形成用于后续的焊料球位置的开口(例如，910和 912)。在对层911进行构图之后，在其上形成电介质层913，其中，电介质材料填充开口 910 和 912。此后，通过在层913中形成开口并且在开口中形成传导材料，在结构700上形成焊 料球。对于没有与层911电耦合的焊料球，开口还可以形成为穿过层911中的开口(例如， 910,912)。与层911电耦合的焊料球可以位于屏蔽通孔(例如，由通孔903和801形成) 的位置处，或者可以以不同的位置和不同的节距来设置。在一些实施例中，可以在开口 910 和912中形成其他类型的传导结构，用于电耦合到集成电路管芯。焊料球或其他类型的外 部电连接器会电连接到这些结构。这些结构将与层911隔离。在形成焊料球之后，从结构700中去除载体701。然后，在位置908和909将结构 700分割成集成电路封装921、923和925。在所示的实施例中，结构700包括两层传导结构(例如，通孔801和通孔903的
16层)。在其他实施例中，其他结构可以包括不同数目的传导结构。在一个实施例中，图20至图22的结构提供了集成电路封装，所述集成电路封装可 以被形成而不用翻转密封结构并且不用钻出通孔的孔。由于没有翻转密封结构，因此在这 个工艺过程中，结构700可以保留在载体701上。在另一实施例中，传导接地平面(未示 出)可以附着于层705并且成为密封结构700的一部分。在该实施例中，屏蔽通孔801会 电接触接地平面。图23和图24示出在集成电路封装中形成屏蔽的另一实施例的阶段。在图23和 图24的实施例中，用多层传导结构形成传导屏蔽通孔。在图23中，用由电介质层1013密封的管芯1003和1005形成结构1001。在结构 1001的初始形成阶段，结构1001被设置成从图23中示出的位置翻转过来。采用与图15 中的结构相类似的方式来形成结构1001，不同之处在于，屏蔽传导通孔1006、1008、1010和 1012形成有多层的传导微通孔以及与管芯1003和1005的键合焊盘电耦合的传导结构。在 所示的实施例中，通过在电介质层1015中形成开口以暴露电介质层1013，来形成屏蔽通孔 的传导结构(例如，结构1007)。结构1001还包括电介质层1017和1019。屏蔽层1021形成在层1019上方。在形成电介质层1021之前，在层1019中形成 开口，以暴露第二层传导结构的传导结构(例如，1009)。因此，层1021与这些传导屏蔽结 构电接触。在层1021上方形成电介质层1023之后，将结构1001翻转过来(翻转成图23所 示的位置)。在一些实施例中，可以在形成开口 1031、1033、1035和1037之前，减小层1013 的厚度。开口 1031、1033、1035和1037被形成与屏蔽通孔(例如，1006、1008)的导电结构 (例如，1007)电接触。图24示出在结构1001上方形成传导屏蔽层1101之后的结构1001，其中，材料层 1101通过开口 1031、1033、1035和1037电接触屏蔽通孔中的每个。此后，在屏蔽层1101上 方形成电介质层1103。此后，在结构1001上(在相对于图24所示视图的底面上)形成焊料球。通过形 成穿过层1023 (并且穿过其中焊料球没有耦合到屏蔽结构的层1021的开口)的开口来形 成焊料球。然后，沿着线1041将结构分割，以形成封装1107和1109。图25至图28示出用围绕每个管芯的电磁屏蔽形成集成封装的另一实施例。在图 25至图28的实施例中，用接地平面封装管芯，所述接地平面随后用作屏蔽的一部分。图25示出通过将接地平面1205附着于载体1201上设置的粘合剂1203来形成结 构1200。接地平面包括开口，其中，管芯1207和1209被设置成有源侧向下并且键合焊盘 213相对于图25所示的视图面向下。此后，用电介质材料1211密封管芯和接地平面1205， 以形成密封结构1200。在一个实施例中，接地平面1205是铜，但是在其他实施例中可以是其他合适的材 料。在一个实施例中，接地平面具有的厚度与管芯1207和1209的厚度相同，但是在其他实 施例中可以与管芯的厚度不同(大于或小于)。图26示出在将结构1200翻转过来并且在结构1200上方形成电介质材料的层 1301之后的结构1200的横截面图。在层1301中形成开口，以暴露接地平面1205(开口 1303)并且暴露管芯的键合焊盘(例如，1213)。
图27示出在结构1200上方形成电介质层(例如，1412)和传导结构(例如，1411、 1413)之后的侧剖面图。在所示的实施例中，围绕管芯1209和1207的周边形成屏蔽通孔 1431、1433、1435和1437。这些屏蔽通孔由多个导电结构形成，所述多个导电结构与管芯的 键合焊盘电耦合的导电结构(例如，1413、1405)同时形成。在所示的实施例中，屏蔽通孔 1431包括传导结构1403和1411。在电介质层1421中形成开口，以暴露屏蔽通孔的传导结构。此后，在结构1200上 方形成屏蔽层1423。然后，对屏蔽层1423进行构图，以形成用于与屏蔽层1423不耦合的焊 料球的开口(例如，1439)。此后，在屏蔽层1423上方形成电介质材料的层1425。图28是在将结构1200翻转过来并且屏蔽层1505被形成为与平面1205电耦合 之后的结构1200的侧视图。在形成层1505之前，在电介质材料1211中制成开口(例如， 1501)，以暴露平面1205。此后，在层1505上方形成电介质材料的层1507。在随后的工艺中，向图28所示的视图底面的结构1200上添加焊料球。通过在层 1425中制成开口以暴露屏蔽层1423来形成屏蔽焊料球。通过在层1425和1421中制成开 口以暴露用于电耦合所需的传导结构来形成非屏蔽焊料球。此后，在线1517处将结构1200 分割成分开的集成电路封装。在另一实施例中，屏蔽层(例如，1505、1423)中的一个或两者可以在附着于结构 1200之前被预制。在一个实施例中，传导通孔会形成在其上附着预制屏蔽层的电介质层中。 然后，预制屏蔽层会接触位于电介质层中的传导通孔。在另一实施例中，可以在结构中利用多个接地平面。在一些实施例中，接地平面可 以具有不同的厚度，所述接地平面可以与在同一封装中具有不同厚度的管芯一起使用。在 一些实施例中，接地平面可以在不同的电平处具有不同的厚度，以适应管芯的不同厚度。另外，在其他实施例中，分层再分布结构可以只包括一个电介质层或者包括不止 一个电介质层。图28的实施例的一个优点在于，接地平面可以与密封有管芯的集成电路封装合 并，其中屏蔽结构的剩余部分是添加的后密封(postencapsulation)。采用这种实施例，在 密封之前还没有完成整个屏蔽结构，从而使得构造具有灵活性并且使屏蔽形成的复杂性降 低。本说明书阐述了用电磁屏蔽形成集成电路封装的各种实施例。特定实施例和用于 制造特定实施例的工艺的特征可以在其他实施例中实现或者用于制造其他实施例。例如， 可以在从载体去除密封结构(例如，173、1001和1200)之前形成背面EMI屏蔽(例如，303、 1101,1505)，并且可以在如图1至图13的实施例所述的形成分层再分布结构之前形成背侧 EMI屏蔽(例如，303、1101、1505)。另外，可以从集成电路封装中省略半导体管芯的有源表 面上方的屏蔽层(例如，221、911、1019、1423)。图1至图13中的实施例可以在其集成电路 封装中包括这种屏蔽层。本文相对于一个实施例描述的其他特征也可以用其他实施例来实 现。在一个实施例中，一种制造具有EMI屏蔽的封装的方法包括将多个微电子器件 附着到可释放附着器件；通过形成包括多个微电子器件的密封封装来密封多个微电子器 件。密封封装包括接触可释放附着器件的第一表面和与第一表面相对的第二表面。所述方 法包括形成穿过密封封装的第二表面的一个或多个通孔开口，以围绕第一密封微电子电路；以及在密封封装上方形成传导层，以至少部分填充一个或多个通孔开口，从而形成围绕 所述第一密封微电子电路的屏蔽通孔环结构。所述方法包括从密封封装的第一表面去除 可释放附着器件，以从而在密封封装的第一表面处暴露第一密封微电子电路；以及在密封 封装的第一表面上，形成分层再分布结构。另一实施例包括一种封装多个半导体管芯的方法。所述方法包括形成包括多个半 导体管芯的密封结构。密封结构具有第一主表面和第二主表面。所述方法还包括形成第一 电介质层，所述第一电介质层位于密封结构的第一主表面上；在第一电介质层中形成多个 开口 ；形成多个传导结构，所述多个传导结构用于通过多个开口电耦合到每个半导体管芯 的传导结构；以及提供屏蔽层。密封结构的第二主表面位于密封结构的第一主表面与屏蔽 层之间。所述方法还包括形成第一屏蔽结构，所述第一屏蔽结构用于提供用于多个半导体 管芯中的至少一个的电磁屏蔽。形成第一屏蔽结构包括形成至少一个传导结构。形成至少 一个传导结构包括在密封结构中形成至少一个开口。至少一个开口从密封结构的第一主表 面或第二主表面中的至少一个延伸，至少部分地穿过密封结构。形成至少一个传导结构包 括在至少一个开口中形成传导材料，以形成至少一个传导结构。屏蔽层电耦合到至少一个 传导结构。在一个实施例中，提供屏蔽层包括在第二主表面上方形成传导材料，其中在第二 主上方形成传导材料包括在至少一个开口中形成传导材料。另一实施例包括一种形成集成电路封装的方法。所述方法包括将半导体管芯设 置在接地层的凹陷中；以及形成密封结构。所述密封结构包括半导体管芯和接地层。所述 方法包括形成第一电介质层，所述第一电介质层位于密封结构的第一主表面上方；在第 一电介质层中形成多个通孔；以及在多个通孔的第一子集中形成第一组多个导电结构。第 一组多个导电结构电耦合到半导体管芯的导电结构。所述方法还包括在密封结构中形成 至少一个开口，以暴露接地层；以及在至少一个开口中形成传导材料以形成至少一个屏蔽 结构，所述至少一个屏蔽结构电耦合到接地平面。至少一个屏蔽结构位于围绕半导体管芯 的位置，用于提供电磁屏蔽。所述方法还包括提供屏蔽层。所述屏蔽层电耦合到至少一个 屏蔽结构。所述密封结构的第二主表面位于密封结构的第一主表面与屏蔽层之间。所述方 法还包括在第一电介质层的多个通孔的第二子集中形成多个第一传导屏蔽通孔。屏蔽层通 过接地层电耦合到多个第一传导屏蔽通孔。在另一实施例中，一种形成半导体封装的方法包括提供密封封装，所述密封封装 包括多个电路器件，所述多个电路器件可释放地附着到工艺载体并且用密封剂来密封，以 便在密封封装的底表面处暴露所述一个或多个电路器件。所述方法包括在围绕第一密封 电路器件的密封封装的第一表面中，形成通孔开口 ；以及在密封封装上方以及通孔开口中 形成传导层，从而形成围绕第一密封电路器件的屏蔽通孔环结构。所述方法还包括从密封 封装的底表面去除工艺载体，以从而在密封封装的第二主表面处暴露第一密封电路器件。 所述方法还包括在密封封装的第二主表面上形成分层再分布结构；以及分割密封封装， 以将第一密封电路器件和其屏蔽通孔环结构与密封结构的另一密封电路器件分隔开。虽然本文公开的所描述的示例性实施例涉及各种封装组件及其制造方法，但是本 发明不必限于示出可应用于多种封装工艺和/或器件的本发明的发明性方面的示例实施 例。因此，以上公开的具体实施例只是示例性的并且不应该被认为是对本发明的限制，因为 对本领域技术人员来说显而易见的，可以采用不同但等同的方式来修改和实践本发明，可以具有本文教导的益处。因此，上述说明不意图将本发明限于所阐述的特定形式，而是相反 地，意图覆盖这种可替选形式、修改形式和等价形式，只要这些形式可以包括在由所附权利 要求限定的本发明的精神和范围内，使得本领域的技术人员应该理解，在最广的形式下不 脱离本发明的精神和范围的情况下，他们可以进行各种改变、替代和更换。以上已经关于特定实施例描述了益处、其他优点和解决问题的方法。然而，会产生 任何益处、优点或解决问题的方法出现或变得更显著的益处、优点、解决问题的方法以及任 何元件不应该被理解为任何或全部权利要求中的关键的、所需的或必要的特征或元件。如 本文所使用的，术语“包括”、“包含”或其任何其他变形意图覆盖非排他性的包含，使得包括 元件列表的工艺、方法、制品或设备不只包括这些元件，而是可以包括没有清楚列出或这种 工艺、方法、制品或设备固有的其他元件。虽然已经具体示出和描述了本发明的特定实施例，但是本领域的技术人员应该认 识到，基于本文的教导，可以在不脱离本发明和其较广方面的情况下进行进一步的变化和 修改，并因此，如在本发明的真实精神和范围内的一样，所附的权利要求将所有这种变化和 修改包括在它们的范围内。
权利要求
一种制造具有EMI屏蔽的封装组件的方法，所述方法包括将多个微电子器件附着到可释放附着器件；通过形成包括所述多个微电子器件的密封封装，来密封所述多个微电子器件，所述密封封装包括接触所述可释放附着器件的第一表面以及与所述第一表面相对的第二表面；形成穿过所述密封封装的第二表面的一个或多个通孔开口，以围绕第一密封微电子电路；在所述密封封装上方形成传导层，以至少部分地填充所述一个或多个通孔开口，从而形成围绕所述第一密封微电子电路的屏蔽通孔环结构；从所述密封封装的所述第一表面去除所述可释放附着器件，从而暴露所述密封封装所述第一表面处的所述第一密封微电子电路；以及在所述密封封装的所述第一表面上，形成分层再分布结构。
2.根据权利要求1所述的方法，其中将所述多个微电子器件附着到可释放附着器件的 步骤包括使用双面胶带层将所述多个微电子器件附着到工艺载体。
3.根据权利要求1所述的方法，其中将所述多个微电子器件附着到可释放附着器件的 步骤包括使用胶合层将所述多个微电子器件附着到工艺载体。
4.根据权利要求1所述的方法，其中将所述多个微电子器件附着到可释放附着器件的 步骤包括将接地框架附着到所述可释放附着器件。
5.根据权利要求1所述的方法，其中形成一个或多个通孔开口的步骤包括通过执行 穿过所述密封封装的激光切割，来切割穿过所述密封封装的所述第二表面，以形成一个或 多个通孔开口。
6.根据权利要求1所述的方法，其中在形成传导层之后，执行形成所述分层再分布结 构的步骤。
7.根据权利要求1所述的方法，其中在形成所述传导层之前，执行形成所述分层再分 布结构的步骤。
8.根据权利要求1所述的方法，其中在所述密封封装的所述第一表面上形成分层再分 布结构的步骤包括形成包括屏蔽通孔结构的多层分层再分布结构，所述屏蔽通孔结构与 在所述密封封装中形成的所述屏蔽通孔环结构基本上对准并与所述屏蔽通孔环结构电连接。
9.根据权利要求8所述的方法，其中所述屏蔽环结构包括在所述多层分层再分布结 构的层中的微通孔结构。
10.一种封装多个半导体管芯的方法，所述方法包括形成包括所述多个半导体管芯的密封结构，所述密封结构具有第一主表面和第二主表面；形成第一电介质层，所述第一电介质层位于所述密封结构的所述第一主表面上； 在所述第一电介质层中形成多个开口；形成多个传导结构，所述多个传导结构用于通过所述多个开口电耦合到每个所述半导 体管芯的传导结构；提供屏蔽层，所述密封结构的所述第二主表面位于所述密封结构所述第一主表面与所 述屏蔽层之间；形成第一屏蔽结构，所述第一屏蔽结构用于提供用于所述多个半导体管芯中至少一个 半导体管芯的电磁屏蔽，其中形成第一屏蔽结构的步骤包括形成至少一个传导结构，其中 所述形成至少一个传导结构的步骤包括在所述密封结构中形成至少一个开口，所述至少一个开口从所述密封结构的所述第一 主表面或所述第二主表面中的至少一个延伸，至少部分地穿过所述密封结构；以及在所述至少一个开口中形成传导材料，以形成至少一个传导结构，所述屏蔽层电耦合 到所述至少一个传导结构。
11.根据权利要求10所述的方法，还包括提供第二屏蔽层，所述第一电介质层位于所述密封结构的所述第一主表面与所述第二 屏蔽层之间，其中所述屏蔽层通过所述至少一个传导结构电耦合到所述第二屏蔽层。
12.根据权利要求10所述的方法，其中所述至少一个开口从所述密封结构的所述第一 主表面穿过所述密封结构延伸到所述密封结构的所述第二主表面。
13.根据权利要求10所述的方法，其中所述形成密封结构的步骤还包括在接地平面 的至少一侧上方形成密封层，其中，所述密封结构中的所述至少一个开口从所述密封结构 的所述第二主表面延伸到所述接地平面，以及所述屏蔽层电耦合到所述接地平面。
14.根据权利要求10所述的方法，包括形成第二屏蔽结构，所述第二屏蔽结构用于提供用于所述多个半导体管芯中的至少另 一个半导体管芯的电磁屏蔽，其中所述形成第二屏蔽结构的步骤包括形成至少一个第二 传导结构，其中所述形成至少一个第二传导结构的步骤包括在所述密封结构中形成至少一个第二开口，所述至少一个第二开口从所述密封结构的 所述第一主表面或所述第二主表面中的至少一个延伸，至少部分地穿过所述密封结构；以 及在所述至少一个第二开口中形成传导材料，以形成至少一个第二传导结构，其中所述 屏蔽层电耦合到所述至少一个第二传导结构。
15.根据权利要求14所述的方法，还包括形成第二电介质层，所述第二电介质层位于所述第一电介质层上方；在所述第二电介质层中形成第一组多个传导通孔、第二组多个传导通孔、第三组多个 传导通孔和第四组多个传导通孔，其中所述第一屏蔽结构包括所述第一组多个传导通孔， 其中所述第二屏蔽结构包括所述第二组多个传导通孔，所述多个第三传导通孔电耦合到所 述一个半导体管芯的传导结构，以及所述多个第四传导通孔电耦合到所述另一个半导体管 芯的传导结构。
16.根据权利要求14所述的方法，还包括分割所述密封结构，其中所述分割所述密封结构的步骤包括将所述第一屏蔽结构和 所述至少一个半导体管芯与所述第二屏蔽结构和所述至少另一个半导体管芯分离。
17.根据权利要求10所述的方法，其中所述第一屏蔽结构是法拉第屏蔽，所述法拉第屏蔽被形成为基本上反射特定频率范围 的无线电波。
18.根据权利要求10所述的方法，其中所述密封层包括位于所述一个半导体管芯的 所述第二主表面与所述密封结构的所述第二主表面之间。
19.一种形成集成电路封装的方法，所述方法包括 将半导体管芯设置在接地层的凹陷中；形成密封结构，其中所述密封结构包括所述半导体管芯和所述接地层； 形成第一电介质层，所述第一电介质层位于所述密封结构的第一主表面上方； 在所述第一电介质层中形成多个通孔；在所述多个通孔的第一子集中形成第一组多个导电结构，所述第一组多个导电结构电 耦合到所述半导体管芯的导电结构；在所述密封结构中形成至少一个开口，以暴露所述接地层；在所述至少一个开口中形成传导材料，以形成至少一个屏蔽结构，所述至少一个屏蔽 结构电耦合到所述接地平面，所述至少一个屏蔽结构位于围绕所述半导体管芯位置的位 置，用于提供电磁屏蔽；提供屏蔽层，所述屏蔽层电耦合到所述至少一个屏蔽结构，所述密封结构的第二主表 面位于所述密封结构的所述第一主表面与所述屏蔽层之间；在所述第一电介质层的多个通孔的第二子集中形成第一组多个传导屏蔽通孔，所述屏 蔽层通过所述接地层电耦合到所述第一组多个传导屏蔽通孔。
20.一种形成半导体封装的方法，所述方法包括提供密封封装，所述密封封装包括多个电路器件，所述多个电路器件以可释放方式附 着到工艺载体并且用密封剂来密封，以便暴露所述密封封装的底表面处的所述一个或多个 电路器件；在围绕第一密封电路器件的所述密封封装的第一表面中，形成通孔开口 ； 在所述密封封装上方并且在所述通孔开口中形成传导层，从而形成围绕所述第一密封 电路器件的屏蔽通孔环结构；从所述密封封装的底表面去除所述工艺载体，从而暴露所述密封封装的第二主表面处 的所述第一密封电路器件；在所述密封封装的所述第二主表面上形成分层再分布结构；以及 分割所述密封封装，以将所述第一密封电路器件和其屏蔽通孔环结构与所述密封结构 的另一密封电路器件分离。
全文摘要
提供一种用于集成电路封装器件的电磁屏蔽。该方法包括通过在密封结构中形成开口(401，403)来形成屏蔽结构。这些开口填充有围绕至少一个管芯的传导材料。密封结构可以包括多个集成电路管芯(169)。分层再分布结构形成在密封结构的一侧上。
文档编号H01L23/02GK101971326SQ200880107052
公开日2011年2月9日 申请日期2008年9月9日 优先权日2007年9月13日
发明者劳伦斯·N·赫, 宗-凯·林, 罗伯特·E·博特, 肯尼斯·R·伯奇, 达雷尔·弗里尔, 金邦·唐, 马克·A·曼格鲁姆 申请人:飞思卡尔半导体公司