专利名称：N型金属氧化物半导体器件及其制作方法
技术领域：
本发明涉及半导体领域，尤其涉及N型金属氧化物半导体(NM0S， N-Mental-Oxide-Semiconductor)器件及其制作方法。
背景技术：
随着半导体器件关键尺寸的降低，集成电路集成度及复杂度随之增加，集成电路 中静电释放(ESD，Electro-Static discharge)保护电路的设计难度也日益增加，其中ESD 保护电路用于防止集成电路受到大电流的冲击而损坏。目前业界常用多晶硅栅(Poly)很 长的NM0S作为ESD保护器件构成ESD保护电路。图1为现有作为ESD保护器件的NM0S部分结构示意图，结合该图可知，由于该 NM0S 10的Poly很长，因此基于节约其所在集成电路的面积等考虑，目前在制作该NM0S 10 时，通常是制作多个Poly较短的子NM0S 11，然后将所述多个子NM0S 11的Poly 12连接起 来(连接未示出)，从而制作出所述Poly很长的NM0S 10。通常情况下，各个Poly 12的长 度相等。但在采用上述NM0S器件作为ESD保护器件时，发现至少存在如下缺陷由于为实 现 ESD 保护，NM0S 10 中各个子 NM0S 11 漏极(drain) 15 上接触孔(Drain Contact)与 Poly 12的距离d通常设计得较大，常大于有源区13与P型衬底14之间的距离a，即a < d，因 此在该NM0S 10作为ESD保护器件而有大电流冲击drain 15时，将可能使得drain 15与 P型衬底14之间有电流形成，导致该NM0S 10失效的问题。
发明内容
本发明解决的问题是提供NM0S器件及其制作方法，以提高NM0S作为ESD保护器 件的有效性。本发明实施例提出了 NM0S器件，该NM0S用作ESD保护器件，包含漏极，且位于有 源区，所述有源区包含于P型衬底内；在所述P型衬底内，还设置有环绕所述有源区的N型
隔罔墙。可选的，所述隔离墙的俯视图为矩形或正方形，且所述隔离墙俯视图的各边分别 与有源区俯视图的各边平行；可选的，所述隔离墙与该NM0S漏极连接；可选的，所述隔离墙及漏极连接的连接结构为隔离墙及漏极上分别设置有接触 孔，且两者的接触孔通过金属线连接；本发明实施例还提出了 NM0S器件制作方法，所述NM0S用作ESD保护器件，包含有 漏极，且位于有源区，所述有源区包含于P型衬底内；包括步骤在所述P型衬底内，制作环 绕所述有源区的N型隔离墙。可选的，制作的N型隔离墙的俯视图为矩形或正方形，且隔离墙俯视图的各边分 别与有源区俯视图的各边平行
可选的，该NM0S器件制作方法还包括将所述隔离墙连接至该NM0S漏极的步骤；可选的，所述连接，具体包括在所述隔离墙及漏极上分别制作接触孔；及用金属 线将隔离墙上的接触孔连接至漏极上的接触孔。本发明实施例通过在有源区与P型衬底间设置有N型隔离墙，防止有源区内NM0S 器件的漏极与P型衬底间有电流形成，从而避免了现有技术中很可能形成所述电流导致 NM0S 10失效的问题，提高了 NM0S 10作为ESD保护器件的有效性。本发明实施例还提出可以将该NM0S的漏极与N型隔离墙连接起来，则当NM0S作 为ESD保护器件其漏极受到大电流冲击时，大电流能够分散至N型隔离墙，由于该N型隔离 墙围绕该NM0S所在的整个有源区，因此能够提高构成该NM0S的各个子NM0S上电流的均勻 性，降低工艺偏差导致的各个子NM0S流动的电流不均勻而容易使得各个子NM0S的栅极容 易在有源区边缘处发生断裂，即NM0S能够承受的最高电压值要低于设计时的预期值而提 前失效的可能性，提高了该NM0S作为ESD保护器件保护需要进行电压/电流保护的电路的 能力。
图1为现有作为ESD保护器件的NM0S部分版图示意图；图2为本发明实施例提出的NM0S的部分结构示意图；图3为本发明实施例提出的NM0S制作方法的流程图；图4A 4E为本发明实施例中制作的NM0S的部分俯视图。
具体实施例方式根据背景技术的描述，由于NM0S 10为实现ESD保护，因此其各个子NM0S 11漏极 (drain) 15上接触孔(Drain Contact)与Poly 12的距离d通常大于有源区13与P型衬底 14之间的距离a，即a<d。不过NM0S 10虽然实现了 ESD保护，但有可能存在drain 15与 P型衬底14之间形成电流，导致该NM0S 10失效的问题，此外为实现ESD保护的需要，通常 无法通过调整距离a或d使得a不小于d，因此本发明实施例提出通过在有源区13与P型 衬底14间设置隔离墙，来防止位于有源区13内的drain 15与p型衬底14之间有电流形 成，导致NM0S 10失效的问题，提高NM0S 10作为ESD保护器件的有效性。图2为本发明实施例提出的NM0S的部分结构示意图，由该图可知，本发明实施例 提出的NM0S 21包含drain 22，该NM0S 21位于有源区23，所述有源区23包含于P型衬底 24内，且在所述P型衬底24内，还设置有环绕所述有源区23的N型隔离墙25。所述N型隔离墙25与有源区23的间隔距离需满足工艺要求，具体实施时，可以通 过基于不同的间隔距离设置N型隔离墙25，然后确定出能够防止drain 22与p型衬底24 之间有电流形成对应的间隔距离。N型隔离墙25的形状及相应尺寸可以有多种选择，只需能够将drain 22与p型衬 底24隔离即可，较佳的，N型隔离墙25的俯视图为矩形或正方形，以防止N型隔离墙25形 状不规则而影响NM0S 21的性能。上述匪OS 21中，由于drain 22与P型衬底24之间有N型隔离墙25隔离，因此 可以防止drain 22与p型衬底24之间有电流形成，导致NM0S 21失效的问题。
此外如果将N型隔离墙25及drain 22连接起来，则当匪OS 21的drain22受到 大电流冲击时，大电流将会从drain 22分散流动至N型隔离墙25，由于N型隔离墙25围绕 着整个有源区23，因此大电流分散流动至N型隔离墙25能够提高各子NM0S 26上大电流的 均勻性，避免工艺偏差导致的各个子NM0S 26流动的大电流不同而使得Poly 27容易在位 置28发生断裂，即NM0S21能够承受的最高电压值要低于设计时的预期值，常称为NM0S 21 提前失效的问题。其中所述N型隔离墙25及drain 22连接的连接结构通常为所述N型隔离墙25 及drain 22上分别设置有接触孔，且两者的接触孔通过金属线连接。本发明实施例还提出了 NM0S制作方法，以防止位于有源区14内的drainl6与p 型衬底15之间有电流形成，导致NM0S 10失效的问题。图3为本发明实施例提出的NM0S制作方法的流程图，结合图3及图2，所述NM0S 21用作ESD保护器件，包含有drain 22，且位于有源区23，所述有源区23包含于P型衬底 24内；该方法包括步骤步骤1，在所述P型衬底24内，制作环绕所述有源区23的N型隔离墙25。制作出N型隔离墙25，例如可以在制作出drain 22及source 29后，紧接着制作 N型隔离墙25，这样可以减小对现有制作工艺的变动程度，降低制作成本，提高制作效率。其中N型隔离墙25的形状，与有源区23的间隔距离等参照上述NM0S 21结构部 分可以得到。较佳的，N型隔离墙25的俯视图为矩形或正方形，以防止N型隔离墙25形状不规 则而影响NM0S 21的性能。此外该方法还可以包括可选的步骤2，将N型隔离墙25连接至drain 22，以提高 各个子NM0S 26电流的均勻性，避免NM0S 21提前失效的问题。其中所述连接步骤通常具体包括在N型隔离墙25及drain 22上分别制作接触 孔；及用金属线将N型隔离墙25上的接触孔连接至drain 22上的接触孔，实现N型隔离墙 25及drain 22的连接。下面将参照附图对本发明进行更详细的描述，其中表示了本发明的优选实施例， 应该理解本领域技术人员可以修改在此描述的本发明而仍然实现本发明的有利效果。因 此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能 和结构，因为它们会是本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开 发中，必须作出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的 限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费 时间的，但是对于本领域技术人员来说仅仅是常规工作。在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要 求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非 精准的比率，仅用以方便、明晰地辅助说明本发明实施例的目的。实施例一图4A 4E为本发明实施例中制作的NM0S的部分俯视图，结合这些附图，本实施 例制作NM0S 40的过程包括
参照图4A，提供P型衬底41 ；参照图4B，于P型衬底41上形成隔离层42，得到有源区43 ；其中隔离层42通常 采用浅沟道隔离(STI, Shallow Trench Isolation)工艺形成。参照图4C，于有源区43上制作各个栅极44 ；参照图4D，制作各个栅极44对应的漏极45及源极46 ；其中各个栅极44及相应的 源漏极构成子NM0S 47。参照图4E，形成环绕有源区43的N型隔离墙48，可以通过离子注入工艺形成；其中N型隔离墙48的横边481主要用于防止漏极45与P型衬底41间有电流形 成，而纵边482的主要作用在于使得各个子NM0S 47中的电流均勻。在形成N型隔离墙48后，可选的，本实施例还在N型隔离墙48及漏极45上形成 接触孔，再使用金属线基于接触孔将N型隔离墙48及漏极45连接起来。其实现工艺为常 规工艺，本实施例不详细阐述。将N型隔离墙48与漏极45连接起来后，当大电流冲击漏极45时，大电流将从漏 极45分散流动至N型隔离墙48，由于N型隔离墙48围绕整个有源区43，因此使得各个子 NM0S 47中的电流均勻，降低NM0S提前失效的可能性。接着按照常规工艺进行后续工艺，即可完成该NM0S 40的制作。上述实施例中在制作出栅极44、漏极45及源极46后才开始制作N型隔离墙48， 实际上还可以在形成有源区43后先制作N型隔离墙48，再制作栅极44、漏极45及源极46， 制作流程参照实施例二。实施例二步骤al，提供P型衬底41 ；步骤a2，于P型衬底41上形成隔离层42，得到有源区43 ；其中隔离层42通常采 用浅沟道隔离(STI, Shallow Trench Isolation)工艺形成。步骤a3，形成环绕有源区43的N型隔离墙48，可以通过离子注入工艺形成；步骤a4，于有源区43上制作各个栅极44 ；步骤a5，制作各个栅极44对应的漏极45及源极46 ；其中各个栅极44及相应的源 漏极构成子NM0S 47。再将N型隔离墙48与漏极45连接起来，并进行其他后续常规后续工艺，完成NM0S 40的制作。此外也可以在制作栅极44、漏极45及源极46中任意两者间制作N型隔离墙48。 例如在制作栅极44及漏极45间制作，参见实施例三。实施例三步骤b 1，提供P型衬底41 ；步骤b2，于P型衬底41上形成隔离层42，得到有源区43 ；其中隔离层42通常采 用浅沟道隔离(STI, Shallow Trench Isolation)工艺形成。步骤b3，于有源区43上制作各个栅极44 ；步骤b4，形成环绕有源区43的N型隔离墙48，可以通过离子注入工艺形成；步骤b5，制作各个栅极44对应的漏极45及源极46 ；其中各个栅极44及相应的源 漏极构成子NM0S 47。
再将N型隔离墙48与漏极45连接起来，并进行其他后续常规工艺，完成NM0S 40 的制作。本发明实施例通过在有源区与P型衬底间设置有N型隔离墙，防止有源区内NM0S 器件的漏极与P型衬底间有电流形成，从而避免了现有技术中很可能形成所述电流导致 NM0S失效的问题，提高了 NM0S作为ESD保护器件的有效性。本发明实施例还提出可以将该NM0S的漏极与N型隔离墙连接起来，则当NM0S作 为ESD保护器件其漏极受到大电流冲击时，大电流能够分散至N型隔离墙，由于该N型隔离 墙围绕该NM0S所在的整个有源区，因此能够提高构成该NM0S的各个子NM0S上电流的均勻 性，降低工艺偏差导致的各个子NM0S流动的电流不均勻而容易使得各个子NM0S的栅极容 易在有源区边缘处发生断裂，即NM0S能够承受的最高电压值要低于设计时的预期值而提 前失效的可能性，提高了该NM0S作为ESD保护器件保护需要进行电压/电流保护的电路的 能力。虽然本发明己以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术 人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应 当以权利要求所限定的范围为准。
权利要求
一种N型金属氧化物半导体器件，用作静电释放保护器件，该N型金属氧化物半导体包含漏极，且位于有源区，所述有源区包含于P型衬底内；其特征在于，在所述P型衬底内，还设置有环绕所述有源区的N型隔离墙。
2.如权利要求1所述的N型金属氧化物半导体器件，其特征在于，所述隔离墙的俯视图 为矩形或正方形，且所述隔离墙俯视图的各边分别与有源区俯视图的各边平行。
3.如权利要求1所述的N型金属氧化物半导体器件，其特征在于，所述隔离墙与该N型 金属氧化物半导体漏极连接。
4.如权利要求3所述的N型金属氧化物半导体器件，其特征在于，所述隔离墙及漏极连 接的连接结构为隔离墙及漏极上分别设置有接触孔，且两者的接触孔通过金属线连接。
5.一种N型金属氧化物半导体器件制作方法，所述N型金属氧化物半导体用作静电 释放保护器件，包含有漏极，且位于有源区，所述有源区包含于P型衬底内；其特征在于，包 括在所述P型衬底内，制作环绕所述有源区的N型隔离墙。
6.如权利要求5所述的方法，其特征在于，所述隔离墙的俯视图为矩形或正方形，且隔 离墙俯视图的各边分别与有源区俯视图的各边平行。
7.如权利要求5所述的方法，其特征在于，还包括将所述隔离墙连接至该N型金属氧化 物半导体漏极的步骤。
8.如权利要求7所述的方法，其特征在于，所述连接，具体包括在所述隔离墙及漏极上分别制作接触孔；及用金属线将隔离墙上的接触孔连接至漏极上的接触孔。
全文摘要
本发明提供NMOS器件及其制作方法，以提高NMOS作为ESD保护器件的有效性。该NMOS用作ESD保护器件，该NMOS包含漏极，且位于有源区，所述有源区包含于P型衬底内；且在所述P型衬底内，还设置有环绕所述有源区的N型隔离墙；该方法包括步骤在所述P型衬底内，制作环绕所述有源区的N型隔离墙。
文档编号H01L23/60GK101866950SQ20091004928
公开日2010年10月20日 申请日期2009年4月14日 优先权日2009年4月14日
发明者廖金昌, 朱志炜 申请人:中芯国际集成电路制造(上海)有限公司