专利名称：Mos晶体管及其制作方法
技术领域：
本发明涉及半导体技术领域，尤其涉及MOS晶体管及其制作方法。
背景技术：
随着半导体工业朝更小、速度更快的器件发展，半导体器件的特征横向尺寸和深 度逐渐减小，要求源/漏极以及源/漏极延伸区(Source/DrainExtension)相应地变浅，当 前工艺水平要求半导体器件的源/漏极结的深度小于1000埃，而且最终可能要求结的深度 在200埃或者更小的数量级。当前源/漏极结几乎都是以离子注入法来进行掺杂形成。随 着电子元件的尺寸缩小，如何以毫微米的工艺技术制造金属-氧化物_半导体(MOS)晶体 管的源极和漏极是目前和未来离子注入技术的发展方向。现有形成MOS晶体管如专利号为6624014的美国专利中所记述的，具体工艺如图1 至图3。参考图1，提供半导体衬底100，所述半导体衬底100中形成有隔离结构101，隔离 结构101之间的区域为有源区102 ；在有源区102的半导体衬底100中掺杂离子，形成掺杂 阱103 ；在有源区102的半导体衬底100上依次形成栅介质层104与栅极105，所述栅介质 层104与栅极105构成栅极结构106。如图2所示，以栅极结构106为掩模，进行离子注入，在半导体衬底100内形成源 /漏极延伸区110。如图3所示，在栅极结构106两侧形成侧墙112 ；以侧墙112及栅极结构106为掩 模，在栅极结构106两侧的半导体衬底100中进行离子注入，形成源/漏极114。最后，对半 导体衬底100进行退火，使注入的各种离子扩散均勻。现有技术形成的MOS晶体管的结构单一，在设计中不够灵活；且随着半导体器件 的集成度越来越高，其体积随之变小的余地越来越小，无法满足工艺发展需求。
发明内容
本发明解决的问题是提供一种MOS晶体管及其制作方法，防止MOS晶体管的结构 单一，体积无法继续变小。为解决上述问题，本发明一种MOS晶体管的制作方法，包括在半导体衬底上依次 形成氧化层、第一 P型多晶硅层、第一 η型多晶硅层、第二 P型多晶硅层和第二 η型多晶硅 层；刻蚀第二 η型多晶硅层、第二 ρ型多晶硅层、第一 η型多晶硅层和第一 ρ型多晶硅层，定 义源/漏极区域；在第一 P型多晶硅层中央形成第一栅极通孔，第二 P型多晶硅层中央形 成第二栅极通孔；进行高温处理，使第一 η型多晶硅层和第二 η型多晶硅层的边角圆滑；对 第一 P型多晶硅层、第一 η型多晶硅层、第二 ρ型多晶硅层和第二 η型多晶硅层进行掺杂形 成同一导电类型的多晶硅层；在第一栅极通孔和第二栅极通孔内壁以及源/漏极区域周围 形成栅介质层；在第二 η型多晶硅层上形成栅极且栅极填充满第一栅极通孔和第二栅极通 孔；在栅极两侧源/漏极区域的第一 P型多晶硅层、第一 η型多晶硅层、第二 P型多晶硅层 和第二 η型多晶硅层内形成源/漏极延伸区；在栅极两侧、源/漏极区域两侧形成侧墙；在栅极和侧墙两侧源/漏极区域的第一 P型多晶硅层、第一 η型多晶硅层、第二 P型多晶硅层 和第二η型多晶硅层内形成源/漏极。可选的，所述高温处理的温度为900°C 1200°C，时间为30分 120分。所述高
温处理采用的气体为氢气。可选的，形成栅极之前还包括步骤在栅介质层上形成阻挡层。可选的，所述阻挡层的材料为氮化钛，厚度为Inm 10nm。可选的，所述栅介质层的材料为Si02、Si0N或HfO，厚度为Inm lOnm。形成栅介 质层的方法为化学气相沉积法或原子层沉积法。可选的，第一 ρ型多晶硅层的厚度为IOnm lOOnm，第一 η型多晶硅层的厚度 为IOnm lOOnm、第二 ρ型多晶硅层的厚度为IOnm lOOnm，第二 η型多晶硅层的厚度为 IOnm lOOnm。形成第一 ρ型多晶硅层、第一 η型多晶硅层、第二 ρ型多晶硅层和第二 η型 多晶硅层的方法为低压化学气相沉积法。可选的，所述第一栅极通孔贯穿第一 ρ型多晶硅层的厚度，第二栅极通孔贯穿第 二 P型多晶硅层的厚度。可选的，MOS晶体管为N型时，向第一 η型多晶硅层和第二 η型多晶硅层掺杂P型 离子，使第一 P型多晶硅层、第一 η型多晶硅层、第二 ρ型多晶硅层和第二 η型多晶硅层导 电类型相同。可选的，所述P型离子为硼离子，掺杂剂量是1012iOn/cm2 1014iOn/cm2，浓度为 1016ion/cm3 1018ion/cm3。可选的，MOS晶体管为P型时，向第一 ρ型多晶硅层和第二 ρ型多晶硅层掺杂N型 离子，使第一 P型多晶硅层、第一 η型多晶硅层、第二 ρ型多晶硅层和第二 η型多晶硅层导 电类型相同。可选的，所述N型离子为磷离子或砷离子，掺杂剂量为1012ion/Cm2 1014ion/Cm2， 浓度为 IO16Wcm3 IO18Wcm3。本发明还提供一种MOS晶体管，包括半导体衬底，所述半导体衬底上依次包含氧 化层、第一 P型多晶硅层、第一 η型多晶硅层、第二 P型多晶硅层和第二 η型多晶硅层；位于 第一 P型多晶硅层中央且贯穿第一 P型多晶硅层厚度的第一栅极通孔；位于第二 P型多晶 硅层中央且贯穿第二 P型多晶硅层厚度的第二栅极通孔；位于第一栅极通孔和第二栅极通 孔内壁以及第二 η型多晶硅层上的栅介质层；位于栅介质层上及第一栅极通孔和第二栅极 通孔内的栅极；位于栅极两侧第一 P型多晶硅层、第一 η型多晶硅层、第二 ρ型多晶硅层和 第二 η型多晶硅层内的源/漏极延伸区；位于栅极两侧、源/漏极区域两侧的侧墙；位于栅 极两侧第一 P型多晶硅层、第一 η型多晶硅层、第二 ρ型多晶硅层和第二 η型多晶硅层内的 源/漏极；其中，第一 η型多晶硅层和第二 η型多晶硅层的边角圆滑。可选的，位于栅介质层和栅极之间的阻挡层。可选的，所述阻挡层的材料为氮化钛，厚度为Inm 10nm。可选的，所述栅介质层的材料为Si02、Si0N或HfO，厚度为Inm 10nm。可选的，第一 ρ型多晶硅层的厚度为IOnm lOOnm，第一 η型多晶硅层的厚度 为IOnm lOOnm、第二 ρ型多晶硅层的厚度为IOnm lOOnm，第二 η型多晶硅层的厚度为 IOnm IOOnm0
与现有技术相比，本发明具有以下优点M0S晶体管的体积能进一步减小，满足半 导体器件集成度不断增加的趋势，提高芯片面积的利用率，使布局更加灵活。另外，对第一 η型多晶硅层和第二 η型多晶硅层的边角进行高温处理后使之圆滑， 解决方形边角由于边角电流强而造成的边角效应。
图1至图3是现有工艺形成MOS晶体管的示意图；图4是采用本发明工艺形成的MOS晶体管俯视图；图5、图 6、图 7a、图 7b、图 8a、图 8b、图 9a、图 9b、图 10a、图 10b、图 11、图 12a、图 12b是本发明形成MOS晶体管的实施例示意图。
具体实施例方式本发明的目的使MOS晶体管的体积能进一步减小，满足半导体器件集成度不断增 加的趋势，提高芯片面积的利用率，使布局更加灵活。另外，对第一 η型多晶硅层和第二 η 型多晶硅层的边角进行高温处理后使之圆滑，解决方形边角由于边角电流强而造成的边角 效应。本发明形成MOS晶体管的具体实施方法，包括在半导体衬底上依次形成氧化层、 第一 P型多晶硅层、第一 η型多晶硅层、第二 P型多晶硅层和第二 η型多晶硅层；刻蚀第二 η型多晶硅层、第二 ρ型多晶硅层、第一 η型多晶硅层和第一 ρ型多晶硅层，定义源/漏极 区域；在第一 P型多晶硅层中央形成第一栅极通孔，第二 P型多晶硅层中央形成第二栅极 通孔；进行高温处理，使第一 η型多晶硅层和第二 η型多晶硅层的边角圆滑；对第一 P型多 晶硅层、第一 η型多晶硅层、第二 ρ型多晶硅层和第二 η型多晶硅层进行掺杂形成同一导电 类型的多晶硅层；在第一栅极通孔和第二栅极通孔内壁以及源/漏极区域周围形成栅介质 层；在第二 η型多晶硅层上形成栅极且栅极填充满第一栅极通孔和第二栅极通孔；在栅极 两侧源/漏极区域的第一 P型多晶硅层、第一 η型多晶硅层、第二 P型多晶硅层和第二 η型 多晶硅层内形成源/漏极延伸区；在栅极两侧、源/漏极区域两侧形成侧墙；在栅极和侧墙 两侧源/漏极区域的第一 P型多晶硅层、第一 η型多晶硅层、第二 P型多晶硅层和第二 η型 多晶硅层内形成源/漏极。基于上述实施方式形成的MOS晶体管，包括半导体衬底，所述半导体衬底上依次 包含氧化层、第一 P型多晶硅层、第一 η型多晶硅层、第二 P型多晶硅层和第二 η型多晶硅 层；位于第一 P型多晶硅层中央且贯穿第一 P型多晶硅层厚度的第一栅极通孔；位于第二 P 型多晶硅层中央且贯穿第二 P型多晶硅层厚度的第二栅极通孔；位于第一栅极通孔和第二 栅极通孔内壁以及第二 η型多晶硅层上的栅介质层；位于栅介质层上及第一栅极通孔和第 二栅极通孔内的栅极；位于栅极两侧第二 η型多晶硅层和第一 η型多晶硅层内的源/漏极 延伸区；位于栅极两侧、源/漏极区域两侧的侧墙；位于栅极两侧第一 P型多晶硅层、第一 η 型多晶硅层、第二P型多晶硅层和第二η型多晶硅层内的源/漏极；其中，经过高温处理后， 第一η型多晶硅层和第二η型多晶硅层的边角圆滑。下面结合附图对本发明的具体实施方式
做详细的说明。图4是采用本发明工艺形成的MOS晶体管俯视图。如图4所示，MOS晶体管，包括位于半导体衬底上的氧化层202 ；在氧化层202上形成有栅极212 ；位于栅极212和源/漏 极区域两侧的侧墙216 ；位于栅极212及侧墙216两侧源/漏极区域内的源/漏极218。图5、图 6、图 7a、图 7b、图 8a、图 8b、图 9a、图 9b、图 10a、图 10b、图 11、图 12a、图 12b是本发明形成MOS晶体管的实施例示意图。如图5所示，提供半导体衬底201 ；用热氧化法或化学气相沉积法或等离子体增强 氧化法在半导体衬底201上形成氧化层202，所述氧化层202的材料为氧化硅，其作用为介
质隔离。继续参考图5，采用低压化学气相沉积法在氧化层202上形成厚度为IOnm IOOnm的第一 ρ型多晶硅层203 ；采用低压化学气相沉积法在第一 ρ型多晶硅层203上形成 厚度为IOnm IOOnm的第一 η型多晶硅层204 ；采用低压化学气相沉积法在第一 η型多晶 硅层204上形成厚度为IOnm IOOnm的第二 ρ型多晶硅层205 ；接着，采用低压化学气相沉 积法在第二 P型多晶硅层205上形成厚度为IOnm IOOnm的第二 η型多晶硅层206 ；采用 低压化学气相沉积法在第二 η型多晶硅层206上形成厚度为IOnm IOOnm的掩膜层207， 所述掩膜层207的材料可以是氮化硅，其作用为在后续刻蚀过程中防止其下方的膜层被腐 蚀而影响器件性能。如图6所示，刻蚀掩膜层207、第二 η型多晶硅层206、第二 ρ型多晶硅层205、第一 η型多晶硅层204和第一 ρ型多晶硅层203，定义源/漏极区域。具体工艺如下用旋涂法 在掩膜层207上形成第一光刻胶层(未图示)，采用光刻工艺，将光掩模版源/漏极整体图 形转移至第一光刻胶层上；经过显影工艺，在第一光刻胶层上形成源/漏极整体图形；以第 一光刻胶层为掩膜，沿源/漏极整体图形刻蚀掩膜层207、第二 η型多晶硅层206、第二 ρ型 多晶硅层205、第一 η型多晶硅层204和第一 ρ型多晶硅层203至露出氧化层202，形成源 /漏极区域。接着，采用灰化法或湿法刻蚀法去除第一光刻胶层。继续参考图6，刻蚀第二 ρ型多晶硅层205和第一 ρ型多晶硅层203的中间部分， 且将第二 P型多晶硅层205和第一 P型多晶硅层203的中间部分刻穿，第一 P型多晶硅层 203内形成第一栅极通孔203a和在第二 ρ型多晶硅层205内形成第二栅极通孔205a。具 体工艺如下在源/漏极区域周围形成第二光刻胶层(未图示)，对光刻胶层进行曝光显影 工艺，定义栅极通孔图形；以第二光刻胶层为掩膜，用湿法刻蚀法沿栅极图形从侧面刻蚀第 二 P型多晶硅层205和第一 P型多晶硅层203，在第二 P型多晶硅层205的中间部分形成 贯通的第二栅极通孔205a，在第一 ρ型多晶硅层203的中间部分形成贯通的第一栅极通孔 203a。本实施例中，湿法刻蚀采用的溶液为缓冲氢氧化钾溶液，其浓度为10% 50%。图7a为图4沿AA方向的剖面图，图7b为图4沿BB方向的剖面图。如图7a和图 7b所示，用湿法刻蚀方法去除掩膜层；然后，在退火炉内进行高温热处理工艺，使第二 η型 多晶硅层206和第一 η型多晶硅层204的边角圆滑。本实施例中，所述热处理的温度为900°C 1200°C，时间为30分 120分。所述高 温处理采用的气体为氢气。其中，在温度为900°C时，热处理时间为120分钟；温度为1000°C 时，热处理时间为90分钟；温度为1100°C时，热处理时间为60分钟；温度为1200°C时，热处 理时间为30分钟。
本实施例对第二 η型多晶硅层206和第一 η型多晶硅层204的边角进行高温处理 后使之圆滑，解决方形边角由于边角电流强而造成的边角效应。图8a为图4沿AA方向的剖面图，图8b为图4沿BB方向的剖面图。如图8a和图 8b所示，对第一 ρ型多晶硅层、第一 η型多晶硅层、第二 ρ型多晶硅层和第二 η型多晶硅层 进行掺杂形成同一导电类型的第一 P型多晶硅层203b、第一 η型多晶硅层204b、第二 ρ型 多晶硅层205b和第二 η型多晶硅层206b。本实施例中，如果形成的MOS晶体管为N型时，则是向第一 η型多晶硅层和第二 η 型多晶硅层掺杂P型离子，使第一 η型多晶硅层、第二 η型多晶硅层的导电类型为P型，与 第一 P型多晶硅层和第二 P型多晶硅层导电类型相同。所述P型离子为硼离子，掺杂剂量是1012iOn/cm2 1014iOn/cm2，是浓度为1016ion/
-, a18 · / cm 10 ion/cm 0本实施例中，如果形成的MOS晶体管为P型时，向第一 ρ型多晶硅层和第二 ρ型多 晶硅层掺杂N型离子，使第一 ρ型多晶硅层、第二 ρ型多晶硅层的导电类型为N型，与第一 η型多晶硅层和第二 η型多晶硅层导电类型相同。所述N型离子为磷离子或砷离子，掺杂剂量为1012iOn/cm2 1014iOn/cm2，是浓度 为 1016ion/cm3 1018ion/cm3。继续参考图8a和图8b，采用化学气相沉积法或原子层沉积法在源/漏极区域周围 及第一栅极通孔203a内壁和第二栅极通孔205a内壁形成厚度为1. 2nm 3nm的栅介质层 208，所述栅介质层208的材料为二氧化硅或其它高k介质材料。本实施例中，在形成栅极之前，还可以采用化学气相沉积法或原子层沉积法在栅 介质层208和氧化层202上形成厚度为Inm IOnm的阻挡层210，所述阻挡层210的材料 为氮化钛，其作用为防止多晶硅耗尽。图9a为图4沿AA方向的剖面图，图9b为图4沿BB方向的剖面图。如图9a和图 9b所示，在第二 η型多晶硅层206b和氧化层202上方的阻挡层210上形成栅极212，且栅 极212填充满第一栅极通孔203a和第二栅极通孔205a。具体工艺为用低压化学气相沉积 法在阻挡层210上形成多晶硅层，且将多晶硅层填充满第一栅极通孔203a和第二栅极通孔 205a;在多晶硅层上旋涂光刻胶层(未图示)，经过曝光显影工艺后，定义出栅极图形；以光 刻胶层为掩膜，沿栅极图形用干法刻蚀法刻蚀多晶硅层、阻挡层202和栅介质层208至露出 第二 η型多晶硅层206b。图IOa为图4沿AA方向的剖面图，图IOb为图4沿BB方向的剖面图。如图IOa和 图IOb所示，以栅极212为掩膜，向源/漏极区域的第一 P型多晶硅层、第一 η型多晶硅层、 第二 P型多晶硅层和第二 η型多晶硅层内注入离子，经过快速热退火工艺后，形成源/漏极 延伸区214。本实施例中，在形成PMOS晶体管区域，向源/漏极区域注入的是ρ型离子，所述P 型离子可以是硼离子；所述P型离子注入能量值的范围为50Kev 300Kev，注入剂量范围 为IO12Wcm2 IO14Wcm2t5退火后，ρ型离子注入浓度范围为IO16Wcm3 IO18W
3
cm ο在形成NMOS晶体管区域，向源/漏极区域注入的是η型离子，所述η型离子可以 是磷离子或砷离子；所述η型离子注入能量值的范围为IOOKev 500Kev，注入剂量范围为IO12Wcm2 IO14Wcm2。退火后，η型离子注入浓度范围为IO16Wcm3 IO18Wcm3。继续参考图IOa和图10b，在栅极212及第一 ρ型多晶硅层、第一 η型多晶硅层、第 二 P型多晶硅层和第二 η型多晶硅层两侧形成侧墙216。具体工艺如下用化学气相沉积 法于整个半导体衬底上形成掩膜层(未图示)，用于形成后续的侧墙，所述掩膜层的材料可 以是氧化硅、氧化硅_氮化硅或氧化硅_氮化硅_氧化硅等；用干法刻蚀法的回蚀工艺刻蚀 掩膜层，形成侧墙216，用以保护栅极212，在第一 ρ型多晶硅层、第一 η型多晶硅层、第二 ρ 型多晶硅层和第二 η型多晶硅层两侧形成侧墙216的作用是介质隔离。如图11所示，以栅极212及侧墙216为掩模，向栅极212两侧的源/漏极区域的第 一 P型多晶硅层、第一 η型多晶硅层、第二 P型多晶硅层和第二 η型多晶硅层内注入离子， 形成源/漏极218。最后，进行退火处理，使注入的离子扩散均勻。本实施例中，在形成PMOS晶体管区域，向源/漏极区域注入的是ρ型离子，如硼 离子等，所述离子注入能量值的范围为50Kev 300Kev ；所述离子注入剂量值的范围为 1012ion/cm2 1014ion/cm2。本实施例中，在形成NMOS晶体管区域，向源/漏极区域注入的是η型离子，如磷离 子或砷离子等，所述离子注入能量值的范围为IOOKev 500Kev ；所述离子注入剂量值的范 围为 1012ion/cm2 1014ion/cm2。图12a为图4沿AA方向的剖面图，图12b为图4沿BB方向的剖面图。如图12a 和图12b所示，向源/漏极218表面注入离子，形成接触窗220，用以后续与导电插塞连通进 行金属布线。用化学气相沉积法在氧化层202及栅极212上形成层间介质层222 ；接着，在 层间介质层222上形成光刻胶层(未图示)，经过光刻工艺后定义出接触孔的图形；以光刻 胶层为掩膜，刻蚀层间介质层222至露出源/漏极218 ；在层间介质层222上形成导电物质 层，且将导电物质填充满接触孔内；用化学机械抛光法平坦化导电物质层至露出层间介质 层，形成与源/漏极218的接触窗220导通的导电插塞224 ；然后，进行后续金属布线工艺。基于上述实施例形成的MOS晶体管，包括半导体衬底201 ；氧化层202，位于半导 体衬底201上；第一 ρ型多晶硅层203b，位于氧化层202上；第一 η型多晶硅层204b，位于 第一 P型多晶硅层203b上；第二 ρ型多晶硅层205b，位于第一 η型多晶硅层204b上；第二 η型多晶硅层206b，位于第二 ρ型多晶硅层205b上；第一栅极通孔203a，位于第一 ρ型多 晶硅层203b中央且贯穿第一 ρ型多晶硅层203b厚度；第二栅极通孔205a，位于第二 ρ型 多晶硅层205b中央且贯穿第二 ρ型多晶硅层205b厚度；栅介质层208，位于第一栅极通孔 203a和第二栅极通孔205a内壁以及第二 η型多晶硅层206b上。其中，经过高温处理后，第 一 η型多晶硅层204b和第二 η型多晶硅层206b的边角圆滑。阻挡层210，位于栅介质层208和氧化层202上；栅极212，位于阻挡层210上及填 充满第一栅极通孔203a和第二栅极通孔205a ；源/漏极延伸区214，位于栅极212两侧第 一 P型多晶硅层203b、第一 η型多晶硅层204b、第二 ρ型多晶硅层205b和第二 η型多晶硅 层206b内；侧墙216，位于栅极212两侧、源/漏极区域两侧；源/漏极218，位于栅极212 两侧第一 P型多晶硅层203b、第一 η型多晶硅层204b、第二 ρ型多晶硅层205b和第二 η型 多晶硅层206b且比源/漏极延伸区214深度深；接触窗220，位于源/漏极区域内，深度比 源/漏极延伸区214浅；层间介质层222，位于氧化层202及栅极212上；导通插塞224，贯 穿层间介质层222与接触窗220连通。
本实施例中，所述阻挡层210的材料为氮化钛，厚度为Inm lOnm。所述栅介质 层208的材料为二氧化硅或其它高K材料，厚度为Inm lOnm。第一 ρ型多晶硅层203b的 厚度为IOnm lOOnm，第一 η型多晶硅层204b的厚度为IOnm lOOnm、第二 ρ型多晶硅层 205b的厚度为IOnm lOOnm，第二 η型多晶硅层206b的厚度为IOnm lOOnm。虽然本发明已以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术 人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应 当以权利要求所限定的范围为准。
权利要求
一种MOS晶体管的制作方法，其特征在于，包括在半导体衬底上依次形成氧化层、第一p型多晶硅层、第一n型多晶硅层、第二p型多晶硅层和第二n型多晶硅层；刻蚀第二n型多晶硅层、第二p型多晶硅层、第一n型多晶硅层和第一p型多晶硅层，定义源/漏极区域；在第一p型多晶硅层中央形成第一栅极通孔，第二p型多晶硅层中央形成第二栅极通孔；进行高温处理，使第一n型多晶硅层和第二n型多晶硅层的边角圆滑；对第一p型多晶硅层、第一n型多晶硅层、第二p型多晶硅层和第二n型多晶硅层进行掺杂形成同一导电类型的多晶硅层；在第一栅极通孔和第二栅极通孔内壁以及源/漏极区域周围形成栅介质层；在第二n型多晶硅层上形成栅极且栅极填充满第一栅极通孔和第二栅极通孔；在栅极两侧源/漏极区域的第一p型多晶硅层、第一n型多晶硅层、第二p型多晶硅层和第二n型多晶硅层内形成源/漏极延伸区；在栅极两侧、源/漏极区域两侧形成侧墙；在栅极和侧墙两侧源/漏极区域的第一p型多晶硅层、第一n型多晶硅层、第二p型多晶硅层和第二n型多晶硅层内形成源/漏极。
2.根据权利要求1所述MOS晶体管的制作方法，其特征在于，所述高温处理的温度为 9001200°C，时间为 30 分 120 分。
3.根据权利要求2所述CMOS晶体管的制作方法，其特征在于，所述高温处理采用的气 体为氢气。
4.根据权利要求1所述MOS晶体管的制作方法，其特征在于，形成栅极之前还包括步 骤在栅介质层上形成阻挡层。
5.根据权利要求4所述MOS晶体管的制作方法，其特征在于，所述阻挡层的材料为氮化 钛，厚度为Inm 10nm。
6.根据权利要求1所述MOS晶体管的制作方法，其特征在于，所述栅介质层的材料为 SiO2, SiON 或 HfO，厚度为 Inm 10nm。
7.根据权利要求6所述MOS晶体管的制作方法，其特征在于，形成栅介质层的方法为化 学气相沉积法或原子层沉积法。
8.根据权利要求1所述MOS晶体管的制作方法，其特征在于，第一ρ型多晶硅层的厚度 为IOnm lOOnm，第一 η型多晶硅层的厚度为IOnm lOOnm、第二 ρ型多晶硅层的厚度为 IOnm lOOnm，第二 η型多晶硅层的厚度为IOnm lOOnm。
9.根据权利要求1所述MOS晶体管的制作方法，其特征在于，形成第一ρ型多晶硅层、 第一 η型多晶硅层、第二 ρ型多晶硅层和第二 η型多晶硅层的方法为低压化学气相沉积法。
10.根据权利要求1所述MOS晶体管的制作方法，其特征在于，所述第一栅极通孔贯穿 第一 P型多晶硅层的厚度，第二栅极通孔贯穿第二 P型多晶硅层的厚度。
11.根据权利要求1所述MOS晶体管的制作方法，其特征在于，MOS晶体管为N型时，向 第一 η型多晶硅层和第二 η型多晶硅层掺杂P型离子，使第一 ρ型多晶硅层、第一 η型多晶 硅层、第二 P型多晶硅层和第二 η型多晶硅层导电类型相同。
12.根据权利要求11所述MOS晶体管的制作方法，其特征在于，所述P型离子为硼离 子，掺杂剂量是 IO12Wcm2 1014ion/cm2，浓度为 1016ion/cm3 IO18Wcm3。
13.根据权利要求1所述MOS晶体管的制作方法，其特征在于，MOS晶体管为P型时，向 第一 P型多晶硅层和第二 P型多晶硅层掺杂N型离子，使第一 P型多晶硅层、第一 η型多晶 硅层、第二 P型多晶硅层和第二 η型多晶硅层导电类型相同。
14.根据权利要求13所述MOS晶体管的制作方法，其特征在于，所述N型离子为磷离子 或砷离子，掺杂剂量为 1012ion/cm2 1014ion/cm2，浓度为 1016ion/cm3 1018ion/cm3。
15.一种MOS晶体管，包括半导体衬底，所述半导体衬底上依次包含氧化层、第一 ρ型 多晶硅层、第一η型多晶硅层、第二ρ型多晶硅层和第二η型多晶硅层；位于第一ρ型多晶硅 层中央且贯穿第一 P型多晶硅层厚度的第一栅极通孔；位于第二 P型多晶硅层中央且贯穿 第二 P型多晶硅层厚度的第二栅极通孔；位于第一栅极通孔和第二栅极通孔内壁以及第二 η型多晶硅层上的栅介质层；位于栅介质层上及第一栅极通孔和第二栅极通孔内的栅极； 位于栅极两侧第一 P型多晶硅层、第一 η型多晶硅层、第二 P型多晶硅层和第二 η型多晶硅 层内的源/漏极延伸区；位于栅极两侧、源/漏极区域两侧的侧墙；位于栅极两侧第一 P型 多晶硅层、第一 η型多晶硅层、第二 ρ型多晶硅层和第二 η型多晶硅层内的源/漏极；其中， 第一η型多晶硅层和第二η型多晶硅层的边角圆滑。
16.根据权利要求11所述MOS晶体管，其特征在于，还包括位于栅介质层和栅极之间 的阻挡层。
17.根据权利要求12所述MOS晶体管，其特征在于，所述阻挡层的材料为氮化钛，厚度 为 Inm IOnm0
18.根据权利要求11所述MOS晶体管，其特征在于，所述栅介质层的材料为Si02、Si0N 或HfO，厚度为Inm IOnm0
19.根据权利要求11所述MOS晶体管，其特征在于，第一ρ型多晶硅层的厚度为IOnm lOOnm，第一 η型多晶硅层的厚度为IOnm lOOnm、第二 ρ型多晶硅层的厚度为IOnm lOOnm，第二 η型多晶硅层的厚度为IOnm lOOnm。
全文摘要
一种MOS晶体管及其制作方法。其中MOS晶体管包括半导体衬底，所述半导体衬底上依次包含氧化层、第一p型多晶硅层、第一n型多晶硅层、第二p型多晶硅层和第二n型多晶硅层；位于第一p型多晶硅层内的第一栅极通孔；位于第二p型多晶硅层内的第二栅极通孔；位于第一栅极通孔和第二栅极通孔内壁以及第二n型多晶硅层上的栅介质层；位于栅介质层上及第一栅极通孔和第二栅极通孔内的栅极；位于栅极两侧源/漏极区域内的源/漏极延伸区；位于栅极两侧、源/漏极区域两侧的侧墙；其中，经过高温处理后，第一n型多晶硅层和第二n型多晶硅层的边角圆滑。本发明提高芯片面积的利用率，解决由于边角电流强而造成的边角效应。
文档编号H01L29/423GK101930920SQ20091005349
公开日2010年12月29日 申请日期2009年6月19日 优先权日2009年6月19日
发明者季明华, 肖德元 申请人:中芯国际集成电路制造(上海)有限公司