专利名称：具有多层缓冲层结构的氮化物型半导体元件及其制造方法
技术领域：
本发明涉及一种氮化物型半导体元件及其制造方法，特别是涉及一种具有多层缓 冲层结构的氮化物型半导体元件及其制造方法。
背景技术：
传统上，在制造作为激光元件的氮化物型半导体元件时，通常需要在基板上成长 缓冲层，以改善随后在缓冲层上成长的主要氮化物型外延层结构的结晶度及其表面形貌 (Morphology)。已有文献提出各种形成该缓冲层的方法。美国专利第5，290393号(
公开日为1994年3月1日，)中提出一种氮化镓(GaN) 型化合物半导体的晶体成长方法，其中在低温下(在200°C至900°C之间)，首先将以式 Ga/l^NO) > x彡1)表示的缓冲层成长于基板上，缓冲层的厚度为0. 001-0. 5 y m，然后在 高温下(在90(TC至1150°C之间)，使主要GaN外延层结构成长在该缓冲层上。美国专利第6，508，878号(
公开日为2003年1月21日)中提出另一种类似方 法，成长GaN型化合物半导体，其中在第一温度下首先在蓝宝石基板上使由In/lhN/AIN或 In/lhN/GaN所形成的且具有超晶格(super lattice)结构的中间缓冲层成长，然后在较 高的第二温度下，在该中间缓冲层上使GaN或InxGai_xN型化合物半导体成长。该方法中，也 可在较高温度下成长该化合物半导体之前，先在该中间缓冲层上形成选择性GaN保护层， 以避免该中间缓冲层中所含的In被蒸发出来。美国专利第5，686，738号(
公开日为1997年11月11日)中提出另一种类似的 方法，该方法中，使非单晶的缓冲层在比接着形成的成长层所需的成长温度低的温度下进 行成长。这些现有技术都是在低温下形成缓冲层。但无论效果如何，利用上述方法在低温 成长缓冲层上形成的主要氮化物型外延层结构的晶体缺陷密度会高达lCT/cm2以上，这是 因为基板与主要氮化物型外延层结构之间的晶格常数差异过大。
发明内容
本发明所要解决的技术问题是提供一种具有多层缓冲层结构的氮化物型半导体 元件，能降低缺陷密度，为此本发明还提桶一种具有多层缓冲层结构的氮化物型半导体元 件的制作方法。为解决上述技术问题，本发明具有多层缓冲层结构的氮化物型半导体元件的技术 方案是，包括基板；双层缓冲层结构，具有位于该基板上且由AlxInyGai_x_yN(x彡0，y彡0，1彡x+y彡0) 所形成的第一层，及位于该第一层上且由GaN型材料所形成的第二层；以及氮化物型外延层结构，位于该双层缓冲层结构的该第二层上。本发明具有多层缓冲层结构的氮化物型半导体元件的制作方法的技术方案是，包 括以下步骤
第一步，使由AlxInyGai_x_yN(X彡0，y彡0，1彡x+y彡0)所形成的第一层在第一温 度下成长于基板上；第二步，使由GaN型材料所形成的第二层在低于第一温度的第二温度下成长于第 一层上；第三步，将温度升高，以进行再结晶；以及第四步，将一个氮化物型外延层结构成长于第二层上；其中，第二步中将第一层与第二层结合在一起，作为该半导体元件的一个缓冲层 结构。本发明氮化物型半导体元件的技术方案是，包括基板；多层缓冲层结构，具有位于基板上的GaN晶核层，及由下而上顺序在该GaN晶核层 上形成的AlInN薄层、GaN型主层及GaN型薄层；以及氮化物型外延层结构，位于该多层缓冲层结构的该GaN型薄层上。本发明氮化物型半导体元件的制造方法的技术方案是，包括以下步骤将GaN晶核层在第一温度下成长于基板上；将AlInN薄层、GaN型主层及GaN型薄层在低于第一温度的第二温度下，由下而上 顺序成长于该GaN晶核层上；将温度升高，以进行再结晶；以及将氮化物型外延层结构成长于该GaN型薄层上，其中，GaN晶核层、AlInN薄层、GaN型主层、以及GaN型薄层结合在一起，作为半导 体元件的缓冲层结构。本发明氮化物型半导体元件的技术方案是，包括基板；多层缓冲层结构，具有位于基板上的GaN晶核层，及由下而上顺序在GaN晶核层上 形成的AlInN薄层、GaN型主层及多个In团簇；以及氮化物型外延层结构，位于多层缓冲层结构上。本发明氮化物型半导体元件的制造方法的技术方案是，包括以下步骤将GaN晶核层在第一温度下成长于一基板上；将AlInN薄层、及GaN型主层在低于第一温度的第二温度下，由下而上顺序成长于 GaN晶核层上，并利用平面掺杂法对GaN型主层进行In-掺杂，在GaN型主层上形成多个In 团簇；将温度升高，以进行再结晶；以及将氮化物型外延层结构成长于GaN型主层上，并覆盖这些In团簇，其中，GaN晶核层、AlInN薄层、GaN型主层、以及这些In团簇结合在一起，作为半 导体元件的缓冲层结构。本发明在高温下形成多层缓冲层结构的下层，然后再在较低温度下形成多层缓冲 层结构的上层。并且在形成多层缓冲层结构的上层时使用铟(In)，使上层的表面形貌得到 大幅改善，进而提升其后外延成长的外延层结构质量。
下面结合附图和实施例对本发明作进一步详细的说明图1为本发明第一实施例的氮化物型半导体元件的结构示意图；图2a为本发明第二实施例的氮化物型半导体元件的结构示意图；图2b为本发明第三实施例的氮化物型半导体元件的结构示意图；图3为1981年纽约Wiley出版社出版，Sze, S. M所撰写的半导体元件物理第二版 中的能隙对晶格常数图。图中附图标记说明11为基板，12、14、15为缓冲层结构，13为主要氮化物型外延层结构，121为第一层 AlxInyGal-x-yN, 122为第二层未掺杂或适当地掺杂的GaN，141、151为GaN晶核层，142、152 为八11_薄层，143、153为6鄉型主层，144为6鄉型薄层，154为111团簇。
具体实施例方式下述陈述仅用来对实施例进行说明，而并非用来限制本发明的范围、应用或形态。 下述说明是实施本发明的实例，因此可对这些实例的元件作出多种功能及配置的修改及变 化而不脱离本发明的内容和范围。图1是本发明第一实施例的氮化物型半导体元件的结构示意图。如图1所示，本 实施例的氮化物型半导体元件包含双层缓冲层结构12，该缓冲层结构12位于基板11与主 要氮化物型外延层结构13之间。该缓冲层结构12包含由四元氮化物AlxInyGai_x_yN(X彡0， y彡0，1彡x+y彡0)所形成的，且厚度为5A至20A的第一层121，以及由未掺杂或适当地掺 杂GaN型材料所形成的，且厚度为5A至500A的第二层122。第一层121与第二层122由下 而上顺序形成在基板11上。从图3可知本实施例选择四元氮化物AlxInyGai_x_yN的原因。图3是1981年纽约 Wiley出版社出版，Sze，S.M所撰写的半导体元件物理第二版中的能隙对晶格常数图。本领 域的技术人员都知道，通过控制四元氮化物AlxInyGai_x_yN的组成，即可在图3中的阴影区域 内改变该四元氮化物的特征，使得该四元氮化物对下层基板11及上层主要氮化物型外延 层结构13都有较为匹配的晶格常数。利用有机金属化学气相沉积外延法(M0CVD)，在900°C至1100°C之间的温度下将 第一层121成长于基板11上，该温度高于第二层122的成长温度。由于是利用高温成长， 因此现有技术中缺陷密度太高的问题可得到改善。然而由于基板11与第一层121的晶格 常数差异大，因此高温下第一层121的AlxInyGai_x_yN会在基板上成簇而产生不平整的表面， 若不加以修饰，则接着在此不平整的表面上形成的外延层结构会出现缺陷及位错。因此，采 用由GaN材料所形成的第二层。在由GaN材料所形成的第二层122中，可掺杂A1或In ；或是共掺杂下列元素组中 的一组:Al/In、Si/In、Si/Al、Mg/In、Mg/Al、Si/Al/In、&Mg/Al/In。在第二层 122 中添加 In原子具有重大意义。当添加In原子时，可大幅提升第二层的表面平滑度，因而可有效地 抑制主要外延层结构的缺陷及位错。利用有机金属化学气相沉积外延法，在200°C至900°C之间的较低温度下将第二 层122成长于第一层121上，该温度高于第二层122的成长温度。以由Mg/In掺杂的GaN所形成的第二层122为例，三甲基镓(TMGa)、氨气、以及双环戊二烯镁(CP2Mg)可用作为Ga、 N、及Mg源的前趋物。In掺杂可由以氢稀释的三甲基铟(TMIn)来完成。在多层缓冲层结 构12形成之后，再将温度提升至高温，以进行再结晶，最后与现有技术同样，在高温下将主 要氮化物型外延层结构13成长在缓冲层结构12上。图2a是本发明第二实施例的氮化物型半导体元件的结构示意图。如图2a所示，缓 冲层结构14包含由下而上顺序在基板11上形成的GaN晶核层141、AlInN薄层142、GaN型 主层143、以及GaN型薄层144。在900°C至1100°C之间的高温下将GaN晶核层141成长至 5A至20A的厚度，而在200°C至900°C之间的较低温下将其它层成长至总厚度为5A至500A。 将AlInN薄层142与GaN晶核层141结合在一起，可得到与第一实施例中的第一层121相 等的效果。另一方面，GaN型主层143与GaN型薄层144结合在一起，可得到与第一实施例中 的第二层122相等的效果。GaN型主层143由未掺杂的GaN形成，GaN型薄层144可由InGaN 或In掺杂的GaN形成。在多层缓冲层结构14形成之后，将温度提升至足以再结晶的高温， 最后如现有技术那样在高温下将主要氮化物型外延层结构13成长在缓冲层结构14上。图2b是本发明第三实施例的氮化物型半导体元件的结构示意图。基本上，本实 施例可视为第二实施例的变形。本实施例的缓冲层结构15也包含由下而上顺序在基板11 上形成的GaN晶核层151、AlInN薄层152、GaN型主层153、以及多个随机分布的In团簇 (clusters) 154。在900°C至1100°C之间的高温下将GaN晶核层141成长至5A至20A的厚 度，而在200°C至900°C之间的较低温下将其它层成长至总厚度为5A至500A。本实施例中，GaN型主层153由未掺杂的GaN、In掺杂的GaN、Si/In共掺杂的GaN、 或Mg/In共掺杂的GaN所形成。此外，本实施例利用平面掺杂法将In沉积在GaN型主层 153上。如图2b所示，In原子在GaN型主层153上形成多个随机分布的团簇154。在6aN 晶体上形成In团簇154的原因为由于In原子半径大于Ga原子半径，因此通过In原子将 错位定住，使位错密度(dislocation density)因In团簇154的存在而大幅降低，使表面 形貌更为光滑。然后将温度提升至高温，以进行再结晶，最后如现有技术那样，在高温下将 主要氮化物型外延层结构15成长在GaN型主层153上，并覆盖In团簇154。以上通过实施例，对本发明进行了详细的说明，但这些并非构成对本发明的限制。 在不脱离本发明原理的情况下，本领域的技术人员还可以做出许多变形和改进，这些也应 视为本发明的保护范围。
权利要求
一种氮化物型半导体元件，其特征在于包括基板；双层缓冲层结构，具有位于该基板上且由AlxInyGa1-x-yN(x≥0，y≥0，1≥x+y≥0)所形成的第一层，及位于该第一层上且由GaN型材料所形成的第二层；以及氮化物型外延层结构，位于该双层缓冲层结构的该第二层上。
2.根据权利要求1所述的氮化物型半导体元件，其特征在于第一层的厚度在5A至 20人之间。
3.根据权利要求1所述的氮化物型半导体元件，其特征在于第二层的厚度在5A至 500A之间。
4.根据权利要求1所述的氮化物型半导体元件，其特征在于第二层的GaN型材料为 未掺杂的GaN。
5.根据权利要求1所述的氮化物型半导体元件，其特征在于第二层的GaN型材料为 掺杂或是共掺杂下列材料之一的GaN，这些材料为Al、In、Al/In、Si/In、Si/Al、Mg/In、Mg/ Al、Si/Al/In、及 Mg/Al/In。
6.一种氮化物型半导体元件的制造方法，其特征在于包括以下步骤第一步，使由AlxInyGai_x_yN(x彡0，y彡0，1彡x+y彡0)所形成的第一层在第一温度下 成长于基板上；第二步，使由GaN型材料所形成的第二层在低于第一温度的第二温度下成长于第一层上；第三步，将温度升高，以进行再结晶；以及第四步，将一个氮化物型外延层结构成长于第二层上；其中，第二步中将第一层与第二层结合在一起，作为该半导体元件的一个缓冲层结构。
7.根据权利要求6所述的氮化物型半导体元件的制造方法，其特征在于第一层的厚 度在5A至20A之间。
8.根据权利要求6所述的氮化物型半导体元件的制造方法，其特征在于第二层的厚 度在5A至500A之间。
9.根据权利要求6所述的氮化物型半导体元件的制造方法，其特征在于第二层的GaN 型材料为未掺杂的GaN。
10.根据权利要求6所述的氮化物型半导体元件的制造方法，其特征在于第二层的该 GaN型材料为掺杂或是共掺杂下列材料之一的GaN，这些材料为A1、In、Al/In、Si/In、Si/ Al、Mg/In、Mg/Al、Si/Al/In、及 Mg/Al/In。
11.根据权利要求6所述的氮化物型半导体元件的制造方法，其特征在于第一温度在 900°C 至 1100°C之间。
12.根据权利要求6所述的氮化物型半导体元件的制造方法，其特征在于第二温度在 200°C至 900°C之间。
13.一种氮化物型半导体元件，其特征在于包括以下步骤基板；多层缓冲层结构，具有位于基板上的GaN晶核层，及由下而上顺序在该GaN晶核层上形 成的AlInN薄层、GaN型主层及GaN型薄层；以及氮化物型外延层结构，位于该多层缓冲层结构的该GaN型薄层上。
14.根据权利要求13所述的氮化物型半导体元件，其特征在于GaN晶核层的厚度在 5A至20A之间。
15.根据权利要求13所述的氮化物型半导体元件，其特征在于AlInN薄层、GaN型主 层及GaN型薄层的总厚度在5A至500A之间。
16.根据权利要求13所述的氮化物型半导体元件，其特征在于GaN型主层由未掺杂的 GaN所形成。
17.根据权利要求13所述的氮化物型半导体元件，其特征在于该GaN型薄层由下列 材料之一所形成，这些材料为InGaN、及In掺杂的GaN。
18.一种氮化物型半导体元件的制造方法，其特征在于包括将GaN晶核层在第一温度下成长于基板上；将AlInN薄层、GaN型主层及GaN型薄层在低于第一温度的第二温度下，由下而上顺序 成长于该GaN晶核层上；将温度升高，以进行再结晶；以及将氮化物型外延层结构成长于该GaN型薄层上，其中，GaN晶核层、AlInN薄层、GaN型主层、以及GaN型薄层结合在一起，作为半导体元 件的缓冲层结构。
19.根据权利要求18所述的氮化物型半导体元件的制造方法，其特征在于GaN晶核层 的厚度在5A至20A之间。
20.根据权利要求18所述的氮化物型半导体元件的制造方法，其特征在于AlInN薄 层、GaN型主层及GaN型薄层的总厚度在5A至500A之间。
21.根据权利要求18所述的氮化物型半导体元件的制造方法，其特征在于GaN型主层 由未掺杂的GaN所形成。
22.根据权利要求18所述的氮化物型半导体元件的制造方法，其特征在于GaN型薄层 由下列材料之一形成，这些材料为InGaN、及In掺杂的GaN。
23.根据权利要求18所述的氮化物型半导体元件的制造方法，其特征在于该第一温 度在900°C至1100°C之间。
24.根据权利要求18所述的氮化物型半导体元件的制造方法，其特征在于第二温度 在200°C至900°C之间。
25.一种氮化物型半导体元件，其特征在于包括基板；多层缓冲层结构，具有位于基板上的GaN晶核层，及由下而上顺序在GaN晶核层上形成 的AlInN薄层、GaN型主层及多个In团簇；以及氮化物型外延层结构，位于多层缓冲层结构 上。
26.根据权利要求25所述的氮化物型半导体元件，其特征在于GaN晶核层的厚度在 5人至20A之间。
27.根据权利要求25所述的氮化物型半导体元件，其特征在于AlInN薄层、GaN型主 层及In薄层的总厚度在5A至500A之间。
28.根据权利要求25所述的氮化物型半导体元件，其特征在于GaN型主层由下列材料之一形成，这些材料为未掺杂的GaN、In掺杂的GaN、Si/In共掺杂的GaN、及Mg/In共掺杂 的 GaN。
29.一种氮化物型半导体元件的制造方法，其特征在于包括将GaN晶核层在第一温度下成长于一基板上；将AlInN薄层、及GaN型主层在低于第一温度的第二温度下，由下而上顺序成长于GaN 晶核层上，并利用平面掺杂法对GaN型主层进行In-掺杂，在GaN型主层上形成多个In团 簇；将温度升高，以进行再结晶；以及将氮化物型外延层结构成长于GaN型主层上，并覆盖这些In团簇，其中，GaN晶核层、AlInN薄层、GaN型主层、以及这些In团簇结合在一起，作为半导体 元件的缓冲层结构。
30.根据权利要求29所述的氮化物型半导体元件的制造方法，其特征在于GaN晶核层 的厚度在5A至20A之间。
31.根据权利要求29所述的氮化物型半导体元件的制造方法，其特征在于AlInN薄 层、GaN型主层及该In薄层的总厚度在5A至500A之间。
32.根据权利要求29所述的氮化物型半导体元件的制造方法，其特征在于GaN型主层 由下列材料之一所形成，这些材料为未掺杂的GaN、In掺杂的GaN、Si/In共掺杂的GaN、及 Mg/In共掺杂的GaN。
33.根据权利要求29所述的氮化物型半导体元件的制造方法，其特征在于第一温度 在900°C至1100°C之间。
34.根据权利要求29所述的氮化物型半导体元件的制造方法，其特征在于第二温度 在200°C至900°C之间。
全文摘要
本发明公开了一种氮化物型半导体元件的多层缓冲层结构，该缓冲层结构包含由高温下成长的AlxInyGa1-x-yN所形成的第一层；以及由低温下成长的未掺杂或掺杂GaN型材料所形成的第二层。在由GaN型材料所形成的第二层中，掺杂Al或In；或是共掺杂下列元素组中的一组Al/In、Si/In、Si/Al、Mg/In、Mg/Al、Si/Al/In及Mg/Al/In。在另一实施例中，该缓冲层结构包含GaN晶核层、AlInN薄层、GaN型主层、以及GaN型薄层，其中GaN晶核层于高温下成长，而其它层在较低温下成长。本发明氮化物型半导体元件的多层缓冲层结构能提升外延层结构质量。
文档编号H01L33/00GK101859982SQ20091005703
公开日2010年10月13日 申请日期2009年4月7日 优先权日2009年4月7日
发明者武良文, 简奉任 申请人:山东璨圆光电科技有限公司