专利名称：芯片及其制造方法
技术领域：
本发明涉及一种芯片及其制造方法，并且特别地，本发明涉及 一种具有较密的导电衬片排列以及可降低芯片角落的压力损伤的 导电衬片设计的芯片及其制造方法。
背景技术：
近年来由于半导体科技快速发展，芯片的功能越来越多样化。 相应地，芯片作用所需的电游"没计也日益复杂，因此，在单一芯片 上，扮演提供电子信号接点的导电衬片的数量随之增加。当导电衬 片的数量超过一定程度时，势必直接影响到芯片的尺寸大小，并且 使4寻单位晶元能够切割出的芯片li:量减少。如此，芯片生产的成本 相应地4是高。再者，过大的芯片也与现今电子产业的产品小型化趋
的重要方向。
j见有才支术中，美国专利7>告号第6,040,984以及6,780,749号扭」 露了具有错位(staggered pattern )与不同高度或厚度的导电衬片， 用以减少芯片尺寸。参见
图1,图1是美国专利公告号第6,040，984 号所披露的芯片与电路净反连接的示意图。如图1所示，芯片Cl上
4的导电衬片Al与电路板B1上具有不同高度(亦即，错位)的导电 衬片A2相连接。请注意，为了区分电^各板与芯片上的导电衬片， 在本说明书中以"接点，， 一词代表位于电路板上的导电衬片。此外， 美国专利公告号第6,291,898号则针对上述的错位设计的导电衬片 3夸电源线"也线(power line-ground line )以及4言号纟戋(I/O) 4乍分离 设计，以提供对应于错位设计的导电衬片的电路板连接设计。
另 一方面，芯片的角落区域常常因封装程序所产生的应力而受 到损伤，进而使芯片良率受影响。因此，若能解决芯片角落应力不 均的问题，可使芯片上可利用空间变大并且稳定维持较好的良率。
发明内容
因此，本发明的目的在于提供一种芯片制造方法，以解决前述 问题。
根据一个具体实施例，本发明的芯片制造方法包含下列步骤 首先，在芯片上沿着预设方向设置多个第一导电衬片(bonding pad),各个第一导电衬片包含第一部分以及相对于第一部分的第二 部分，并且，各第一部分沿预设方向上的长度大于各第二部分沿预 设方向上的长度。接着，在芯片上设置多个第二导电村片与这些第 一导电衬片交错排列，各个第二导电衬片包含第三部分以及相对于 第三部分的第四部分，并且，各第三部分沿预i殳方向上的长度大于 各第四部分沿预i殳方向上的长度。特别地，自第三部分至第四部分 的第二方向与自第一部分至第二部分的第一方向相反。
本发明的芯片制造方法，其中该芯片通过该这些导电衬片连接 于电路板的相对应的多个接点，并且各个导电衬片通过一个接线与 相对应的该4妻点连4妄。本发明的芯片制造方法，进一步包含下列步骤依据各个笫一 导电衬片以及第二导电衬片上与该电路板上的该相对应的多个接 点的距离远近，调整设置于各导电衬片以及各接点上的焊接球或凸 块的尺寸，以使各该导电村片与其对应的各该接点间的等效导电路 径的电阻值基本上4妾近。
本发明的芯片制造方法，其中依据各个第 一导电衬片以及第二 导电衬片的面积，在该这些导电衬片上设置具有不同电阻值的该这 些焊接球或该这些凸块，以使各该导电衬片与其对应的各该接点间 的等效导电路径的电阻值基本上接近。
本发明的芯片制造方法，其中该这些第 一导电衬片具有水滴状 夕卜观。
本发明的芯片制造方法，其中该这些第二导电衬片具有水滴状外观。
本发明的另一目的在于提供一种芯片，其具有较密的导电衬片 排列。
才艮据一个具体实施例，本发明的芯片包含多个第一导电坤十片以 及多个第二导电衬片。这些第一导电村片以及第二导电衬片沿预设 方向相互交错排列。各个第一导电衬片包含第一部分以及相对于第 一部分的第二部分，并且，各第一部分沿预设方向上的长度大于各 第二部分沿预设方向上的长度。同样地，各个第二导电衬片包含第 三部分以及相对于第三部分的第四部分，并且，各第三部分沿预设 方向上的长度大于各第四部分沿预设方向上的长度。特别地，自第 三部分至第四部分的第二方向与第一部分至第二部分的第一方向 相反。本发明的芯片，其中该芯片通过该这些导电衬片连接于电-各板 的相对应的多个接点，并且各个导电衬片通过接线与相对应的该接 点连接。
本发明的芯片，其中依据各个第一导电衬片以及第二导电衬片
上与该电路板上的该相对应的多个接点的距离远近，调整i殳置于各 导电衬片以及各接点上的该焊接球或该凸块的尺寸，以使各该导电 衬片与其对应的各该接点间的等效导电3各径的电阻值基本上接近。
本发明的芯片，其中依据各个第一导电衬片以及第二导电衬片 的面积，在该这些导电衬片上i殳置具有不同电阻值的该这些焊接球 或该这些凸块，以使各该导电衬片与其对应的各该接点间的等效导 电路径的电阻值基本上接近。
本发明的芯片，其中该这些第一导电衬片具有水滴状外观。
本发明的芯片，其中该这些第二导电衬片具有水滴状外观。
本发明的另一目的在于提供一种芯片制造方法，以解决前述问题。
才艮据一个具体实施例，本发明的芯片制造方法在芯片的角落附 近设置多个导电衬片。特别地，这些导电衬片呈圓弧带状排列，并 且越靠近角落的导电衬片的面积越大。
本发明的芯片制造方法，进一步包含下列步艰《将该角落附近的 圆弧带状区域划分为多个区块，并且越靠近该角落的区块的面积越 大；以及在各个区块上分别设置该这些导电衬片中之一，并且各个 导电衬片的尺寸对应其设置的区域的尺寸。
7本发明的芯片制造方法，其中该这些导电衬片相对于该大致弧 带状区域的中心至该角落的连线对称排列。
本发明的芯片制造方法，其中该这些导电村片的形状选自由矩 形、圆形、椭圓形、菱形、梯形以及三角形所组成的组。
本发明的另一目的在于提供一种芯片，其具有可降低芯片角落 的压力损伤的导电村片设计。
根据一个具体实施例，本发明的芯片包含多个导电衬片，这些 导电村片设置在芯片角落附近，并以预定方式沿该角落分布设置。 特别地，越靠近角落的导电衬片其面积越大。
本发明的芯片，其中该预定方式为大致弧带状方式。
本发明的芯片，其中该这些导电衬片相对于该大致弧带状区域 的中心至该角落的连线对称排列。
本发明的芯片，其中该这些导电衬片的形状选自由矩形、圓形、 椭圓形、菱形、梯形以及三角形所组成的纟且。
本发明的芯片，其中该这些导电衬片进一步包含第一导电村片 以及至少两个第二导电衬片，其中该这些第二导电衬片分别相对于 该第一导电衬片"&置。
本发明的芯片，其中该第一导电衬片位于该大致弧带状区域的 中心至该角落的连线上，并且该这些第二导电衬片相对于该连线对 称排列。
本发明的芯片，其中各个第二导电衬片至该角落的距离相等。本发明的芯片，其中该第一导电衬片的形状为矩形。 本发明的芯片，其中该这些第二导电衬片的形状为直角三角形。
关于本发明的优点与精神可以通过以下的具体实施方式
及附 图得到进一步的了解。
附图i兑明
图1是现有技术的芯片与电路板连接的示意图。
图2A是根据本发明的一个具体实施例的芯片的示意图。
图2B是本发明的另 一具体实施例的导电衬片排列的示意图
图2C是根据本发明的另一具体实施例的第一导电衬片以及第 二导电衬片的示意图。
图2D是根据本发明的导电衬片的外观示意图。
图2E是根据本发明的导电衬片的外观示意图。
图2F是根据本发明的导电衬片的外观示意图。
图3是根据本发明的一个实施例的芯片制造方法的步骤流程图。
图4A是根据本发明的 一 个具体实施例的芯片的示意图。
图4B是根据本发明的一个实施例的芯片制造方法的步骤流程图。图4C是才艮据本发明的另一具体实施例的芯片的示意图。
具体实施例方式
参见图2A,图2A是根据本发明的一个具体实施例的芯片1的 示意图。如图2A所示，芯片1包含具有近似水滴状的多个第一导 电衬片IO以及多个第二导电村片12。第一导电衬片IO以及第二导 电衬片12分别在预设方向D上交错排列。各第一导电衬片10包含 第一部分Pl以及相对于第一部分Pl的第二部分P2,并且，第一 部分Pl沿预^殳方向D上的长度大于第二部分P2沿预i殳方向D上 的长度。各第二导电衬片12包含第三部分P3以及相对于第三部分 P3的第四部分P4,并且第三部分P3沿预i殳方向D上的长度大于第 四部分P4沿该预设方向D上的长度。其中，自第三部分P3至第四 部分P4的第二方向D2与第一部分P1至第二部分P2的第一方向 Dl相反。在本具体实施例中，各第一导电衬片10的第二部分P2 的连线L平行于预设方向D。各第二导电衬片12的第四部分P4于 两相邻的第一导电衬片10间向第二方向D2延伸并超过连线L。由 此，导电村片可密集排列。
参见图2B，图2B是本发明的另一具体实施例的导电衬片排列 的示意图。如图2B所示，在本具体实施例中，各第一导电4于片10， 如同前述具体实施例具有第一部分P1，以及第二部分P2，，且各第二 导电衬片12，如同前述具体实施例具有第三部分P3，以及第四部分 P4，。第一部分P1，在预设方向D，上的长度大于第二部分P2，于预定 方向D，上的长度，且第三部分P3，于预设方向D，上的长度大于第四 部分P4，在预-没方向D，上的长度。自第一部分Pl，往第二部分P2， 是第一方向D1，，且自第三部分P3，往第四部分P4，是第二方向D2'。 各第一导电衬片IO，的第二部分P2，的连线L，平4亍于预i殳方向D，。 在本具体实施例中，各第二导电衬片12，的第四部分P4，在两相邻的
10说明书第8/12页
第一导电衬片IO，间向第二方向D2，延伸并超过连线L，。由此，导 电衬片可密集排列。
此外，在一个具体实施例中，本发明的芯片可通过这些导电村 片连接于电路板上相对应的多个接点，并且各导电衬片可通过接线 与相对应的接点连接。在实际应用中，为了使各导电衬片与其对应 的各接点间的等效导电路径的电阻值基本上接近，可视各导电村片 与其相对应接点间的距离远近，调整各接点以及各导电衬片上的焊 接球(solder ball)或是凸块(bump)的尺寸，以调整其等效导电 路径长度，进而基本上拉近各导电衬片与其相对应接点间的等效导 电路径的电阻值。特别地，通过焊接球或凸块尺寸不同，各接线的 位置有高低的差别，因此可避免串音干扰(cross-talk)的状况发生。
需注意的是，焊接球或凸块的设置根据导电衬片与对应接点间 的距离、导电衬片的面积、其它参数以及"i殳计者的特殊需求，并不 受限于前述状况。举例而言，根据各导电村片的面积不同，各导电 衬片上的焊接球或凸块可使用不同电阻值的材料，以基本上拉近各 导电4于片与其相对应4妄点间的等效导电蹈、径的电阻值。
参见图2C,图2C是才艮据本发明的另一具体实施例的第一导电 衬片100以及第二导电衬片120的示意图。如图2C所示，本具体 实施例与前一具体实施例不同之处在于第二导电衬片120的面积'J、 于第一导电4于片100,除此之外，如同上述具体实施例，第一导电 村片lOO的第一部分Pl"在预定方向D"上的长度大于第二部分!fe" 在预设方向D，，上的长度，第二导电衬片的第三部分P3"在预定方 向D，，上的长度大于第四部分,4，，在预设方向D"上的长度。因此， 各相邻的两 个第 一导电衬片100之间便有空间来容纳第二导电村片 120,使各导电衬片之间的排列可更密集。并参见图2D至图2F，图2D至图2F是才艮据本发明的导电衬片 的外观示意图。请注意，在图2D至图2F中所绘示的导电衬片皆包 含前述的第一导电^H"片10以及第二导电^N"片12。如图2D至图2F 所示，本发明芯片上的导电衬片除了前面所示的水滴状外观之外， 还可—见需求而具有如圓形(如图2D所示)、梯形(如图2E所示) 以及六边形(如图2F所示)等外观。此外，这些导电衬片还可视 需求而具有其它规则或不规则多边形的外观。
参见图3,图3是根据本发明的一个实施例的芯片制造方法的 步骤流程图。如图3所示，本发明的芯片制造方法，包含以下步骤 首先，步骤S10中，在芯片上沿着预设方向设置多个呈水滴状第一 导电衬片，各第一导电衬片包含第一部分以及相对于第一部分的第 二部分，并且，各第一部分沿预设方向上的长度大于各第二部分沿 预设方向上的长度；接着，步骤S12中，在芯片上设置与第一导电 衬片交错排列的多个呈水滴状的第二导电衬片，各第二导电衬片包 含第三部分以及相对于第三部分的第四部分，并且，各第三部分沿 预设方向上的长度大于各第四部分沿预设方向上的长度。其中，自 第三部分至第四部分的第二方向与自第一部分至第二部分的第一 方向相反。
在本实施例中，芯片通过这些导电衬片连接于电路板相对应的 多个接点，并且各个导电衬片通过接线与相对应的接点连接。为了
使各导电衬片与其对应的各接点之间的总导电路径基本上接近，依 据各个第一导电衬片以及第二导电衬片上与电路板上相对应的多 个接点的距离远近，在接点以及导电衬片上设置不同尺寸的焊接球 或是凸块，以调整各导电衬片与其相对应接点间的等效导电路径的 电阻值，使其基本上4妻近。
值得注意的是，上述各实施例的第一导电衬片以及第二导电衬 片的外型为水滴状。然而在实际应用中，第一导电4于片以及第二导电衬片可为其它外型，只需满足第一导电衬片的第一部分大于第二 部分以及第二导电衬片的第三部分大于第四部分的原则即可。举例 而言，本发明的第一导电衬片以及第二导电衬片的外型可以是，但
不受限于，菱形、梯形、三角形、椭圓形，或其它MJ!'J或不^见则多 边形。
参见图4A，图4A是根据本发明的一个具体实施例的芯片2的 示意图。如图4A所示，芯片2包含多个导电衬片20,设置于芯片 的角落附近，以预定方式沿角落分布设置，并且越靠近角落的导电 4于片其面积越大。另夕卜，如图4A所示，本发明的芯片2可进一步 包含圓弧带状区域22，圓弧带状区域22再划分为多个区块220， 并且越靠近角落的区块220的面积越大。导电4于片20分别i殳置于 区块220上，并且，各导电衬片20的尺寸对应其i殳置的区块220 的尺寸。由此，可降低封装过程中可能对芯片造成的压力损伤。
在本具体实施例中，圆弧带状区域22的两翼相对于圓弧带状 区域22的中心至角落的连线而对称。同样地，导电衬片20也相对 于圆弧带状区域22的中心至角落的连线呈对称排列。此外，本具 体实施例的导电衬片形状为圆形，但于实际应用中，导电衬片形状 可以—见需求为，^旦不受限于矩形、圓形、椭圆形、菱形、梯形、三 角形，或其它失见则或不失见则多边形。
参见图4B，图4B是根据本发明的一个实施例的芯片制造方法 的步骤流程图。如图4B所示，芯片制造方法包含下列步艰《首先， 步骤S20中，在芯片的角落附近设置圓弧带状区域，并将圆弧带状 区域划分为多个区块，其中，越靠近角落的区块的面积越大；接着， 步骤S22中，在各区块上分别设置导电村片，并且各导电衬片的尺 寸对应其i殳置的区域的尺寸。在本实施例中，圆弧带状区域的两翼相对于圆弧带状区域的中 心至角落的连线而对称。同样地，设置于圆弧带状区域的各区块上 的导电衬片也相对于圓弧带状区域的中心至角落的连线呈对称排 列。此外，导电衬片形状可以视需求为，但不受限于矩形、圆形、 椭圓形、菱形、梯形、三角形，或其它失见则或不关见则多边形。
参见图4C,图4C是根据本发明的另一具体实施例的芯片3的 示意图。如图4C所示，芯片3包含第一导电衬片30以及至少两个 第二导电村片32。第一导电衬片30位于圓弧带状区域的中心至角 落的连线上，第二导电衬片32相对于圆弧带状区域中心至角落的 连线呈对称排列，并且，各第二导电衬片32至角落的距离相等。
在此具体实施例中，第一导电衬片30为矩形，第二导电衬片 32则为直角三角形。但在实际应用中，第一导电衬片30以及第二 导电衬片32的外型并不限于矩形或直角三角形，只须符合越靠近 角落的导电衬片其面积越大的原则即可。由此，可降低封装过程中 可能对芯片造成的压力损伤。
相对于现有技术，本发明的芯片及其制造方法，可使导电衬片 在芯片上呈现较密集的排列，不致因日益复杂化的芯片设计而使芯 片的尺寸加大，进而节省成本。此外，角落的导电衬片"i殳计可降低 芯片因封装过程而产生的压力损伤，4^高芯片的良率。
通过以上优选具体实施例的详述，希望能更加清楚描述本发明 的特征与精神，而并非以上述所披露的优选具体实施例来对本发明 的范畴加以限制。相反地，其目的是希望能涵盖在本发明所;欧申i青 的专利保护范围内的各种改变及等效性安排。因此，本发明所申请 的专利保护范围的范畴应该根据上述的说明作最宽广的解释，以致 使其涵盖所有可能的改变以及等效性的安排。主要组件符号说明
Al:导电衬片 Bl:电路板 1、 2、 3:芯片
10、 10，、 100、 30:第一导电一十片
12、 12，、 120、 32:第二导电4于片
D、 D，、 D":予贞定方向
D2、 D2，第二方向
P2、 P2'、 P2，，第二部分
P4、 P4'、 P4，，第四部分
S10、 S12、 S20、 S22:步骤流程。
A2:导电衬片 Ck芯片 20:导电村片
Dl、 Dl，第一方向 Pl、 Pl，、 Pl":第一部分 P3、 P3'、 P3，，第三部分 L、 L，连线
权利要求
1.一种芯片，包含多个导电衬片，设置于所述芯片的角落附近，以预定方式沿所述角落分布设置，并且越靠近所述角落的导电衬片的面积越大。
2. 根据权利要求1所述的芯片，其中所述预定方式为大致弧带状 方式。
3. 根据权利要求2所述的芯片，其中所述这些导电衬片相对于所 述大致弧带状区域的中心至所述角落的连线对称排列。
4. 根据权利要求2所述的芯片，其中所述这些导电村片的形状选 自由矩形、圓形、椭圓形、菱形、梯形以及三角形所组成的组。
5. 根据权利要求2所述的芯片，其中所述这些导电衬片进一步包 含第一导电衬片以及至少两个第二导电村片，其中所述这 些第二导电衬片分别相对于所述第一导电村片设置。
6. 根据权利要求5所述的芯片，其中所述第一导电衬片位于所述 大致弧带状区域的中心至所述角落的连线上，并且所述这些第 二导电衬片相对于所述连线对称排列。
7. 根据权利要求5所述的芯片，其中各个第二导电村片至所述角 落的距离相等。
8. 根据权利要求5所述的芯片，其中所述第一导电村片的形状为矩形。
9. 根据权利要求5所述的芯片，其中所述这些第二导电衬片的形 状为直角三角形。
全文摘要
本发明披露一种芯片及其制造方法。该芯片制造方法包含下列步骤在芯片上沿一方向设置多个第一导电衬片，各第一导电衬片包含第一部分及相对于该第一部分的第二部分，各第一部分沿该方向上的长度大于各第二部分沿该方向上的长度；在该芯片上设置多个与该第一导电衬片交错排列的第二导电衬片，各第二导电衬片包含第三部分及相对于该第三部分的第四部分，各第三部分沿该方向上的长度大于各第四部分沿该方向上的长度。其中，自该第三部分至该第四部分的方向与自该第一部分至该第二部分的方向相反。本发明的芯片及其制造方法，可使导电衬片在芯片上呈现较密集的排列，角落的导电衬片设计可降低芯片因封装过程而产生的压力损伤。
文档编号H01L23/48GK101667565SQ20091020662
公开日2010年3月10日 申请日期2007年10月29日 优先权日2007年10月29日
发明者周忠诚, 左克扬, 徐嘉宏, 威 王 申请人:瑞鼎科技股份有限公司