专利名称：快闪存储器件及其制造方法
技术领域：
本申请涉及快闪存储器件及其制造方法。
背景技术：
快闪存储器件是即使断电也不会丢失其中所存储数据的非易失性存储器件。此 外，快闪存储器能够以相对高的速度来记录、读取和删除数据。
因此，快闪存储器件广泛用于个人电脑(PC)、机顶盒、打印机和网络服务器的
Bios以存储数据。近来，快闪存储器件广泛用于数字照相机和移动式电话。 在这种快闪存储器件中，经常使用具有S0N0S (硅_氧化物_氮化物_氧化物_硅)
结构的半导体器件。 与具有包括多晶硅的浮置栅极的快闪存储器件不同，S0N0S存储器件是电荷捕获 型器件，其中施加栅极电压以使电荷(电子)穿过形成在硅上的薄氧化物层，从而注入形成 在氮化硅层中的电荷陷阱或者从该电荷陷阱中释放出来。 图1A 1C是显示根据相关技术制造快闪存储器件的步骤的截面图。
如图1A所示，当通过光工艺和蚀刻工艺限定分裂选择栅极时，单元的选择栅极长 度可由于光工艺中的重合未对准而彼此不同(Ll # L2)，所以一个单元(左边所示的A-单 元)的特性可与另一个单元(右边所示的B-单元)的特性不同。 此外，如图1B所示，当通过光工艺和蚀刻工艺将分裂选择栅极限定为其中局部氮 化物层用作存储位点的状态时，由于光工艺中的临界尺寸CD偏差和重合未对准，所以单元 可具有不同的氮化物长度(L3 # L4)和选择栅极长度(Ll # L2)，使得左边单元(A-单元) 和右边单元(B-单元)的特性差异可增加。 此外，参考图1C，当形成有源栅极多晶硅和存储栅极多晶硅时，可能难以无损伤地 移除覆盖相邻单元之间源极区的多晶硅。
发明内容
—个实施方案提供一种具有自对准S0N0S结构的快闪存储器件及其制造方法，其 中使用自对准双间隔物工艺而不是光工艺和蚀刻工艺来形成单元。根据实施方案，可使与 CD和重合偏差相关的问题最小化，由此实现单元均匀性，同时防止特性劣化。
此外，一个实施方案提供一种快闪存储器件及其制造方法，其中源极侧面的面积 可增大并且在注入源极离子后实施间隔物多晶硅形成工艺，使得可节约用于无损伤地移除 间隙填充的多晶硅所需要的时间和劳动力。在这种情况下，LDD长度可与用作间隔物多晶 硅的多晶硅的厚度成比例地增加，使得源极和漏极之间的贯通击穿电压(BV)可在编程和 擦除操作期间升高。 根据一个实施方案的快闪存储器件包括在衬底上的第一和第二存储栅极；在第 一和第二存储栅极之间的浮置多晶硅；在第一和第二存储栅极的各自外侧的第一和第二选 择栅极；在第一存储栅极和第一选择栅极之间以及在第二存储栅极和第二选择栅极之间的氧化物层；在第一和第二选择栅极的外侧处的衬底中的漏极区；在第一和第二存储栅极之 间的衬底中的源极区；和在漏极区和源极区中的每一个上的金属接触。 —种制造根据一个实施方案的快闪存储器件的方法，包括在衬底上形成第一和 第二存储栅极；在形成有第一和第二存储栅极的衬底的整个表面上形成氧化物层；在第一 和第二存储栅极之间形成浮置多晶硅；在第一和第二存储栅极的外侧形成第一和第二选择 栅极；在第一和第二选择栅极的外侧处的衬底中形成漏极区；在第一和第二存储栅极之间 的衬底中形成源极区；和在漏极区和源极区中的每一个上形成金属接触。
图1A 1C是显示根据相关技术制造快闪存储器件的步骤的截面图；
图2是根据一个实施方案的快闪存储器件的截面图；禾口 图3 14是显示制造根据所述实施方案的快闪存储器件的步骤的截面图。
具体实施例方式
以下，将参考附图描述快闪存储器件及其制造方法的实施方案。 在实施方案的描述中，应理解当层(或膜)称为在另一层或衬底'上'时，其可直
接在另一层或衬底上，或者也可存在中间层。此外，应理解当层被称为在另一层'下'时，其
可以直接在另一层下，或者也可存在一个或多个中间层。另外，也应理解当层被称为在两层
'之间'时，其可以是在所述两层之间仅有的层，或也可存在一个或多个中间层。
图2是根据一个实施方案的快闪存储器件的截面图。 参考图2，根据一个实施方案的快闪存储器件包括在衬底10上的第一和第二存 储栅极20a和20b ;在第一和第二存储栅极20a和20b之间的浮置多晶硅29a和29b ;分别 在第一和第二存储栅极20a和20b的外侧的第一和第二选择栅极30a和30b ;在第一存储 栅极20a和第一选择栅极30a之间以及在第二存储栅极20b和第二选择栅极30b之间的第 三氧化物层25 ;在第一和第二选择栅极30a和30b的外侧的衬底10上形成的漏极区；在第 一和第二存储栅极20a和20b之间的衬底IO上形成的源极区；和在漏极区和源极区中的每 一个上的金属接触36。附图2中显示但在此未进行描述的附图标记将在描述用于制造快闪 存储器件的方法时进行说明。 根据一个实施方案的快闪存储器件及其制造方法，在注入源极离子之后实施多晶 硅形成工艺和多晶硅蚀刻工艺。因此，不必移除覆盖源极区的多晶硅以形成源极区，因此可 节省用于无损伤地移除源极区的多晶硅所需要的时间和劳动力。此外，制造工艺得到简化 并且制造时间縮短，从而可降低制造成本。 根据一个实施方案，在编程和擦除操作期间，对选择单元的源极施加高偏压。根据 一个实施方案，通过使用多晶硅和源极区形成工艺，从而在实施N+离子注入工艺时，使用 多晶硅来阻挡N+离子，使得单元的源极区的LDD漂移区增大，由此改善源极和漏极之间的 贯通BV。因此，当实施单元的编程和擦除操作时，接受高偏压的源极的贯通BV得到改善，因 而可改善源极和漏极之间的贯通BV而不增加单元的长度。 此外，SONOS结构的存储单元显示出对氮化物层和选择栅极的长度敏感的特性。在 相关技术中，实施光工艺和蚀刻工艺以控制氮化物层和选择栅极的长度。与之不同的是，本
4发明的实施方案通过采用自对准方案，可以解决相关技术中存在的与CD和重合偏差相关 的问题，从而得到在单元特性的均匀性方面的优异特性。 以下，将参考图3 14描述根据一个实施方案制造快闪存储器件的方法。 首先，如图3所示，在衬底10上形成隔离层12以限定有源区ll。此时，可在有源
区上形成垫氧化物层15。 然后，如图4所示，对衬底10实施第一离子注入工艺以形成阱区13。对于存储单 元区而言，阱区13可以是待形成存储栅极的P型。在一个实施方案中，如果衬底10是P型 衬底，则注入N型离子以形成N型阱，形成存储栅极的区域可形成为其下方没有阱13或者 形成为具有更高掺杂的P型区13。根据一个实施方案，对具有阱区13的衬底10实施第二 离子注入工艺以调整阈电压。 然后，如图5所示，移除垫氧化物层15，并且在衬底10上依次形成第一氧化物层 21、氮化物层22、第二氧化物层23和第一多晶硅层24。 例如，第一氧化物层21可用作隧道氧化物层。第一氧化物层21可包括Si02，并且 其可通过对衬底10实施热处理工艺而在衬底10上形成为具有约20 80 1的厚度。在另 一实施方案中，第一氧化物层21可包括高K材料例如A1203，并且可通过CVD(化学气相沉 积)或者ALD (原子层沉积)沉积在衬底10上。 第一氮化物层22可用作电荷捕获层。第一氮化物层22可包括SixNy(其中x和y 为自然数)，并且可通过CVD在第一氧化物层21上沉积为具有约70 100 A的厚度。
第二氧化物层23可用作顶部氧化物层。第二氧化物层可包括Si02，并且可通过 CVD在第一氮化物层22上沉积，但是本发明实施方案不限于此。
在第二氧化物层23上可沉积第一多晶硅层24。 然后，如图6所示，图案化第一氧化物层21、第一氮化物层22、第二氧化物层23和 第一多晶硅层24，以形成包括第一存储栅极20a和第二存储栅极20b的存储栅极20。因此， 存储栅极20可具有SONOS结构。 例如，在第一多晶硅层24上形成第一光刻胶图案(未显示)使得第一多晶硅层24 的用于存储栅极20的部分被覆盖之后，蚀刻第一多晶硅层24以限定存储栅极20。此时，可 实施蚀刻工艺持续一定时间以从第一多晶硅层24蚀刻至第一氮化物层22。否则，可以分两 个步骤实施蚀刻工艺，其中在第一步骤中蚀刻第一多晶硅层24，在第二步骤中蚀刻余下的 层。在两步骤蚀刻工艺的情况下，第二氧化物层23用作第一步骤中的蚀刻停止层，在第二 步骤中蚀刻第二氧化物层23和第一氮化物层22。第二步骤可通过干式蚀刻或湿式蚀刻实 施。 然后，如图7所示，在形成有第一和第二存储栅极20a和20b的衬底10的整个表 面上形成第三氧化物层25。 在一个实施方案中，从除了存储栅极20下方以外的区域中移除第一氧化物层21， 并且实施热氧化工艺例如双栅极氧化工艺以形成第三氧化物层25。 第三氧化物层25可以是包括厚栅极氧化物层和薄栅极氧化物层的氧化物层，或 者可以是薄栅极氧化物层自身。 后续将形成的选择栅极30a和30b可使用第三氧化物层25作为选择栅极氧化物。
然后，如图8所示，可通过使用第一光刻胶图案41作为掩模，在第一和第二存储栅极20a和20b之间的衬底10中形成晕离子(halo ion)注入区27b和源极LDD(轻掺杂漏 极)离子注入区27a，以改善HCI (热载流子注入)效率。 然后，如图9所示，移除第一光刻胶图案41，并且在形成有源极LDD区27a的衬底 10的整个表面上形成第二多晶硅层28。 在一个实施方案中，在移除第一光刻胶图案41之后立即沉积第二多晶硅层28。
然后，如图10所示，蚀刻第二多晶硅层28以在第一和第二存储栅极20a和20b之 间形成第一和第二浮置多晶硅29a和29b，并且在第一和第二存储栅极20a和20b的外侧处 形成第一和第二选择栅极30a和30b。浮置多晶硅和选择栅极可具有间隔物形状。
在一个实施方案中，对单元区的整个表面进行多晶硅蚀刻工艺。即，可对单元区实 施没有蚀刻掩模的回蚀刻工艺。在这种情况下，可根据第二多晶硅层28的厚度来确定选择 栅极30a和30b的长度。因此，通过采用自对准方案形成选择栅极，可使单元区中结构的未 对准问题最小化。 此外，根据一个实施方案，因为已经对源极区和LDD区实施了离子注入工艺，所以
不必移除浮置多晶硅29a和29b以将离子注入源极区。因此，可节省无损伤地移除浮置多
晶硅29a和29b所需要的时间和劳动力，并且可改善漏极和源极之间的贯通BV。 根据一个实施方案，当限定选择栅极多晶硅时，可通过在周边区(未显示)中使用
光刻胶图案来实施图案化和蚀刻工艺，由此限定周边栅极多晶硅。此外，如果在蚀刻工艺期
间有源区受损，则可将用于限定单元的选择栅极多晶硅的光工艺和蚀刻工艺与用于限定周
边栅极多晶硅的光工艺和蚀刻工艺分开实施。 参考图ll，通过使用第二光刻胶层图案42作为掩模，在第一和第二选择栅极30a 和30b的外侧形成漏极晕离子注入区32和漏极LDD离子注入区31。 根据一个实施方案，当对提供在周边区中的晶体管实施LDD离子注入工艺时，可 形成漏极LDD离子注入区31。 然后，如图12所示，在移除第二光刻胶层图案42之后，通过离子注入工艺，在第一 和第二选择栅极30a和30b的外侧的衬底10上形成漏极区34和在第一和第二存储栅极 20a和20b之间的衬底10上形成源极区26。 在一个实施方案中，形成间隔物33，并且使用高浓度的N+离子实施离子注入工艺 以形成源极区26和漏极区34。间隔物33可具有ONO(氧化物-氮化物-氧化物)结构或 者ON(氧化物-氮化物)结构。 根据一个实施方案，漏极区和源极区的离子注入工艺可与提供在周边区中的晶体 管的源极和漏极的离子注入工艺同时实施。 根据一个实施方案，当对源极和漏极实施离子注入工艺时，源极区的浮置多晶硅 可阻挡N+离子，从而可增大LDD漂移区D，由此改善源极和漏极之间的贯通BV。
然后，如图13所示，实施硅化物工艺。例如，在从源极区26的暴露表面上移除第三 氧化物层25之后，在衬底10的整个表面上形成漏极区34、存储栅极20和浮置多晶硅29a 和29b、金属层例如钴(Co)层。然后，通过对金属层进行热处理工艺，在源极区26、漏极区 34、选择栅极30a和30b、存储栅极20以及浮置多晶硅29a和29b上形成硅化物层35。
然后，如图14所示，实施后端工艺以在源极区26和漏极区34上形成金属接触36 和金属线37。
根据一个实施方案的快闪存储器件及其制造方法，因为在注入源极离子之后实施 多晶硅形成工艺和蚀刻工艺，所以不必移除设置在源极区上的多晶硅，因此可节省用于无 损伤地移除源极区上的多晶硅所需要的时间和劳动力。此外，制造工艺得到简化并且制造 时间縮短，从而可降低制造成本。 此外，在编程和擦除操作期间，可对单元的源极施加高偏压。根据一个实施方案， 当实施用于形成源极区和漏极区的N+离子注入工艺时，源极区上的多晶硅阻挡N+离子，使 得单元的源极区的LDD漂移区增大，由此改善源极和漏极之间的贯通BV。因此，当实施单元 的编程和擦除操作时，接受高偏压的源极的贯通BV得到改善，从而可改善源极和漏极之间 的贯通BV而不增加单元的长度。 此外，所述存储单元显示出对氮化物层和选择栅极的长度敏感的特性。根据相关 技术，实施光工艺和蚀刻工艺以控制氮化物层和选择栅极的长度。与之不同的是，一个实施 方案通过采用自对准方案，可解决相关技术中存在的与CD和重合偏差相关的问题，从而得 到在单元特性的均匀性方面的优异特性。 如上所述的快闪存储器件可如下操作，但是实施方案不限于此。 根据一个实施方案的快闪存储器件可通过施加用于产生热载流电子的偏压来实
现编程操作。 此外，当施加能够形成能带-至-能带隧穿(BTBT)的偏压时，可通过形成EHP (电 子-空穴对)实现擦除操作。此时，因为在W/L(字线)的单元中实施擦除操作，所以与选 择单元的相同字线对准的单元被完全擦除。 亦即，即使单元是非选择单元，在选择单元的相同字线中对准的单元也被擦除。在
读出操作中，根据施加至漏极区的偏压来施加电流。因为在编程操作期间施加的电流与在
擦除操作期间施加的电流不同，所以可以基于电流来区分编程操作和擦除操作。 在本说明书中对〃 一个实施方案〃 、 〃 实施方案〃 、 〃 示例性实施方案〃 等的任
何引用，表示与该实施方案相关描述的具体的特征、结构或特性包含在本发明的至少一个
实施方案中。在说明书不同地方出现的这些措词不必都涉及相同的实施方案。此外，当结
合任何实施方案描述具体的特征、结构或特性时，认为这种特征、结构或特性与实施方案的
其它特征、结构或特性进行关联均在本领域技术人员的预见范围之内。 虽然已经参考大量说明性实施方案描述了本发明实施方案，但是应理解本领域技 术人员可设计许多的其它改变和实施方案，这些也将落入本公开的原理的精神和范围内。 更具体地，在公开、附图和所附的权利要求的范围内，在本发明的组合排列的构件和/或结 构中可能具有各种的变化和改变。除构件和/或结构的变化和改变之外，对本领域技术人 员而言，可替代的用途也会是显而易见的。
权利要求
一种快闪存储器件，包括在衬底上相邻设置的第一和第二存储栅极；在所述第一和第二存储栅极之间的浮置多晶硅；在所述第一和第二存储栅极的各自外侧处的第一和第二选择栅极；在所述第一存储栅极和所述第一选择栅极之间以及在所述第二存储栅极和所述第二选择栅极之间的氧化物层；在所述第一和第二选择栅极的外侧的所述衬底中的漏极区；在所述第一和第二存储栅极之间的所述衬底中的源极区；和在所述漏极区和所述源极区中的每一个上的金属接触。
2. 根据权利要求1所述的快闪存储器件，其中所述氧化物层还设置在所述第一和第二 选择栅极与所述衬底之间。
3. 根据权利要求1所述的快闪存储器件，其中所述氧化物层用作用于所述第一和第二 选择栅极的栅极氧化物层。
4. 根据权利要求1所述的快闪存储器件，还包括在所述第一和第二存储栅极之间的 所述衬底中的晕离子注入区和LDD离子注入区。
5. —种制造快闪存储器件的方法，所述方法包括 在衬底上形成第一和第二存储栅极；在形成有所述第一和第二存储栅极的所述衬底的整个表面上形成第三氧化物层； 在所述第一和第二存储栅极之间形成浮置多晶硅； 在所述第一和第二存储栅极的各自外侧处形成第一和第二选择栅极； 在所述第一和第二选择栅极的外侧的所述衬底中形成漏极区； 在所述第一和第二存储栅极之间的所述衬底中形成源极区；禾口 在所述漏极区和所述源极区中的每一个上形成金属接触。
6. 根据权利要求5所述的方法，其中在所述第一和第二存储栅极之间形成浮置多晶硅 包括在形成有所述氧化物层的所述衬底的整个表面上形成第二多晶硅层；禾口 蚀刻所述第二多晶硅层，其中所述第二多晶硅层的蚀刻在所述第一和第二存储栅极的 内侧壁处形成所述浮置多晶硅。
7. 根据权利要求6所述的方法，其中所述浮置多晶硅的形成以及所述第一和第二选择 栅极的形成通过所述第二多晶硅层的蚀刻而同时实现。
8. 根据权利要求7所述的方法，其中所述第二多晶硅层的蚀刻通过自对准方案形成所 述浮置多晶硅以及所述第一和第二选择栅极。
9. 根据权利要求7所述的方法，还包括与所述浮置多晶硅的形成以及所述第一和第 二选择栅极的形成同时地形成周边栅极多晶硅。
10. 根据权利要求5所述的方法，还包括与用于在所述第一和第二选择栅极的外侧形 成所述漏极区的离子注入工艺同时地在周边区中形成晶体管的源极和漏极。
全文摘要
本发明公开了一种快闪存储器件及其制造方法。所述快闪存储器件包括在衬底上的第一和第二存储栅极；在所述第一和第二存储栅极之间的浮置多晶硅；在第一和第二存储栅极的各自外侧的第一和第二选择栅极；在第一存储栅极和第一选择栅极之间以及在第二存储栅极和第二选择栅极之间的氧化物层；在第一和第二选择栅极的外侧处的衬底中的漏极区；在第一和第二存储栅极之间的衬底中的源极区；和在漏极区和源极区中的每一个上的金属接触。
文档编号H01L27/115GK101783350SQ200910215649
公开日2010年7月21日 申请日期2009年12月30日 优先权日2008年12月31日
发明者权永俊 申请人:东部高科股份有限公司