专利名称：高性能半导体器件的形成方法
技术领域：
本发明通常涉及一种半导体器件的形成方法。更具体而言，涉及一种用于在半导体衬底上形成具有陡峭的倒掺杂阱的半导体器件的方法。
背景技术：
随着半导体行业的发展，具有更高性能和更强功能的集成电路要求更大的元件密 度，而且各个部件、元件之间或各个元件自身的尺寸、大小和空间也需要进一步缩小。相 应地，为了提高MOSFET (金属氧化物半导体场效应晶体管)器件的性能需要进一步减少 MOSFET器件的栅长。然而随着栅长持续减小，减少到接近源极和漏极的耗尽层的宽度，例如 小于40nm时，将会产生较严重的短通道效应(short channel effect或简写为SCE)，从而 不利地降低器件的性能，给大规模集成电路的生产造成困难。如何降低短通道效应以及有 效地控制短通道效应，已经成为集成电路大规模生产中的一个很关键的问题。一种通过在衬底中形成陡峭的倒掺杂阱来改善短通道效应的方案可以用来减少 短通道效应。此方案是基于在沟道中形成陡峭的倒掺杂阱以减小栅极下耗尽层的厚度，进 而减少短通道效应。通常要求倒掺杂阱要有很陡峭的分布以达好的效果。但是由于快速光 热退火或尖峰退火经常用于激活杂质以及去除对源/漏区离子注入所导致的缺陷。而源极 区和漏极区以及源/漏延伸区退火的热预算太大，这种退火形成原子扩散所需的温度和时 间远远大于仅对沟道区中的掺杂剂进行退火所需。因此不利地导致沟道区中的掺杂原子扩 散过大，从而破坏陡峭的倒掺杂分布。因此，为了改进高性能半导体器件的制造，需要一种制造陡峭的倒掺杂分布的方法。
发明内容
鉴于上述问题，本发明提出了一种制造半导体器件的方法，所述方法包括提供一 个衬底；在衬底上形成源极区、漏极区、设置在所述衬底上位于所述源极区和所述漏极区之 间的伪栅极结构和形成在所述衬底和伪栅极结构之间栅极介质层；对所述源极区和漏极区 进行退火；去除所述伪栅极结构以形成开口 ；从所述开口对衬底进行离子注入以形成陡峭 的倒掺杂阱；对所述器件进行激光退火，以激活杂质；在所述栅极介质层上进行沉积以形 成金属栅极。其中也可以采用闪光退火，对所述器件进行退火，以激活杂质。
图1示出了根据本发明的实施例的半导体器件的制造方法的流程图；图2-7示出了根据本发明的不同方面的半导体器件的结构图。
具体实施例方式本发明通常涉及一种半导体器件的制造方法，尤其涉及一种用于在半导体衬底上形成具有陡峭的倒掺杂阱的半导体器件的方法。下文的公开提供了许多不同的实施例或例 子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置 进行描述。当然，它们仅仅为示例，并且目的不在于限制本发明。此外，本发明可以在不同 例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的，其本身不指示所讨 论各种实施例和/或设置之间的关系。此外，本发明提供了的各种特定的工艺和材料的例 子，但是本领域普通技术人员可以意识到其他工艺的可应用于性和/或其他材料的使用。 另外，以下描述的第一特征在第二特征之“上”的结构可以包括第一和第二特征形成为直接 接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和 第二特征可能不是直接接触。参考图1，图1示出了根据本发明的实施例的半导体器件的制造方法的流程图。在 步骤101，首先提供一个半导体衬底202，参考图2。在本实施例中，衬底202包括位于晶体 结构中的硅衬底(例如晶片)。根据现有技术公知的设计要求(例如P型衬底或者η型衬 底)，衬底202可以包括各种掺杂配置。其他例子的衬底202还可以包括其他基本半导体， 例如锗和金刚石。或者，衬底202可以包括化合物半导体，例如碳化硅、砷化镓、砷化铟或者 磷化铟。此外，衬底202可以可选地包括外延层，可以被应力改变以增强性能，以及可以包 括绝缘体上硅(SOI)结构。在步骤102，在衬底202上形成源极区204、漏极区206、设置在所述衬底上位于所 述源极区和所述漏极区之间的伪栅极结构和形成在在所述衬底和伪栅极结构208之间栅 极介质层212。在一些实施例中在所述栅极介质层212和所述伪栅极结构208之间形成功 函数金属栅层210。伪栅极结构208为牺牲层。伪栅极结构208可以例如为多晶硅。在一个实施例中， 伪栅极结构包括非晶硅。伪栅极结构可以由MOS技术工艺，例如多晶硅沉积、光刻、蚀刻及 /或其他合适的方法形成。栅极介质层212可以包括高介电常数(高k)材料。在一个实 施例中，高k材料包括二氧化铪(HfO2)。其他例子的高k材料包括HfSiO、HfSiON、HfTaO, HfTiO、HfZrO及其组合，以及/或者其他合适的材料。栅极介质层212可以包括大约15埃 到40埃范围之间的厚度。栅极介质层212可以通过例如热氧化、化学气相沉积(CVD)或者 原子层沉积(ALD)的工艺来形成。栅极介质层212还可以具有多层结构，包括具有上述材 料的一个以上的层。特别地，在形成栅极介质层212之后可以在其上沉积功函数金属栅层 210。功函数金属栅层可以包括在大约30埃到大约150埃范围之间的厚度。用于功函数金 属栅层的材料可以包括TiN以及TaN。侧墙214可以形成在伪栅极结构208的两个侧壁上。侧墙214可以由氮化硅、氧化硅、氮氧化硅、碳化硅、氟化物掺杂硅玻璃、低k电介质材料及其组合，和/或其他合适的 材料形成。侧墙214可以具有多层结构。侧墙214可以通过包括沉积合适的电介质材料的 方法形成。源/漏极区204、206可以通过根据期望的晶体管结构，注入ρ型或η型掺杂物或 杂质到衬底202中而形成。源/漏极区204、206可以由包括光刻、离子注入、扩散和/或其 他合适工艺的方法形成。源极和漏极204、206可以先于栅极介质层212形成。特别地，可以在所述半导体器件上形成覆盖所述半导体器件的停止层216，参考图 3。所述停止层可以包括Si3N4、氮氧化硅、碳化硅及/或其他合适材料。停止层216可以使用例如化学气相沉积(CVD)、物理气相沉积(PVD)、原子层沉积(ALD)及/或其他合适的工 艺等方法形成。在一个实施例中，停止层216的厚度范围为大约50到200埃。介质层218，可以通过化学气相沉积(CVD)、高密度等离子体CVD、旋涂、溅射或其 他合适的方法形成在停止层216上，如图4所示。介质层218可以包括氧化硅、氮氧化硅或 者低k材料。特别地，采用比停止层216的材料硬度更小的材料来形成介质层218，以便在 随后进行的化学机械抛光(CMP)时停止在所述停止层216上。而后方法进行到步骤103，在该步骤中对所述源/漏极区进行退火。所述退火可以 采用包括快速热退火、尖峰退火等本领域技术人员所知晓的工艺进行。在步骤中104中伪栅极结构208可以被移除，从而产生的金属栅极可以形成以取 代伪栅极结构208。因此，可以通过化学机械抛光工艺对介质层218进行平整化，直至暴露 停止层216，如图4所示。而后选择性地刻蚀所述暴露的停止层216，以便暴露伪栅极结构 208，如图5所示。停止层216可以使用湿蚀刻和/或干蚀刻除去。随后，除去伪栅极结构 208，从而提供如图6所示的器件600。例如，选择性地蚀刻多晶硅并停止在功函数金属栅层 210上来除去伪栅极结构208并形成开口 220。伪栅极结构208可以使用湿蚀刻和/或干 蚀刻除去。在一个实施例中，湿蚀刻工艺包括向氢氧包含溶液(例如氢氧化铵)、去离子水 以及/或者其他合适蚀刻剂溶液。然后步骤进行到105，在该步骤中从所述开口 220对衬底进行离子注入，以形成陡 峭的倒掺杂阱，参考图6。对于N型半导体器件，使用III族元素进行离子注入，例如硼和 铟；对于P型半导体器件，使用VI族元素进行例子注入，紳和磷。可以采用的离子注入能量 的范围大约为3-25keV，剂量大约为5el3-2el4，注入的深度范围大约为10-25nm。在步骤106，对器件进行激光退火，以激活倒掺杂阱中的杂质。在其他的实施例中 可以采用其他的退火工艺，如闪光退火等。根据本发明的实施例，通常采用瞬间退火工艺对 器件进行退火，例如在大约1350°C以上的温度进行微妙级激光退火。在步骤107，在所述栅极介质层上进行沉积以形成金属栅极。图7显示了器件700， 器件700包括沉积到开口 220中的、用于调节阈之电压的金属栅极222。金属栅极材料可 以包括一个或多个材料层，例如衬层，向栅极提供合适功函数的材料，栅电极材料和/或其 他合适材料。对于N型半导体器件可以从包含下列元素的组中选择一种或多种元素进行沉 积TaC、TiN、TaTbN、TaErN、TaYbN、TaSiN、HfSiN、MoSiN、RuTax、NiTax 及这些材料的组合；对 于P型半导体器件可以从包含下列元素的组中选择一种或多种元素进行沉积MoNx、TiSiN、 TiCN, TaAlC, TiAlN, TaN、PtSix, Ni3Si、Pt、Ru、Ir、Mo、HfRu, RuOx 及这些材料的组合。最后在步骤108，在器件700上执行化学机械抛光(CMP)工艺，以形成金属栅极 222并提供器件700。器件700中形成有陡峭的倒掺杂阱和沉积的金属栅极222。本发明采用了先对源/漏极区及延伸区进行热退火再形成陡峭的倒掺杂阱，并利 用激光退火针对倒掺杂阱中的杂质进行激活，而因此有利地避免了对源/漏极区及延伸区 进行热退火而导致的对倒掺杂阱分布陡峭度的破坏。同时由于本发明减小了半导体器件沟 道区耗尽层的深度，因此可以较好地控制短通道效应，同时，由于倒掺杂阱分布不与源/漏 极区的掺杂重叠，能够减少CM0SFET器件中的带-带泄漏电流。虽然关于示例实施例及其优点已经详细说明，应当理解在不脱离本发明的 精神和 所附权利要求限定的保护范围的情况下，可以对这些实施例进行各种变化、替换和修改。对于其他例子，本领域的普通技术人员应当容易理解在保持本发明保护范围内的同时，工艺步骤的次序可以变化。 此外，本发明的应用范围不局限于说明书中描述的特定实施例的工艺、机构、制 造、物质组成、手段、方法及步骤。从本发明的公开内容，作为本领域的普通技术人员将容 易地理解，对于目前已存在或者以后即将开发出的工艺、机构、制造、物质组成、手段、方法 或步骤，其中它们执行与本发明描述的对应实施例大体相同的功能或者获得大体相同的结 果，依照本发明可以对它们进行应用。因此，本发明所附权利要求旨在将这些工艺、机构、制 造、物质组成、手段、方法或步骤包含在其保护范围内。
权利要求
一种制造半导体器件的方法，所述方法包括a)提供一个衬底；b)在衬底上形成源极区、漏极区、设置在所述衬底上位于所述源极区和所述漏极区之间的伪栅极结构和形成在所述衬底和伪栅极结构之间的栅极介质层；c)对所述源极区和漏极区进行退火；d)去除所述伪栅极结构以形成开口；e)从所述开口对衬底进行离子注入以形成陡峭的倒掺杂阱；f)进行激光退火，以激活杂质；g)在所述栅极介质层上进行沉积以形成金属栅极。
2.根据权利要求1所述的方法，其中所述步骤f为进行闪光退火，以激活杂质。
3.根据权利要求1或2所述的方法，其中，所述进行离子注入以形成陡峭的倒掺杂阱的 步骤包括对于N型半导体器件，使用III族元素进行离子注入；对于P型半导体器件，使用 VI族元素进行例子注入。
4.根据权利要求3所述的方法，其中，所述III族元素包括硼和铟，所述VI族元素包括 紳和磷，离子注入能量为3-10keV，剂量为5el3-2el4。
5.根据权利要求1或2所述的方法，其中所述离子注入的深度范围为10-25nm。
6.根据权利要求3所述的方法，其中，所述VI族元素包括磷和砷，所述VI族元素包括 紳和磷，离子注入能量为3-25keV，剂量为5el3-2el4。
7.根据权利要求1或2所述的方法，其中所述离子注入的深度范围为10-25nm。
8.根据权利要求1或2所述的方法，其中在栅极介质层上形成金属栅极的步骤还包括 对于N型半导体器件从包含下列元素的组中选择元素进行沉积TaC、TiN, TaTbN, TaErN, TaYbN, TaSiN, HfSiN, MoSiN, RuTax, NiTax ；对于P型半导体器件从包含下列元素的组中选 择元素进行沉积MoNx、TiSiN, TiCN, TaAlC, TiAlN, TaN、PtSix, Ni3Si、Pt、Ru、Ir、Mo、HfRu、 RuOx。
9.根据权利要求1或2所述的方法，其中在衬底上形成源极区、漏极区、伪栅极结构以 及栅极介质层的步骤还包括在所述栅极介质层和伪栅极结构之间形成功函数金属栅层。
10.根据权利要求1或2所述的方法，在衬底上形成源极区、漏极区、伪栅极结构以及栅 极介质层的步骤还包括在所述伪栅极结构的侧壁形成侧墙。
11.根据权利要求1或2所述的方法，还包括如下步骤在去除所述伪栅极结构的步骤 前形成覆盖所述半导体器件的停止层。
12.根据权利要求11所述的方法，还包括在所述停止层上形成介质层。
13.根据权利要求12所述的方法，其中去除伪栅极结构的步骤包括进行化学机械抛光 以停止在所述停止层上，并且选择性刻蚀所述停止层以暴露所述伪栅极结构。
14.所述根据权利要求12所述的方法，其中所述停止层从包含下列元素的组中选择 Si3N4、氮氧化硅、碳化硅及其组合；所述介质层从包含下列元素的组中选择氧化硅、氮氧 化硅及其组合。
15.根据权利要求14所述的方法，其中形成所述停止层的材料具有比形成所述介质层 的材料更大的硬度。
全文摘要
本发明提出了一种制造半导体器件的方法，所述方法包括提供一个衬底；在衬底上形成源极区、漏极区、设置在所述衬底上位于所述源极区和所述漏极区之间的伪栅极结构和形成在所述衬底和伪栅极结构之间栅极介质层；对所述源极区和漏极区进行退火；去除所述伪栅极结构以形成开口；从所述开口对衬底进行离子注入以形成陡峭的倒掺杂阱；对所述开口部分进行激光退火，以激活杂质；在所述栅极介质层上进行沉积以形成金属栅极。
文档编号H01L21/283GK101840862SQ200910235780
公开日2010年9月22日 申请日期2009年10月15日 优先权日2009年10月15日
发明者朱慧珑, 王文武 申请人:中国科学院微电子研究所